本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種晶體管重疊電容的測(cè)試結(jié)構(gòu)及其測(cè)試方法。

背景技術(shù)：
在現(xiàn)有的半導(dǎo)體技術(shù)領(lǐng)域，晶體管是構(gòu)成集成電路的基本元件之一，并得到廣泛應(yīng)用，晶體管的性能優(yōu)劣直接影響到整個(gè)集成電路的性能。因此，在現(xiàn)有技術(shù)中，更多是通過(guò)提高晶體管的性能，提高包括該晶體管的集成電路的工作效果。參照?qǐng)D1，圖1是現(xiàn)有技術(shù)的包括晶體管的半導(dǎo)體器件的剖面結(jié)構(gòu)示意圖，包括：半導(dǎo)體襯底100；位于半導(dǎo)體襯底100上的柵介質(zhì)層101和位于柵介質(zhì)層101上的柵極102；位于柵極102周圍的半導(dǎo)體襯底100上的側(cè)墻103；位于柵極101兩側(cè)的半導(dǎo)體襯底100中的源區(qū)104和漏區(qū)105；與源區(qū)104連接的第一插塞106；與漏區(qū)105連接的第二插塞107。其中，所述源區(qū)104、漏區(qū)105均包括重?fù)诫s區(qū)108和輕摻雜區(qū)109，輕摻雜區(qū)109延伸至柵介質(zhì)層101下。輕摻雜區(qū)109延伸至柵介質(zhì)層101下，在柵極102與輕摻雜區(qū)109之間存在重疊電容Cgd0。當(dāng)所述重疊電容越大，會(huì)導(dǎo)致所述晶體管的頻率降低，導(dǎo)致由晶體管所形成的半導(dǎo)體器件的工作效率下降，因此需要在獲取所述重疊電容的基礎(chǔ)上，在半導(dǎo)體器件中加入與所述重疊電容相應(yīng)的去耦電容，從而消除所述重疊電容的影響。因此需要對(duì)重疊電容進(jìn)行測(cè)量，從而尋求降低重疊電容的大小。繼續(xù)參照?qǐng)D1，首先，為本領(lǐng)域技術(shù)人員所公知：源區(qū)104與漏區(qū)105之間、第一插塞106與第二插塞107之間的成分、材料、結(jié)構(gòu)、尺寸等參數(shù)均相同。參照?qǐng)D1，在柵極102與第一插塞106之間的電容定義為連接電容，該連接電容等于柵極102與第二插塞107之間存在的連接電容，定義為Ccg。在第一插塞106與側(cè)墻103之間暴露的重?fù)诫s區(qū)108，與柵極102之間的電容為邊緣電容，等于在第二插塞107與側(cè)墻103之間暴露的重?fù)诫s區(qū)108，與柵極102之間的邊緣電容，定義為Cgdf。則柵極102與源極104之間的第一電容Cgs=Ccg+Cgdf+Cgd0，柵極102與漏區(qū)105之間的第二電容Cgd=Ccg+Cgdf+Cgd0，Cgs=Cgd。在實(shí)際測(cè)量中，在柵極102上、第一插塞106上、第二插塞107上分別設(shè)置測(cè)試端，通過(guò)測(cè)量柵極102的測(cè)試端與第一插塞106測(cè)試端之間的電容獲取第一電容Cgs，或者測(cè)量柵極102上的測(cè)試端與第二插塞107上的測(cè)試端之間的電容獲取第二電容Cgd。在現(xiàn)有技術(shù)中，參照?qǐng)D2A和圖2B，揭示了現(xiàn)有技術(shù)測(cè)量晶體管重疊電容的方法。參照?qǐng)D2A，圖2A為半導(dǎo)體器件的俯視結(jié)構(gòu)示意圖，在襯底100上并列排布多個(gè)圖1所示的晶體管，每個(gè)晶體管兩側(cè)的源區(qū)和漏區(qū)（未示出）上形成有一個(gè)插塞111。測(cè)得一個(gè)晶體管的柵極102與相鄰的一個(gè)插塞107之間的電容值，用Ca來(lái)表示，Ca=Cgd0+（Ccg+Cgdf）*1。參照?qǐng)D2B，圖2B為半導(dǎo)體器件的俯視結(jié)構(gòu)示意圖，在襯底100上并列排布多個(gè)圖1所示的晶體管，每個(gè)晶體管的源區(qū)形成有兩個(gè)以上插塞106、漏區(qū)上形成有兩個(gè)以上插塞107。測(cè)得一個(gè)晶體管的柵極102與相鄰漏區(qū)上的多個(gè)插塞107之間的電容值，用Cb來(lái)表示，Cb=Cgd0+（Ccg+Cgdf）*n，n為插塞107的個(gè)數(shù)。計(jì)算得到Cgd0=Cb-（Cb-Ca）*n/（n-1）?，F(xiàn)在技術(shù)的晶體管的重疊電容測(cè)試方法復(fù)雜，且很難準(zhǔn)確獲取重疊電容的數(shù)值，導(dǎo)致難以精確消除所述重疊電容對(duì)于半導(dǎo)體器件的影響。更多關(guān)于晶體管重疊電容的測(cè)試方法的相關(guān)技術(shù)，請(qǐng)參考2001年1月2日公開(kāi)的公開(kāi)號(hào)為US6169302B1的美國(guó)專利文獻(xiàn)。

技術(shù)實(shí)現(xiàn)要素：
本發(fā)明解決的問(wèn)題是現(xiàn)在技術(shù)的晶體管的重疊電容測(cè)試方法復(fù)雜，且很難準(zhǔn)確獲取重疊電容的數(shù)值，導(dǎo)致難以精確消除所述重疊電容對(duì)于半導(dǎo)體器件的影響。為解決上述問(wèn)題，本發(fā)明提供一種新的晶體管重疊電容的測(cè)試方法，包括：提供測(cè)試結(jié)構(gòu)，所述測(cè)試結(jié)構(gòu)包括位于半導(dǎo)體襯底上的晶體管、第一連接結(jié)構(gòu)和第二連接結(jié)構(gòu)，所述晶體管包括位于襯底上的柵介質(zhì)層、位于柵介質(zhì)層上的柵極、位于柵極兩側(cè)的半導(dǎo)體襯底中的源區(qū)和漏區(qū)，所述第一連接結(jié)構(gòu)位于源區(qū)表面且連接所述源區(qū)，所述第二連接結(jié)構(gòu)位于漏區(qū)表面且連接所述漏區(qū)，其中，所述源區(qū)或漏區(qū)還包括位于柵介質(zhì)層下的重疊區(qū)；測(cè)試獲取所述第一連接結(jié)構(gòu)與柵極之間的第一電容；測(cè)試獲取所述第二連接結(jié)構(gòu)與柵極之間的第二電容；計(jì)算所述第一電容和第二電容的差值的絕對(duì)值，得到晶體管的重疊電容?？蛇x地，所述源區(qū)和漏區(qū)均包括重?fù)诫s區(qū)，所述重疊區(qū)包括輕摻雜區(qū)?？蛇x地，所述重疊區(qū)還包括：包圍所述輕摻雜區(qū)的暈環(huán)區(qū)。可選地，所述晶體管還包括位于柵極周圍的半導(dǎo)體襯底上的側(cè)墻?？蛇x地，所述測(cè)試結(jié)構(gòu)還包括：位于所述第一連接結(jié)構(gòu)和源區(qū)之間、第二連接結(jié)構(gòu)和漏區(qū)之間的金屬硅化物?？蛇x地，所述測(cè)試結(jié)構(gòu)還包括：半導(dǎo)體襯底、柵極、第一連接結(jié)構(gòu)與第二連接結(jié)構(gòu)之間的層間介質(zhì)層?？蛇x地，所述測(cè)試結(jié)構(gòu)包括一個(gè)晶體管，所述絕對(duì)值等于晶體管的重疊電容?？蛇x地，所述測(cè)試結(jié)構(gòu)包括位于半導(dǎo)體襯底上的兩個(gè)以上并列排布的晶體管，其中所述柵極之間電連接，所述第一連接結(jié)構(gòu)之間電連接，所述第二連接結(jié)構(gòu)之間電連接，得到晶體管的重疊電容等于，第一電容和第二電容的差值的絕對(duì)值與晶體管個(gè)數(shù)的比值?？蛇x地，相鄰兩個(gè)晶體管之間共用源區(qū)和漏區(qū)。可選地，所述柵介質(zhì)層的材料包括氧化硅、氮氧化硅或高K介質(zhì)材料。本發(fā)明還提供一種晶體管重疊電容的測(cè)試結(jié)構(gòu)，包括：晶體管，所述晶體管包括位于半導(dǎo)體襯底上的柵介質(zhì)層、位于柵介質(zhì)層上的柵極、位于柵極兩側(cè)的襯底中的源區(qū)和漏區(qū)，其中所述源區(qū)或漏區(qū)還包括位于柵介質(zhì)層下的重疊區(qū)；位于源區(qū)表面且連接所述源區(qū)的第一連接結(jié)構(gòu)；位于漏區(qū)表面且連接所述漏區(qū)的第二連接結(jié)構(gòu)?？蛇x地，所述源區(qū)和漏區(qū)均包括重?fù)诫s區(qū)，所述重疊區(qū)包括輕摻雜區(qū)。可選地，所述重疊區(qū)還包括：包圍所述輕摻雜區(qū)的暈環(huán)區(qū)?？蛇x地，所述晶體管還包括位于柵極周圍的半導(dǎo)體襯底上的側(cè)墻?？蛇x地，還包括：位于所述第一連接結(jié)構(gòu)和源區(qū)之間、第二連接結(jié)構(gòu)和漏區(qū)之間的金屬硅化物?？蛇x地，還包括：半導(dǎo)體襯底、柵極、第一連接結(jié)構(gòu)與第二連接結(jié)構(gòu)之間的層間介質(zhì)層?？蛇x地，包括位于半導(dǎo)體襯底上的兩個(gè)或兩個(gè)以上并列排布的晶體管，其中，所述柵極之間電連接，所述第一連接結(jié)構(gòu)之間電連接，所述第二連接結(jié)構(gòu)之間電連接?？蛇x地，所述相鄰兩個(gè)晶體管之間為共用源區(qū)和漏區(qū)?？蛇x地，所述柵介質(zhì)層的材料包括氧化硅、氮氧化硅或高K介質(zhì)材料。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)：本發(fā)明晶體管的重疊電容測(cè)試方法，包括：提供測(cè)試結(jié)構(gòu)，所述測(cè)試結(jié)構(gòu)包括位于半導(dǎo)體襯底上的晶體管、第一連接結(jié)構(gòu)和第二連接結(jié)構(gòu)。所述晶體管包括位于襯底上的柵極、位于柵極兩側(cè)的半導(dǎo)體襯底中的源區(qū)和漏區(qū)，所述第一連接結(jié)構(gòu)連接源區(qū)，所述第二連接結(jié)構(gòu)連接漏區(qū)，其中，所述源區(qū)或漏區(qū)還包括位于柵介質(zhì)層下的重疊區(qū)。之后，測(cè)試獲取所述第一連接結(jié)構(gòu)與柵極之間的第一電容，測(cè)試獲取所述第二連接結(jié)構(gòu)與柵極之間的第二電容。最后，計(jì)算所述第一電容和第二電容的差值的絕對(duì)值，得到柵極與重疊區(qū)之間的重疊電容。本發(fā)明晶體管重疊電容的測(cè)試方法簡(jiǎn)單，并能準(zhǔn)確簡(jiǎn)便地測(cè)試出晶體管的重疊電容。進(jìn)一步地，本發(fā)明還提供另一種晶體管重疊電容測(cè)試方法，其中，提供的測(cè)試結(jié)構(gòu)包括位于半導(dǎo)體襯底上的兩個(gè)或兩個(gè)以上并列排布的晶體管，其中，所述柵極之間電連接，所述第一連接結(jié)構(gòu)之間電連接，所述第二連接結(jié)構(gòu)之間電連接。之后，測(cè)試得到的第一電容包括：多個(gè)晶體管的柵極與源區(qū)之間的電容值之和，測(cè)試得到的第二電容包括：多個(gè)晶體管的柵極與漏區(qū)之間的電容值之和。最后，計(jì)算第一電容與第二電容之差的絕對(duì)值，得到晶體管重疊電容為該絕對(duì)值與晶體管個(gè)數(shù)之比。在本實(shí)施例中，最終測(cè)試得到的第一電容和第二電容的數(shù)值較大。較大的電容值可以降低電容測(cè)量?jī)x器的測(cè)試誤差，并且最后獲得的重疊電容為多個(gè)晶體管的重疊電容的平均值，這可以彌補(bǔ)單個(gè)晶體管帶來(lái)的個(gè)體差異性，從而降低測(cè)試結(jié)構(gòu)的系統(tǒng)誤差，提高測(cè)試結(jié)果的準(zhǔn)確度。附圖說(shuō)明圖1是現(xiàn)有技術(shù)的包括晶體管的半導(dǎo)體器件的剖面結(jié)構(gòu)示意圖；圖2A、圖2B是現(xiàn)有技術(shù)的測(cè)量圖1所示的晶體管重疊電容的方法的俯視結(jié)構(gòu)示意圖；圖3是現(xiàn)有技術(shù)的包括晶體管的半導(dǎo)體器件的剖面結(jié)構(gòu)示意圖；圖4～圖5是本發(fā)明第一實(shí)施例的晶體管的重疊電容測(cè)試方法的剖面結(jié)構(gòu)示意圖；圖6是本發(fā)明第二實(shí)施例的晶體管的重疊電容測(cè)試方法的俯視結(jié)構(gòu)示意圖。具體實(shí)施方式發(fā)明人針對(duì)現(xiàn)有技術(shù)中存在的問(wèn)題進(jìn)行了研究，發(fā)現(xiàn)：在圖2A和圖2B所示的晶體管電容測(cè)試方法中，需要形成多個(gè)塊狀插塞107。我們希望得到的多個(gè)塊狀插塞107的結(jié)構(gòu)、尺寸等參數(shù)均相同，但受限于環(huán)境因素和人為因素，很難得到結(jié)構(gòu)、尺寸等參數(shù)均相同的多個(gè)塊狀插塞107。這成為測(cè)量重疊電容Cgd0的一個(gè)不確定因素，造成重疊電容Cgd0測(cè)量結(jié)果不準(zhǔn)確。而且現(xiàn)有技術(shù)的晶體管重疊電容測(cè)試方法，需要形成多個(gè)塊狀插塞107，工藝復(fù)雜。而且，在現(xiàn)有的后柵工藝形成具有高K柵介質(zhì)層和金屬柵極的晶體管過(guò)程中，參照?qǐng)D3，圖3為包括后柵工藝形成的晶體管的半導(dǎo)體器件的俯視圖。在形成晶體管的柵極210、源區(qū)和漏區(qū)（未示出）后，采用自對(duì)準(zhǔn)硅化物（salicide）形成工藝在源區(qū)和漏區(qū)表面分別形成第一插塞201、第二插塞202。第一插塞201與第二插塞202在襯底200表面的投影為條狀，條狀使得第一插塞201和第二插塞202分別與柵極210之間的相對(duì)重疊面積較大，也就使得柵極210與第一插塞201之間、與第二插塞202之間的連接電容Ccg較大。在測(cè)量獲得的第一電容Cgs、第二電容Cgd中，連接電容Ccg所占的比例較大，很難將重疊電容Cgd0從測(cè)量獲得的第一電容Cgs、第二電容Cgd中分離出來(lái)，單獨(dú)獲得重疊電容Cgd0的大小。而且，也不能使用圖2A和圖2B所描述的晶體管重疊電容測(cè)試方法測(cè)量重疊電容Cgd0。因此，發(fā)明人經(jīng)過(guò)創(chuàng)造性勞動(dòng)，得到一種新的晶體管重疊電容的測(cè)試結(jié)構(gòu)及其測(cè)試方法，可以獲得較為準(zhǔn)確的重疊電容。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式做詳細(xì)的說(shuō)明。所描述的實(shí)施例僅僅是本發(fā)明的可實(shí)施方式的一部分，而不是其全部。在詳述本發(fā)明實(shí)施例時(shí)，為便于說(shuō)明，示意圖會(huì)不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明的保護(hù)范圍。此外，在實(shí)際制作中應(yīng)包含長(zhǎng)度、寬度及深度的三維空間尺寸。根據(jù)所述實(shí)施例，本領(lǐng)域的普通技術(shù)人員在無(wú)需創(chuàng)造性勞動(dòng)的前提下可獲得的所有其它實(shí)施方式，都屬于本發(fā)明的保護(hù)范圍。因此本發(fā)明不受下面公開(kāi)的具體實(shí)施的限制。第一實(shí)施例參照?qǐng)D4，執(zhí)行步驟S1，提供測(cè)試結(jié)構(gòu)300。測(cè)試結(jié)構(gòu)300包括位于襯底301上的晶體管310、第一連接結(jié)構(gòu)311和第二連接結(jié)構(gòu)312。晶體管310包括位于襯底301上的柵介質(zhì)層314、位于柵介質(zhì)層314上的柵極315、位于柵極315兩側(cè)的襯底301中的源區(qū)316和漏區(qū)317。第一連接結(jié)構(gòu)311位于源區(qū)316表面且連接源區(qū)316，第二連接結(jié)構(gòu)312位于漏區(qū)317表面且連接漏區(qū)317。其中，對(duì)源區(qū)316或漏區(qū)317還包括位于柵介質(zhì)層314下的重疊區(qū)，也就是說(shuō)重疊區(qū)只存在于柵極315一側(cè)的襯底中。在本實(shí)施例中，漏區(qū)317包括柵介質(zhì)層314下的重疊區(qū)318。在具體實(shí)施例中，源區(qū)316和漏區(qū)317均包括重?fù)诫s區(qū)361、包圍重?fù)诫s361的輕摻雜區(qū)381。而漏區(qū)317中的重疊區(qū)318可以僅包括輕摻雜區(qū)381，或進(jìn)一步還包括包圍輕摻雜區(qū)381的暈環(huán)區(qū)382。在具體實(shí)施例中，形成本發(fā)明的源區(qū)316和漏區(qū)317的方法根據(jù)前柵工藝和后柵工藝，而有所不同。在前柵工藝中，（1）在形成位于襯底301上的柵介質(zhì)層314、位于柵介質(zhì)層314上的柵極315后，形成圖形化的光刻膠層，定義漏區(qū)的位置。（2）接著，以該圖形化的光刻膠層為掩模，對(duì)柵極315一側(cè)的半導(dǎo)體襯底301進(jìn)行輕摻雜漏注入（LDD）的淺注入，形成輕摻雜區(qū)381?？蛇x的，在進(jìn)行LDD淺注入后，在輕摻雜區(qū)381中再一次進(jìn)行離子注入，形成暈環(huán)區(qū)382。所述的暈環(huán)區(qū)382的作用是限制輕摻雜區(qū)381的離子的擴(kuò)散，使形成的輕摻雜區(qū)381較淺。為本領(lǐng)域技術(shù)人員所公知：暈環(huán)區(qū)382的摻雜離子類型不同于輕摻雜區(qū)381的摻雜離子類型。若輕摻雜區(qū)381中的摻雜離子為n型離子，如磷、砷，則暈環(huán)區(qū)382中的摻雜離子為p型離子，如硼；若輕摻雜區(qū)381中的摻雜離子為p型離子，則暈環(huán)區(qū)382中的摻雜離子為n型離子。（3）緊接著，去除圖形化的光刻膠層。（4）最后，以柵極315為掩模，對(duì)柵極315兩側(cè)的襯底301進(jìn)行重?fù)诫s離子注入，形成重?fù)诫s區(qū)361。源區(qū)316和漏區(qū)317均包括重?fù)诫s區(qū)361。在進(jìn)行重?fù)诫s離子注入前，一般會(huì)在柵極315周圍形成側(cè)墻319，用于保護(hù)柵極315側(cè)壁。（5）進(jìn)行退火處理。由于在退火處理過(guò)程中，輕摻雜區(qū)381中的摻雜離子會(huì)向柵介質(zhì)層314下的襯底擴(kuò)散，而在柵介質(zhì)層314下形成重疊區(qū)318。若在漏區(qū)317中還包括暈環(huán)區(qū)382，暈環(huán)區(qū)382中的摻雜離子也會(huì)擴(kuò)散到柵介質(zhì)層314下，形成又一重疊區(qū)。在前柵工藝中，柵介質(zhì)層314的材料包括氧化硅或氮氧化硅，或者其他高K介質(zhì)材料。在后柵工藝中，在襯底301上形成偽柵極后，進(jìn)行上述（1）～（5）的步驟形成源區(qū)316和漏區(qū)317。然后，去除偽柵極形成偽柵溝槽，在偽柵溝槽中形成柵極315。柵介質(zhì)層314的材料一般為高K介質(zhì)材料，如氧化鉿或氧化鉻等。不論是在前柵工藝或后柵工藝或其他可能的工藝中，最終形成的源區(qū)316和漏區(qū)317中重?fù)诫s區(qū)361的材料、劑量、尺寸等參數(shù)均大致相同。這樣，在柵極315與源區(qū)316中未被側(cè)墻319覆蓋的重?fù)诫s區(qū)表面之間的邊緣電容，等于柵極315與漏區(qū)317中未被側(cè)墻319覆蓋的重?fù)诫s區(qū)表面之間的邊緣電容，定義為Cgdf。在具體實(shí)施例中，在形成晶體管310后，在源區(qū)316表面形成第一連接結(jié)構(gòu)311，在漏區(qū)317表面形成第二連接結(jié)構(gòu)312。形成第一連接結(jié)構(gòu)311和第二連接結(jié)構(gòu)312的方法，包括：在襯底301上形成層間介質(zhì)層320；接著，在層間介質(zhì)層320中形成連通源區(qū)316表面的第一接觸孔（未示出）、連通漏區(qū)317表面的第二接觸孔（未示出）；緊接著，在第一接觸孔和第二接觸孔中分別形成導(dǎo)電插塞，形成第一連接結(jié)構(gòu)311和第二連接結(jié)構(gòu)312。為本領(lǐng)域技術(shù)人員所公知：第一連接結(jié)構(gòu)311和第二連接結(jié)構(gòu)312的材料、結(jié)構(gòu)、尺寸等參數(shù)大致相同。在柵極315與第一連接結(jié)構(gòu)311之間的連接電容，等于柵極315與第二連接結(jié)構(gòu)312之間的連接電容，定義為連接電容Ccg。在本實(shí)施例中，在半導(dǎo)體襯底301、柵極315、第一連接結(jié)構(gòu)311與第二連接結(jié)構(gòu)312之間存在層間介質(zhì)層320。在其他實(shí)施例中，還可以進(jìn)一步去除該層間介質(zhì)層320。在具體實(shí)施例中，在第一連接結(jié)構(gòu)311與源區(qū)316之間、在第二連接結(jié)構(gòu)312與漏區(qū)317之間還可形成有金屬硅化物（未示出）。所述金屬硅化物可以降低半導(dǎo)體器件的接觸電阻，形成良好的歐姆接觸。參照?qǐng)D5，執(zhí)行步驟S2，測(cè)試獲取第一連接結(jié)構(gòu)311與柵極315之間的第一電容Cgs，為柵極315與源區(qū)316之間的電容，其中，Cgs=Ccg+Cgdf。在具體實(shí)施例中，將柵極315與第一測(cè)試端A連接，將第一連接結(jié)構(gòu)311與第二測(cè)試端B連接，之后測(cè)試第一測(cè)試端A與第二測(cè)試端B之間的第一電容Cgs。繼續(xù)參照?qǐng)D5，執(zhí)行步驟S3，測(cè)試獲取第二連接結(jié)構(gòu)312與柵極315之間的第二電容Cgd，為柵極315與漏區(qū)317之間的電容，Cgd=Ccg+Cgdf+Cgd0。在具體實(shí)施例中，將第一連接結(jié)構(gòu)311與第三測(cè)試端C連接，之后測(cè)試第一測(cè)試端A與第三測(cè)試端C之間的第二電容Cgd。最后，執(zhí)行步驟S4，計(jì)算第一電容和第二電容差值的絕對(duì)值，等于晶體管的重疊電容Cgd0。也就是，|Cgs-Cgd|=|（Ccg+Cgdf）-（Ccg+Cgdf+Cgd0）|=Cgd0。使用本發(fā)明的晶體管重疊電容的測(cè)試方法，測(cè)試方法簡(jiǎn)單，能夠準(zhǔn)確簡(jiǎn)便地測(cè)試出晶體管的重疊電容。第二實(shí)施例在第二實(shí)施例中，測(cè)試結(jié)構(gòu)500包括兩個(gè)或兩個(gè)以上晶體管510。參照?qǐng)D6，圖6是第二實(shí)施例中的測(cè)試結(jié)構(gòu)的俯視圖。測(cè)試結(jié)構(gòu)500包括位于襯底501上的兩個(gè)或兩個(gè)以上的并列排布的晶體管510。晶體管510的柵極511在柵線方向（X-X'方向）上呈條狀。位于柵極511一側(cè)源區(qū)（未示出）上的第一連接結(jié)構(gòu)512、另一側(cè)漏區(qū)（未示出）上的第二連接結(jié)構(gòu)513，在源區(qū)或漏區(qū)具有位于柵極511下的重疊區(qū)（未示出）。將多個(gè)柵極511之間電連接，連接第一測(cè)試端A；將多個(gè)第一連接結(jié)構(gòu)512之間電連接，連接第二測(cè)試端B；將多個(gè)第二連接結(jié)構(gòu)513之間電連接，連接第三測(cè)試端C。繼續(xù)參照?qǐng)D6，在本實(shí)施例中，相鄰兩個(gè)晶體管510之間共用源區(qū)、漏區(qū)，也就是其中一個(gè)晶體管的源區(qū)與另一個(gè)晶體管的漏區(qū)為同一區(qū)域。在其他實(shí)施例中，相鄰兩個(gè)柵極之間也可不為共用的源區(qū)、漏區(qū)，即每個(gè)晶體管具有獨(dú)立的源區(qū)和漏區(qū)。結(jié)合第一實(shí)施例的相關(guān)介紹，在第二實(shí)施例中，定義晶體管的個(gè)數(shù)為n，n大于等于2。測(cè)試第一測(cè)試端A與第二測(cè)試端B之間的第一電容C1=nCcg+nCgdf。測(cè)試第一測(cè)試端A與第三測(cè)試端C之間的第二電容C2=nCcg+nCgdf+nCgd0。最后，計(jì)算得到第一電容與第二電容的差值的絕對(duì)值|C1-C2|=nCgd0，并進(jìn)而得到重疊電容Cgd0=|C1-C2|/n。在第二實(shí)施例中，測(cè)試結(jié)構(gòu)包括兩個(gè)或兩個(gè)以上的并列排布的晶體管，這樣，最終測(cè)試得到的第一電容和第二電容的數(shù)值較大。較大的電容值可以降低電容測(cè)量?jī)x器的測(cè)試誤差，并且最后獲得的重疊電容為多個(gè)晶體管的重疊電容的平均值，這可以彌補(bǔ)單個(gè)晶體管帶來(lái)的個(gè)體差異性，從而降低測(cè)試結(jié)構(gòu)的系統(tǒng)誤差，提高測(cè)試結(jié)果的準(zhǔn)確度。本發(fā)明還提供一種晶體管重疊電容的測(cè)試結(jié)構(gòu)，本文分兩個(gè)實(shí)施例介紹。第一實(shí)施例參照?qǐng)D4，晶體管重疊電容的測(cè)試結(jié)構(gòu)300包括：晶體管310，晶體管310包括位于半導(dǎo)體襯底301上的柵介質(zhì)層314、位于柵介質(zhì)層314上的柵極315、位于柵極315兩側(cè)的襯底301中的源區(qū)316和漏區(qū)317，其中，源區(qū)316或漏區(qū)317還包括位于柵介質(zhì)層314下的重疊區(qū)318；位于源區(qū)316表面且連接源區(qū)316的第一連接結(jié)構(gòu)311；位于漏區(qū)317表面且連接所述漏區(qū)317的第二連接結(jié)構(gòu)312。借助于第一實(shí)施例的測(cè)試結(jié)構(gòu)，可以簡(jiǎn)單、準(zhǔn)確測(cè)得晶體管的重疊電容，并進(jìn)一步根據(jù)重疊電容的測(cè)試結(jié)構(gòu)，尋求解決重疊電容的方法。在具體實(shí)施例中，源區(qū)316和漏區(qū)317均包括重?fù)诫s區(qū)361，而所述重疊區(qū)318包括輕摻雜區(qū)381。在具體實(shí)施例中，重疊區(qū)318還包括：包圍輕摻雜區(qū)381的暈環(huán)區(qū)382。在具體實(shí)施例中，晶體管310還包括位于柵極315周圍的半導(dǎo)體襯底301上的側(cè)墻319。在具體實(shí)施例中，還包括：位于所述第一連接結(jié)構(gòu)311和源區(qū)316之間、第二連接結(jié)構(gòu)312和漏區(qū)317之間的金屬硅化物。在具體實(shí)施例中，測(cè)試結(jié)構(gòu)300還包括：位于半導(dǎo)體襯底301、柵極315、第一連接結(jié)構(gòu)311與第二連接結(jié)構(gòu)312之間的層間介質(zhì)層320。在具體實(shí)施例中，柵介質(zhì)層314的材料包括氧化硅、氮氧化硅或高K介質(zhì)材料。第二實(shí)施例參照?qǐng)D6，在第二實(shí)施例中，測(cè)試結(jié)構(gòu)500包括位于半導(dǎo)體襯底501上的兩個(gè)或兩個(gè)以上并列排布的晶體管510，其中，所述多個(gè)柵極511之間電連接，所述多個(gè)第一連接結(jié)構(gòu)512之間電連接，所述多個(gè)第二連接結(jié)構(gòu)513之間電連接。在具體實(shí)施例中，所述相鄰兩個(gè)晶體管510之間共用源區(qū)和漏區(qū)。在其他實(shí)施例中，所述相鄰兩個(gè)柵極之間也可不為共用源區(qū)和漏區(qū)，即每個(gè)柵極兩側(cè)具有獨(dú)立的源區(qū)和漏區(qū)。本發(fā)明雖然已以較佳實(shí)施例公開(kāi)如上，但其并不是用來(lái)限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)對(duì)本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。