專利名稱：淺溝槽隔離工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種淺溝槽隔離工藝。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的發(fā)展，集成電路的關(guān)鍵尺寸越來越小，使得淺溝道隔離(STI)工藝的尺寸也越來越小，這就對(duì)相關(guān)的工藝步驟的要求越來越嚴(yán)格，尤其是在化學(xué)氣相沉積(CVD)工藝中對(duì)溝槽的填孔能力要求越來越苛刻，于是工程人員不得不采用更好的新材料或新方法以用于提高CVD工藝中的填孔能力，以滿足工藝的需求；如:在半導(dǎo)體技術(shù)進(jìn)入65nm及其以下技術(shù)節(jié)點(diǎn)后，工程人員在CVD工藝中開始引入填孔能力更好的高縱深比制程技術(shù)(High Aspect Ratio Process,簡(jiǎn)稱HARP)薄膜來提高CVD工藝的填孔能力。圖1-4是傳統(tǒng)的淺溝槽隔離工藝結(jié)構(gòu)流程示意圖；如圖1-4所示，首先在硅襯底11的上制備氧化物層12后，制備氮化硅層13覆蓋氧化物12的上表面，繼續(xù)沉積有機(jī)抗反射涂層14覆蓋氮化硅層13的上表面，旋涂光刻膠覆蓋有機(jī)抗反射涂層14的上表面，曝光、顯影后去除多余的光刻膠，形成如圖1所示的具有器件圖案的光阻15，并該光阻15為掩膜依次回蝕有機(jī)抗反射涂層14、氮化硅層13和氧化物層12至硅襯底11中，去除光阻15及剩余的有機(jī)抗反射涂層以形成淺溝槽隔離凹槽(STI Trench) 16，即如圖2所示的結(jié)構(gòu)。之后，沉積阻擋層17覆蓋剩余的氮化硅層13的上表面和淺溝槽隔離凹槽16的底部及其側(cè)壁，采用化學(xué)氣相沉積工藝填充隔離材料18充滿淺溝槽隔離凹槽16且覆蓋阻擋層17的表面，形成如圖3所示的結(jié)構(gòu)；繼續(xù)對(duì)隔離材料18進(jìn)行平坦化工藝，于淺溝槽隔離凹槽16中形成隔離層181，形成如圖4所示的結(jié)構(gòu)；由于工藝技術(shù)及材料的限制，當(dāng)技術(shù)節(jié)點(diǎn)的縮小到一定數(shù)值后 ，尤其是進(jìn)入22nm及其以下技術(shù)節(jié)點(diǎn)后，不僅能夠選用的填充材料越來越小，價(jià)格昂貴，且采用傳統(tǒng)的淺溝槽隔離工藝還會(huì)造成填充工藝步驟產(chǎn)生大量的缺陷如進(jìn)行過平坦化工藝后淺溝槽隔離槽中的隔離層表面不平整等，會(huì)大大降低器件的性能，進(jìn)而降低產(chǎn)品的良率。中國專利(申請(qǐng)公布號(hào):CN102282666A)公開了一種用于制造半導(dǎo)體裸片的方法，主要通過對(duì)提供的半導(dǎo)體襯底進(jìn)行處理，形成淺溝槽隔離的點(diǎn)；并在晶片上沉積具有預(yù)定義的厚度的至少一個(gè)底層，在所述底層的頂部上沉積掩蔽層；使所述掩蔽層成形為具有預(yù)定義的深度的區(qū)域；施加光學(xué)光刻過程以暴露其中將形成溝槽的所有區(qū)域；及蝕刻所述晶片以形成若干硅溝槽，其中溝槽的深度取決于所述掩蔽層區(qū)域的位置。該技術(shù)文獻(xiàn)并沒有公開提高較小技術(shù)節(jié)點(diǎn)下的CVD工藝的填孔能力的相關(guān)技術(shù)特征。中國專利(公開號(hào):CN1230020A)公開了一種淺溝槽隔離方法，在半導(dǎo)體襯底的場(chǎng)區(qū)中形成初始淺溝槽，其深度小于最終淺溝槽。在半導(dǎo)體襯底上淀積絕緣膜，以使初始淺溝槽可以完全被填充。然后，暴露半導(dǎo)體襯底的有源區(qū)，在初始淺溝槽中留下厚度對(duì)應(yīng)于最終淺溝槽深度的絕緣膜。然后，在暴露的有源區(qū)生長外延層。高寬比大的淺溝槽可以被絕緣膜完全填充，從而保證淺溝槽隔離工藝的可靠性。該技術(shù)文獻(xiàn)也沒有公開提高較小技術(shù)節(jié)點(diǎn)下的CVD工藝的填孔能力的相關(guān)技術(shù)特征。

發(fā)明內(nèi)容
針對(duì)上述存在的問題，本發(fā)明公開了一種淺溝槽隔離工藝，其中，包括:于一半導(dǎo)體襯底上生長第一保護(hù)層，采用第一光刻、第一刻蝕工藝，于所述半導(dǎo)體襯底中形成第一溝槽；沉積阻擋層覆蓋剩余的第一保護(hù)層的表面和所述第一溝槽的底部及其側(cè)壁；填充隔離材料充滿所述第一溝槽并覆蓋所述阻擋層的表面；對(duì)所述隔離材料進(jìn)行平坦化工藝至剩余的半導(dǎo)體襯底的表面，形成位于所述第一溝槽中的第一隔離材料層；制備第二保護(hù)層覆蓋所述剩余的半導(dǎo)體襯底的表面和所述第一隔離材料層的表面，沉積氮化硅層覆蓋所述第二保護(hù)層的上；采用第二光刻、第二刻蝕工藝刻蝕所述氮化硅層至所述第一隔離材料層的表面，形成第二溝槽；填充隔離材料充滿所述第二溝槽并覆蓋剩余的氮化硅層的表面；對(duì)所述隔離材料進(jìn)行平坦化工藝至所述剩余的氮化硅層的表面，形成位于所述第二溝槽中的第二隔離材料層；其中，所述第二溝槽位于所述第一溝槽的正上方，且所述第二溝槽與所述第一溝槽相互對(duì)準(zhǔn)。上述的淺溝槽 隔離工藝，其中，所述第一保護(hù)層和所述第二保護(hù)層的材質(zhì)均為氧化硅。上述的淺溝槽隔離工藝，其中，采用化學(xué)氣相沉積工藝分別填充所述隔離材料至所述第一溝槽和所述第二溝槽中。上述的淺溝槽隔離工藝，其中，采用濕法刻蝕工藝去除多余的第一保護(hù)層后，形成所述第一隔離材料層。上述的淺溝槽隔離工藝，其中，采用相同的光罩進(jìn)行所述第一光刻和所述第二光刻。上述的淺溝槽隔離工藝，其中，于所述第二刻蝕工藝完成后，繼續(xù)采用濕法刻蝕工藝，以擴(kuò)大所述第二刻蝕工藝制備的凹槽的寬度，進(jìn)而形成所述第二凹槽。上述的淺溝槽隔離工藝，其中，所述隔離材料為HARP材料。綜上所述，本發(fā)明一種淺溝槽隔離工藝，通過分步對(duì)硅襯底和氮化硅層進(jìn)行刻蝕工藝，在相同的工藝條件下，提高了化學(xué)氣象淀積工藝對(duì)淺溝隔離槽的填充能力，即在不需要引進(jìn)新材料或是新工藝的前提下，保證隔離層隔離效果的同時(shí)，提高填充能力，且方法簡(jiǎn)單，可以與傳統(tǒng)的STI CMP工藝相兼容，降低了成本，還增加了器件的性能，進(jìn)而提高產(chǎn)品的良率。


圖1-4是傳統(tǒng)的淺溝槽隔離工藝結(jié)構(gòu)流程示意圖；圖5-13為實(shí)施例中淺溝槽隔離工藝的結(jié)構(gòu)流程示意圖。
具體實(shí)施例方式下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
作進(jìn)一步的說明:圖5-13為實(shí)施例中淺溝槽隔離工藝的結(jié)構(gòu)流程示意圖；如圖5-13所示，一種淺溝槽隔離工藝，主要應(yīng)用于如Logic、Memory、RF、HV等技術(shù)平臺(tái)上,首先,根據(jù)工藝需求在娃襯底21的上表面氧化生成一定厚度的氧化硅(SiO2)層22以作為后續(xù)工藝的保護(hù)層，沉積抗反射層(ARC)23覆蓋氧化硅層22的上表面，并旋涂光刻膠覆蓋抗反射層23的上表面，曝光、顯影后，去除多余的光刻膠，形成具有溝槽圖案的光阻24，即如圖5所示的結(jié)構(gòu)。其次，以光阻24為掩膜，依次刻蝕抗反射層23、氧化硅層22至硅襯底21中，去除光阻24、剩余的抗反射層和剩余的氧化硅層后，形成第一溝槽25 ;繼續(xù)沉積阻擋層26覆蓋溝槽25的底部及其側(cè)壁，且該阻擋層26還覆蓋剩余硅襯底211的上表面，形成如圖6所示的結(jié)構(gòu)。之后，采用CVD工藝填充如HARP等隔離材料27充滿第一溝槽25，并覆蓋阻擋層26的表面，同時(shí)保證第一溝槽25中沒有不合規(guī)格的氣泡，以形成如圖7所示的結(jié)構(gòu)，由于此時(shí)只對(duì)硅襯底中形成的溝槽進(jìn)行填充工藝，其溝槽的深度較小，進(jìn)而能提高CVD的填孔能力；繼續(xù)采用CMP工藝去除多余的隔離材料至剩余硅襯底211的上表面，并利用清洗工藝去除剩余硅襯底211表面殘留的隔離材料，形成第一隔離材料層271，并繼續(xù)對(duì)剩余硅襯底211進(jìn)行氧化，以生成一定厚度的第二氧化硅層28覆蓋第一隔離材料層271、剩余的阻擋層261和剩余硅襯底211的上表面，以作為后續(xù)工藝的保護(hù)層(pad oxide)，形成如圖8所示的結(jié)構(gòu)。然后，根據(jù)不同的工藝需求，淀積一定厚度的氮化硅層29覆蓋第二氧化硅層28的上表面，形成如圖9所示的結(jié)構(gòu)；繼續(xù)淀積抗反射層30覆蓋氮化硅層29的上表面，旋涂光刻膠覆蓋抗反射層30的上表面，曝光、顯影后去除多余的光刻膠，形成第二光阻31，即如圖10所示的結(jié)構(gòu)；其中，光阻24和第二光阻31是采用相同的光罩(研磨版)形成的，及光阻24和第二光阻31具有相同的 工藝圖案，且此時(shí)第二光阻24的溝槽圖案位于第一溝槽25的正上方。最后，以第二光阻31為掩膜依次刻蝕抗反射層30、氮化硅層29和第二氧化硅層28至第一隔離材料層271的上表面，去除剩余的抗反射層后形成位于剩余的氮化硅層291和剩余的第二氧化硅層281中的第二溝槽32，且該第二溝槽32與第一溝槽25正對(duì)準(zhǔn)，即如圖11所示的結(jié)構(gòu)；其中，在進(jìn)行過刻蝕工藝后，采用濕法刻蝕工藝對(duì)形成的溝槽的寬度進(jìn)行擴(kuò)大，以形成第二溝槽32。再次采用CVD工藝填充隔離材料充滿第二溝槽32并覆蓋剩余的氮化硅層291的上表面，繼續(xù)平坦化工藝(CMP)去除多余的隔離材料至剩余的氮化硅層291的上表面后，形成第二隔離材料層331 (第一隔離材料層271和第二隔離材料層331的材質(zhì)相同)，即如圖13所示的具有淺溝槽隔離結(jié)構(gòu)的器件，并繼續(xù)后續(xù)的工藝步驟。綜上所述，由于采用了上述技術(shù)方案，本發(fā)明實(shí)施例提出一種淺溝槽隔離工藝，通過分步對(duì)硅襯底和氮化硅層進(jìn)行刻蝕工藝，在相同的工藝條件下，提高了化學(xué)氣象淀積工藝對(duì)淺溝隔離槽的填充能力，即在不需要引進(jìn)新材料或是新工藝的前提下，保證隔離層隔離效果的同時(shí)，提高填充能力，且方法簡(jiǎn)單，可以與傳統(tǒng)的STI CMP工藝相兼容，降低了成本，還增加了器件的性能，進(jìn)而提高產(chǎn)品的良率。通過說明和附圖，給出了具體實(shí)施方式
的特定結(jié)構(gòu)的典型實(shí)施例，基于本發(fā)明精神，還可作其他的轉(zhuǎn)換。盡管上述發(fā)明提出了現(xiàn)有的較佳實(shí)施例，然而，這些內(nèi)容并不作為局限。對(duì)于本領(lǐng)域的技術(shù)人員而言，閱讀上述說明后，各種變化和修正無疑將顯而易見。因此，所附的權(quán)利要求書應(yīng)看作是涵蓋本發(fā)明的真實(shí)意圖和范圍的全部變化和修正。在權(quán)利要求書范圍內(nèi)任何和 所有等價(jià)的范圍與內(nèi)容，都應(yīng)認(rèn)為仍屬本發(fā)明的意圖和范圍內(nèi)。
權(quán)利要求
1.一種淺溝槽隔離工藝，其特征在于，包括: 于一半導(dǎo)體襯底上生長第一保護(hù)層，采用第一光刻、第一刻蝕工藝，于所述半導(dǎo)體襯底中形成第一溝槽； 沉積阻擋層覆蓋剩余的第一保護(hù)層的表面和所述第一溝槽的底部及其側(cè)壁； 填充隔離材料充滿所述第一溝槽并覆蓋所述阻擋層的表面； 對(duì)所述隔離材料進(jìn)行平坦化工藝至剩余的半導(dǎo)體襯底的表面，形成位于所述第一溝槽中的第一隔離材料層； 制備第二保護(hù)層覆蓋所述剩余的半導(dǎo)體襯底的表面和所述第一隔離材料層的表面，沉積氮化硅層覆蓋所述第二保護(hù)層的上； 采用第二光刻、第二刻蝕工藝刻蝕所述氮化硅層至所述第一隔離材料層的表面，形成第二溝槽； 填充隔離材料充滿所述第二溝槽并覆蓋剩余的氮化硅層的表面； 對(duì)所述隔離材料進(jìn)行平坦化工藝至所述剩余的氮化硅層的表面，形成位于所述第二溝槽中的第二隔離材料層； 其中，所述第二溝槽位于所述第一溝槽的正上方，且所述第二溝槽與所述第一溝槽相互對(duì)準(zhǔn)。
2.根據(jù)權(quán)利要求1所述的淺溝槽隔離工藝，其特征在于，所述第一保護(hù)層和所述第二保護(hù)層的材質(zhì)均為氧化硅。
3.根據(jù)權(quán)利要求1所述的淺溝槽隔離工藝，其特征在于，采用化學(xué)氣相沉積工藝分別填充所述隔離材料至所述第一溝槽和所述第二溝槽中。
4.根據(jù)權(quán)利要求1所述的淺溝槽隔離工藝，其特征在于，采用濕法刻蝕工藝去除多余的第一保護(hù)層后，形成所述第一隔離材料層。
5.根據(jù)權(quán)利要求1所述的淺溝槽隔離工藝，其特征在于，采用相同的光罩進(jìn)行所述第一光刻和所述第二光刻。
6.根據(jù)權(quán)利要求1所述的淺溝槽隔離工藝，其特征在于，于所述第二刻蝕工藝完成后，繼續(xù)采用濕法刻蝕工藝，以擴(kuò)大所述第二刻蝕工藝制備的凹槽的寬度，進(jìn)而形成所述第二凹槽。
7.根據(jù)權(quán)利要求1所述的淺溝槽隔離工藝，其特征在于，所述隔離材料為HARP材料。
全文摘要
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種淺溝槽隔離工藝，通過分步對(duì)硅襯底和氮化硅層進(jìn)行刻蝕工藝，在相同的工藝條件下，提高了化學(xué)氣象淀積工藝對(duì)淺溝隔離槽的填充能力，即在不需要引進(jìn)新材料或是新工藝的前提下，保證隔離層隔離效果的同時(shí)，提高填充能力，且方法簡(jiǎn)單，可以與傳統(tǒng)的STI CMP工藝相兼容，降低了成本，還增加了器件的性能，進(jìn)而提高產(chǎn)品的良率。
文檔編號(hào)H01L21/762GK103227143SQ20131011990
公開日2013年7月31日 申請(qǐng)日期2013年4月8日 優(yōu)先權(quán)日2013年4月8日
發(fā)明者白英英, 張守龍, 張冬芳, 陳玉文 申請(qǐng)人:上海華力微電子有限公司