反熔絲結(jié)構(gòu)及其形成方法
【專利摘要】一種反熔絲結(jié)構(gòu)及其形成方法，所述反熔絲結(jié)構(gòu)包括：半導(dǎo)體襯底，所述半導(dǎo)體襯底包括反熔絲區(qū)和互連區(qū)；位于所述半導(dǎo)體襯底內(nèi)的淺溝槽隔離結(jié)構(gòu)，所述淺溝槽隔離結(jié)構(gòu)將所述反熔絲區(qū)隔離成至少一個有源區(qū)；位于所述有源區(qū)全部表面的柵氧化層，所述有源區(qū)邊緣位置的柵氧化層的厚度小于中間位置的柵氧化層厚度，位于所述柵氧化層表面和部分淺溝槽隔離結(jié)構(gòu)表面的柵電極；位于所述半導(dǎo)體襯底的互連區(qū)表面的第一電極，所述第一電極與所述有源區(qū)電學(xué)連接。由于整個有源區(qū)邊緣部分都會形成變薄的柵氧化層，變薄的柵氧化層的區(qū)域變大，會降低柵氧化層反熔絲進(jìn)行編程的編程電壓。
【專利說明】反熔絲結(jié)構(gòu)及其形成方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體技術(shù)，特別涉及一種反熔絲結(jié)構(gòu)及其形成方法。
【背景技術(shù)】
[0002] 熔絲和反熔絲在當(dāng)前的集成電路中廣泛運用，可以選擇性地將器件從電路的其他 部分連接或斷開，以及提供邏輯操作。熔絲通過激活(熔解、斷開等）熔絲，以中斷或斷開電 連接，增加電路電阻，以提供激活和未激活熔絲器件之間的邏輯差。而反熔絲與熔絲的工作 方式正好相反，反熔絲在未激活時是不導(dǎo)電的，而在激活(擊穿、金屬擴散、非晶硅變?yōu)槎嗑?硅等）后變?yōu)閷?dǎo)體，形成電連接，可以選擇性地允許原本電學(xué)隔離的兩個器件或芯片進(jìn)行電 學(xué)連接，且能提供用于進(jìn)行邏輯操作的不同電阻值。
[0003] 其中，反熔絲單元的基本結(jié)構(gòu)為三明治結(jié)構(gòu)，包括上下電極和位于上下電極間的 反熔絲介質(zhì)層。目前較為成熟的反熔絲結(jié)構(gòu)主要包括：0N0 (氧化硅-氮化硅-氧化硅）電 熔絲、非晶硅反熔絲和柵氧化層反熔絲，其中，由于0N0電熔絲、非晶硅反熔絲的形成工藝 與現(xiàn)有的CMOS工藝不兼容，因此最流行的反熔絲結(jié)構(gòu)為柵氧化層反熔絲，利用襯底、柵氧 化層和柵電極作為反熔絲的三明治結(jié)構(gòu)。但由于目前柵氧化層的厚度仍舊較大，導(dǎo)致對柵 氧化層反熔絲進(jìn)行編程的編程電壓較大，需要使用高壓晶體管產(chǎn)生編程電壓。而隨著半導(dǎo) 體工藝節(jié)點的不斷下降，高壓晶體管的制作也會變得越來越困難。
【發(fā)明內(nèi)容】
[0004] 本發(fā)明解決的問題是提供一種反熔絲結(jié)構(gòu)及其形成方法，在與現(xiàn)有CMOS工藝兼 容的前提下能有效地降低擊穿電壓。
[0005] 為解決上述問題，本發(fā)明技術(shù)方案提供了一種反熔絲結(jié)構(gòu)，包括：半導(dǎo)體襯底，所 述半導(dǎo)體襯底包括反熔絲區(qū)和互連區(qū)；位于所述半導(dǎo)體襯底內(nèi)的淺溝槽隔離結(jié)構(gòu)，所述淺 溝槽隔離結(jié)構(gòu)將所述反熔絲區(qū)隔離成至少一個有源區(qū)；位于所述有源區(qū)全部表面的柵氧化 層，位于所述有源區(qū)邊緣位置表面的柵氧化層的厚度小于位于有源區(qū)中間位置表面的柵氧 化層厚度，位于所述柵氧化層表面和部分淺溝槽隔離結(jié)構(gòu)表面的柵電極；位于所述半導(dǎo)體 襯底的互連區(qū)表面的第一電極，所述第一電極與所述有源區(qū)電學(xué)連接。
[0006] 可選的，所述有源區(qū)摻雜有N型或P型離子。
[0007] 可選的，所述有源區(qū)為重?fù)诫s，摻雜濃度范圍為lE18atom/cm2?lE20atom/cm 2。
[0008] 可選的，還包括，位于所述半導(dǎo)體襯底內(nèi)的N型或P型阱區(qū)，所述N型或P型阱區(qū) 的位置至少包括反熔絲區(qū)，使得所述有源區(qū)摻雜有N型或P型離子。
[0009] 可選的，所述柵電極的材料為金屬或多晶硅。
[0010] 可選的，當(dāng)所述柵電極的材料為多晶硅時，所述有源區(qū)摻雜有N型或P型離子。
[0011] 可選的,所述多晶硅柵電極為重?fù)诫s，摻雜濃度范圍為lE18atom/cm2?lE20atom/ cm2。
[0012] 可選的，所述有源區(qū)的俯視圖形為圓形、矩形或三角形。
[0013] 可選的，當(dāng)所述有源區(qū)的俯視圖形為矩形時，所述矩形的寬度為當(dāng)前版圖設(shè)計時 有源區(qū)寬度的最小設(shè)計尺寸。
[0014] 可選的，所述柵氧化層為利用熱氧化工藝形成的氧化硅層。
[0015] 本發(fā)明技術(shù)方案還提供了一種反熔絲結(jié)構(gòu)的形成方法，包括：提供半導(dǎo)體襯底，所 述半導(dǎo)體襯底包括反熔絲區(qū)和互連區(qū)；在所述半導(dǎo)體襯底內(nèi)形成淺溝槽隔離結(jié)構(gòu)，所述淺 溝槽隔離結(jié)構(gòu)將所述反熔絲區(qū)隔離成至少一個有源區(qū)；在所述有源區(qū)的全部表面形成柵氧 化層，位于所述有源區(qū)邊緣位置表面的柵氧化層的厚度小于位于有源區(qū)中間位置表面的柵 氧化層厚度，在所述柵氧化層和部分淺溝槽隔離結(jié)構(gòu)表面形成柵電極；在所述半導(dǎo)體襯底 的互連區(qū)表面的第一電極。
[0016] 可選的，所述柵氧化層的形成工藝為熱氧化工藝。
[0017] 可選的，所述熱氧化工藝為干氧化工藝或濕氧化工藝。
[0018] 可選的，所述淺溝槽隔離結(jié)構(gòu)的形成工藝為：在所述半導(dǎo)體襯底表面形成第一熱 氧化層和氮化硅層；在所述氮化硅層表面形成圖形化的第一光刻膠層，以所述圖形化的光 刻膠層為掩膜，對所述氮化硅層、第一熱氧化層和對應(yīng)的半導(dǎo)體襯底進(jìn)行刻蝕，形成溝槽； 在所述溝槽內(nèi)形成第二熱氧化層，在所述溝槽內(nèi)和氮化硅層表面形成二氧化硅，使得所述 溝槽被完全填滿，形成淺溝槽隔離結(jié)構(gòu)；利用化學(xué)機械研磨工藝去除所述氮化硅層表面的 二氧化硅；利用濕法刻蝕工藝去除所述氮化硅層和第一熱氧化層。
[0019] 可選的，當(dāng)所述柵電極為多晶硅柵電極時，對所述多晶硅柵電極進(jìn)行N型或P型離 子摻雜。
[0020] 可選的，還包括：在所述半導(dǎo)體襯底內(nèi)形成N型或P型阱區(qū)，所述N型或P型阱區(qū) 至少包括反熔絲區(qū)，使得所述有源區(qū)摻雜有N型或P型離子。
[0021] 與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點：
[0022] 由于與淺溝槽隔離結(jié)構(gòu)相接觸的柵氧化層的厚度會較小，很容易被擊穿，當(dāng)被淺 溝槽隔離結(jié)構(gòu)包圍的有源區(qū)的整個表面形成柵氧化層，使得位于整個有源區(qū)邊緣部分的表 面都形成所述變薄的柵氧化層，由于柵氧化層的面積越大，越容易發(fā)生擊穿，因此所述變薄 的柵氧化層的區(qū)域變大，會降低柵氧化層反熔絲進(jìn)行編程的編程電壓。且所述柵氧化層的 形成工藝與現(xiàn)有的形成M0S晶體管的柵氧化層的形成工藝兼容，不會增加工藝成本。
【專利附圖】
【附圖說明】
[0023] 圖1?圖4是本發(fā)明實施例的反熔絲結(jié)構(gòu)的形成過程的剖面結(jié)構(gòu)示意圖；
[0024] 圖5?圖6為本發(fā)明實施例的反熔絲結(jié)構(gòu)的俯視結(jié)構(gòu)示意圖；
[0025] 圖7為本發(fā)明實施例的反熔絲結(jié)構(gòu)與利用相同工藝形成的M0S晶體管的柵氧化層 的擊穿電壓分布圖。
【具體實施方式】
[0026] 在利用現(xiàn)有的CMOS工藝形成M0S晶體管的過程中，由于所形成的柵氧化層的厚度 過低容易導(dǎo)致?lián)舸┗蚵╇姡虼嗣恳粋€工藝節(jié)點對應(yīng)的柵氧化層的厚度是有限制的，不會 無限制降低。而對于柵氧化層反熔絲，由于需要將柵氧化層進(jìn)行擊穿從而激活反熔絲，較厚 的柵氧化層會導(dǎo)致對柵氧化層反熔絲進(jìn)行編程的編程電壓較大，進(jìn)而需要使用高壓晶體管 產(chǎn)生編程電壓。而隨著半導(dǎo)體工藝節(jié)點的不斷下降，高壓晶體管的制作也會變得越來越困 難。
[0027] 為此，發(fā)明人提出了一種反熔絲結(jié)構(gòu)及其形成方法，在被淺溝槽隔離結(jié)構(gòu)包圍的 有源區(qū)的整個表面形成柵氧化層，由于與淺溝槽隔離結(jié)構(gòu)相接觸的柵氧化層的厚度會變 薄，很容易被擊穿，當(dāng)被淺溝槽隔離結(jié)構(gòu)包圍的有源區(qū)的整個表面形成柵氧化層，使得整個 有源區(qū)邊緣部分都形成所述變薄的柵氧化層，由于柵氧化層的面積越大，越容易發(fā)生擊穿， 因此所述變薄的柵氧化層的區(qū)域變大，會降低柵氧化層反熔絲進(jìn)行編程的編程電壓。且所 述柵氧化層的形成工藝與現(xiàn)有的形成M0S晶體管的柵氧化層的形成工藝兼容，不會增加工 藝成本。
[0028] 為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明 的【具體實施方式】做詳細(xì)的說明。
[0029] 在以下描述中闡述了具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種不 同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類 似推廣。因此本發(fā)明不受下面公開的具體實施的限制。
[0030] 本發(fā)明實施例首先提供了一種反熔絲結(jié)構(gòu)的形成方法，請參考圖1至圖6,為本發(fā) 明實施例的反熔絲結(jié)構(gòu)的形成過程的結(jié)構(gòu)示意圖。
[0031] 具體的，請參考圖1，提供半導(dǎo)體襯底100,所述半導(dǎo)體襯底100包括反熔絲區(qū)101 和互連區(qū)102。
[0032] 所述半導(dǎo)體襯底100為硅襯底、鍺襯底、鍺硅襯底、絕緣體上硅襯底、絕緣體上鍺 襯底、氮化鎵襯底等其中的一種。所述半導(dǎo)體襯底100內(nèi)摻雜有N型或P型離子。所述互連 區(qū)102的表面后續(xù)用于形成第一電極，所述反熔絲區(qū)101的表面后續(xù)用于形成柵電極。在 本實施例中，所述半導(dǎo)體襯底100為硅襯底。
[0033] 請參考圖2,在所述半導(dǎo)體襯底100內(nèi)形成阱區(qū)110,在所述阱區(qū)110內(nèi)形成淺溝 槽隔離結(jié)構(gòu)105,所述淺溝槽隔離結(jié)構(gòu)105將所述反熔絲區(qū)101的阱區(qū)110隔離成至少一個 有源區(qū)120。
[0034] 在本實施例中，在所述半導(dǎo)體襯底100內(nèi)重?fù)诫s形成N型阱區(qū)110,所摻雜的雜質(zhì) 離子為As或P離子等，所述重?fù)诫s的工藝為離子注入工藝，所述N型阱區(qū)110的摻雜濃度 范圍為lE18atom/cm 2?lE20atom/cm2。由于本發(fā)明實施例的反烙絲結(jié)構(gòu)的主要結(jié)構(gòu)由柵 電極、有源區(qū)和位于柵電極、有源區(qū)之間的柵氧化層構(gòu)成，由于所述反熔絲區(qū)101的襯底被 N型重?fù)诫s，襯底費米勢進(jìn)一步減小，功函數(shù)發(fā)生改變，當(dāng)后續(xù)編程正電壓施加在柵電極上 時，采用更小的編程電壓就能使得柵氧化層發(fā)生擊穿。
[0035] 在其他實施例中，也可不在所述半導(dǎo)體襯底內(nèi)形成阱區(qū)，直接在所述半導(dǎo)體襯底 內(nèi)形成淺溝槽隔離結(jié)構(gòu)，所述淺溝槽隔離結(jié)構(gòu)將所述反熔絲區(qū)的半導(dǎo)體襯底隔離成至少一 個有源區(qū)。
[0036] 在其他實施例中，當(dāng)后續(xù)對所述反熔絲施加極性方向相反的編程電壓（即編程正 電壓施加在有源區(qū)上且柵電極接地，或者編程負(fù)電壓施加在柵電極上且有源區(qū)接地)，還可 以在所述半導(dǎo)體襯底內(nèi)重?fù)诫s形成P型阱區(qū)，所述摻雜的雜質(zhì)離子為B或In離子等，從而 采用更小的編程電壓就能使得柵氧化層發(fā)生擊穿。
[0037] 所述淺溝槽隔離結(jié)構(gòu)105將反熔絲區(qū)101的阱區(qū)110隔離成一個個有源區(qū)120,所 述有源區(qū)120的數(shù)量至少為一個，且所述有源區(qū)120被所述淺溝槽隔離結(jié)構(gòu)105所完全包 圍。所述有源區(qū)120的俯視圖形為圓形、矩形、三角形等，當(dāng)所述有源區(qū)120的數(shù)量大于等 于2個時，所述有源區(qū)120成陣列排列。在本實施例中，所述有源區(qū)的俯視圖形為長方形， 且所述長方形的寬度為當(dāng)前版圖設(shè)計時有源區(qū)寬度的最小設(shè)計尺寸，使得在相同面積下可 形成更多的有源區(qū)，可以使得在相同面積下有源區(qū)與淺溝槽隔離結(jié)構(gòu)相接觸的區(qū)域變大， 薄柵的區(qū)域更大。在其他實施例中，所述圓形、正方形、三角形等的直徑或邊長也可以為當(dāng) 前版圖設(shè)計時有源區(qū)的最小設(shè)計尺寸，可以使得在相同面積下有源區(qū)與淺溝槽隔離結(jié)構(gòu)相 接觸的區(qū)域變大，薄柵的區(qū)域更大。
[0038] 所述淺溝槽隔離結(jié)構(gòu)105的深度可以大于所述阱區(qū)110的深度，也可以小于或等 于所述阱區(qū)110的深度，由于半導(dǎo)體襯底100也具有導(dǎo)電性，因此，即使所述有源區(qū)120被 淺溝槽隔離結(jié)構(gòu)105所隔開，所述各個有源區(qū)120與半導(dǎo)體襯底100的互連區(qū)102也電學(xué) 連接。
[0039] 所述淺溝槽隔離結(jié)構(gòu)105的具體工藝為：在所述半導(dǎo)體襯底100表面形成第一熱 氧化層(未圖示)，在所述第一熱氧化層表面形成氮化硅層(未圖示)，所述氮化硅層作為后 續(xù)化學(xué)機械研磨的研磨停止層；在所述氮化硅層表面形成圖形化的光刻膠層(未圖示)，以 所述圖形化的第一光刻膠層為掩膜，對所述氮化硅層、第一熱氧化層和對應(yīng)的半導(dǎo)體襯底 進(jìn)行刻蝕，形成溝槽，并去除第一光刻膠層；在所述溝槽內(nèi)形成第二熱氧化層，以消除刻蝕 造成的損傷，降低后續(xù)沉積形成淺溝槽隔離結(jié)構(gòu)產(chǎn)生的應(yīng)力；利用高密度等離子體化學(xué)氣 相沉積工藝（HDPCVD)在所述溝槽內(nèi)和氮化硅層表面形成二氧化硅，使得所述溝槽被完全填 滿，形成淺溝槽隔離結(jié)構(gòu)；利用化學(xué)機械研磨工藝去除所述氮化硅層表面的二氧化硅；利 用濕法刻蝕工藝去除所述氮化硅層和第一熱氧化層。
[0040] 其中，在半導(dǎo)體襯底100表面與淺溝槽隔離結(jié)構(gòu)105相接觸的轉(zhuǎn)角的位置，由于 形成第二熱氧化層的過程中，靠近溝槽的氮化硅層中的氮會透過第一熱氧化硅層進(jìn)入半導(dǎo) 體襯底，會在靠近淺溝槽隔離結(jié)構(gòu)105的位置形成濕法刻蝕難以去除的物質(zhì)(包括氮氧化 硅等)，當(dāng)后續(xù)在有源區(qū)表面形成第三熱氧化層作為柵氧化層時，所述靠近淺溝槽隔離結(jié)構(gòu) 105的位置的第三熱氧化層會變薄，使得柵氧化層在靠近淺溝槽隔離結(jié)構(gòu)105的位置會變 薄，從而使得柵氧化層的擊穿電壓會降低。
[0041] 請參考圖3,在所述有源區(qū)120的全部表面形成柵氧化層130,在所述柵氧化層130 和部分淺溝槽隔離結(jié)構(gòu)105表面形成柵電極140。
[0042] 形成所述柵氧化層130和柵電極140的具體工藝包括：利用熱氧化工藝在所述 半導(dǎo)體襯底100表面形成第三熱氧化層(未圖示)，在所述第三熱氧化層(未圖示）和淺溝槽 隔離結(jié)構(gòu)105表面形成柵電極材料層(未圖示)，在所述柵電極材料層表面形成圖形化的第 二光刻膠層，以所述圖形化的第二光刻膠層為掩膜，對所述柵電極材料層和第三熱氧化層 進(jìn)行刻蝕，直到暴露出所述半導(dǎo)體襯底100的表面，所述剩余的柵電極材料層作為柵電極 140,所述剩余的第三熱氧化層作為柵氧化層130,且所述柵電極140的位置對應(yīng)于半導(dǎo)體 襯底100的反熔絲區(qū)101。
[0043] 在本實施例中，形成所述柵氧化層130的工藝為熱氧化工藝，包括干氧化工藝和 濕氧化工藝。由于干氧化和濕氧化工藝?yán)醚鯕饣蛩魵馀c半導(dǎo)體襯底表面的硅發(fā)生反 應(yīng)，因此半導(dǎo)體襯底表面是否具有氮氧化硅對后續(xù)產(chǎn)生的柵氧化層的厚度有影響，當(dāng)有源 區(qū)靠近淺溝槽隔離結(jié)構(gòu)的位置形成有所述氮氧化硅時，才會導(dǎo)致有源區(qū)中間位置和邊緣位 置的柵氧化層的厚度不均勻，所述有源區(qū)邊緣位置的柵氧化層的厚度明顯小于中間位置的 柵氧化層的厚度。
[0044] 所述柵電極140的材料為金屬或多晶硅，在本實施例中，所述柵電極140的材料為 多晶硅。由于所述有源區(qū)120、柵氧化層130和柵電極140的形成工藝與現(xiàn)有技術(shù)形成M0S 晶體管的有源區(qū)、柵氧化層和柵電極的工藝相同，與現(xiàn)有工藝兼容，不會增加額外的工藝成 本。
[0045] 在本實施例中，由于后續(xù)對所述反熔絲結(jié)構(gòu)施加編程電壓時，在柵電極表面施加 較高的編程正電壓，所述有源區(qū)120接地，為了降低擊穿柵氧化層的編程電壓，在所述多晶 硅柵電極140內(nèi)重?fù)诫s有N型雜質(zhì)離子，例如As或P離子等，所述多晶硅柵電極140的摻 雜濃度范圍為lE18atom/cm 2?lE20atom/cm2,使得柵極結(jié)構(gòu)的功函數(shù)發(fā)生改變，當(dāng)后續(xù)編 程正電壓施加在柵電極上時，采用更小的編程電壓就能使得柵氧化層發(fā)生擊穿。
[0046] 在其他實施例中，當(dāng)后續(xù)對所述反熔絲施加極性方向相反的編程電壓（即編程正 電壓施加在有源區(qū)上且柵電極接地，或者編程負(fù)電壓施加在柵電極上且有源區(qū)接地)，為了 降低擊穿柵氧化層的編程電壓，在所述多晶硅柵電極140內(nèi)重?fù)诫s有P型雜質(zhì)離子，例如B 或In離子等，使得柵極結(jié)構(gòu)的功函數(shù)發(fā)生改變，后續(xù)采用更小的編程電壓就能使得柵氧化 層發(fā)生擊穿。
[0047] 在本實施例中，所述柵電極140的位置對應(yīng)于半導(dǎo)體襯底100的反熔絲區(qū)101，使 得所述反熔絲區(qū)101內(nèi)的有源區(qū)表面都形成有同一個柵電極140,使得當(dāng)所述柵電極140表 面施加編程正電壓時，所有的柵電極140都施加相同的電壓。且所述柵電極140還覆蓋有 源區(qū)120周圍的部分淺溝槽隔離結(jié)構(gòu)105表面，以保證有源區(qū)120與淺溝槽隔離結(jié)構(gòu)105 相接觸的柵氧化層都未被去除，由于有源區(qū)120與淺溝槽隔離結(jié)構(gòu)105相接觸的柵氧化層 的厚度較中間區(qū)域更薄，因此采用更小的編程電壓就能使得柵氧化層發(fā)生擊穿。
[0048] 在其他實施例中，也可以一個有源區(qū)對應(yīng)一個柵電極，所述柵電極覆蓋部分有源 區(qū)周圍的淺溝槽隔離結(jié)構(gòu)，且所述若干個柵電極之間通過金屬互連結(jié)構(gòu)，使得所有的柵電 極140都施加相同的電壓。
[0049] 請參考圖4,在所述半導(dǎo)體襯底100的互連區(qū)102表面形成第一電極150。所述第 一電極150為導(dǎo)電插塞，利用所述第一電極150將有源區(qū)120通過襯底100、阱區(qū)110與外 電路相連接。
[0050] 據(jù)此，本發(fā)明實施例還提供了一種反熔絲結(jié)構(gòu)，請參考圖4和圖5，圖5為本發(fā)明實 施例的反熔絲結(jié)構(gòu)的俯視結(jié)構(gòu)示意圖，圖4是沿圖5的AA'線方向的剖面結(jié)構(gòu)示意圖，所述 反熔絲結(jié)構(gòu)包括：半導(dǎo)體襯底1〇〇,所述半導(dǎo)體襯底1〇〇包括反熔絲區(qū)101和互連區(qū)102 ;位 于所述半導(dǎo)體襯底100內(nèi)的阱區(qū)110,位于所述阱區(qū)110內(nèi)的淺溝槽隔離結(jié)構(gòu)105,所述淺 溝槽隔離結(jié)構(gòu)105將所述反熔絲區(qū)101的阱區(qū)110隔離成至少一個有源區(qū)120 ;位于所述有 源區(qū)120全部表面的柵氧化層130,位于所述柵氧化層130表面和部分淺溝槽隔離結(jié)構(gòu)110 表面的柵電極140 ;位于所述半導(dǎo)體襯底100的互連區(qū)102表面的第一電極150,所述第一 電極150與所述有源區(qū)120電學(xué)連接。
[0051] 在本實施例中，請參考圖5,所述有源區(qū)120的俯視形狀為長方形，所述柵電極140 完全覆蓋所述有源區(qū)120的表面，使得所述有源區(qū)120與淺溝槽隔離結(jié)構(gòu)105相接觸的表 面都形成厚度較薄的柵氧化層130,有利于降低柵氧化層的擊穿電壓，降低反熔絲結(jié)構(gòu)的編 程電壓。且當(dāng)所述有源區(qū)120的寬度為當(dāng)前版圖設(shè)計時有源區(qū)的最小設(shè)計尺寸，使得在相 同面積下可形成更多的有源區(qū)，可以使得在相同面積下有源區(qū)與淺溝槽隔離結(jié)構(gòu)相接觸的 區(qū)域變大，薄柵的區(qū)域更大。由于柵氧化層的面積越大，柵氧化層中的缺陷就越多，就越容 易在柵氧化層中形成擊穿通路導(dǎo)致電學(xué)擊穿，擊穿電壓就越低，因此所述薄柵的區(qū)域越大， 也就越容易造成擊穿，使得擊穿電壓進(jìn)一步降低。
[0052] 在其他實施例中，所述有源區(qū)的俯視形狀還可以為圓形、矩形或三角形等，所述圓 形、矩形或三角形成矩陣排列。請參考圖6,為具有正方形有源區(qū)的反熔絲結(jié)構(gòu)的俯視結(jié)構(gòu) 示意圖。由于正方形有源區(qū)也可以形成更大的有源區(qū)與淺溝槽隔離結(jié)構(gòu)相接觸的區(qū)域，因 此也可以進(jìn)一步的降低反熔絲結(jié)構(gòu)的編程電壓。
[0053] 在本實施例中，當(dāng)后續(xù)對所述反熔絲結(jié)構(gòu)施加編程電壓時，在柵電極表面施加較 高的編程正電壓，所述第一電極接地，為了降低擊穿柵氧化層的編程電壓，在所述有源區(qū)和 多晶硅柵電極內(nèi)重?fù)诫s有N型雜質(zhì)離子，使得柵極結(jié)構(gòu)的功函數(shù)發(fā)生改變，當(dāng)后續(xù)編程正 電壓施加在柵電極上時，采用更小的編程電壓就能使得柵氧化層發(fā)生擊穿。在其他實施例 中，也可以只在所述有源區(qū)或多晶硅柵電極內(nèi)重?fù)诫s有N型雜質(zhì)離子，當(dāng)后續(xù)編程正電壓 施加在柵電極上時，采用較小的編程電壓就能使得柵氧化層發(fā)生擊穿。
[0054] 在其他實施例中，當(dāng)后續(xù)對所述反熔絲施加極性方向相反的編程電壓（即編程正 電壓施加在有源區(qū)上且柵電極接地，或者編程負(fù)電壓施加在柵電極上且有源區(qū)接地)，為了 降低擊穿柵氧化層的編程電壓，在所述有源區(qū)120和多晶硅柵電極140內(nèi)重?fù)诫s有P型雜 質(zhì)離子，使得柵極結(jié)構(gòu)的功函數(shù)發(fā)生改變，后續(xù)采用更小的編程電壓就能使得柵氧化層發(fā) 生擊穿。在其他實施例中，也可以只在所述有源區(qū)或多晶硅柵電極內(nèi)重?fù)诫s有P型雜質(zhì)離 子，后續(xù)采用較小的編程電壓就能使得柵氧化層發(fā)生擊穿。
[0055] 請參考圖7,為本發(fā)明實施例的反熔絲結(jié)構(gòu)與利用相同工藝形成的M0S晶體管的 柵氧化層的擊穿電壓分布圖。橫坐標(biāo)為施加在柵電極與襯底之間的電壓值，縱坐標(biāo)為發(fā)生 擊穿的累積分布函數(shù)。其中虛線為本發(fā)明實施例的反熔絲結(jié)構(gòu)的擊穿電壓分布線，實線為 利用相同工藝形成的M0S晶體管的柵氧化層的擊穿電壓分布線。從圖中可以很容易看到， 利用本發(fā)明實施例的反熔絲結(jié)構(gòu)可以大幅降低擊穿電壓。
[0056] 本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域 技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)對本發(fā)明技 術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技 術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保 護范圍。
【權(quán)利要求】
1. 一種反熔絲結(jié)構(gòu)，其特征在于，包括：半導(dǎo)體襯底，所述半導(dǎo)體襯底包括反熔絲區(qū)和 互連區(qū)；位于所述半導(dǎo)體襯底內(nèi)的淺溝槽隔離結(jié)構(gòu)，所述淺溝槽隔離結(jié)構(gòu)將所述反熔絲區(qū) 隔離成至少一個有源區(qū)；位于所述有源區(qū)全部表面的柵氧化層，位于所述有源區(qū)邊緣位置 表面的柵氧化層的厚度小于位于有源區(qū)中間位置表面的柵氧化層厚度，位于所述柵氧化層 表面和部分淺溝槽隔離結(jié)構(gòu)表面的柵電極；位于所述半導(dǎo)體襯底的互連區(qū)表面的第一電 極，所述第一電極與所述有源區(qū)電學(xué)連接。
2. 如權(quán)利要求1所述的反熔絲結(jié)構(gòu)，其特征在于，所述有源區(qū)摻雜有N型或P型離子。
3. 如權(quán)利要求2所述的反熔絲結(jié)構(gòu)，其特征在于，所述有源區(qū)為重?fù)诫s，摻雜濃度范圍 為 lE18atom/cm2 ?lE20atom/cm2。
4. 如權(quán)利要求1所述的反熔絲結(jié)構(gòu)，其特征在于，還包括，位于所述半導(dǎo)體襯底內(nèi)的N 型或P型阱區(qū)，所述N型或P型阱區(qū)的位置至少包括反熔絲區(qū)，使得所述有源區(qū)摻雜有N型 或P型離子。
5. 如權(quán)利要求1所述的反熔絲結(jié)構(gòu)，其特征在于，所述柵電極的材料為金屬或多晶硅。
6. 如權(quán)利要求5所述的反熔絲結(jié)構(gòu)，其特征在于，當(dāng)所述柵電極的材料為多晶硅時，所 述有源區(qū)摻雜有N型或P型離子。
7. 如權(quán)利要求6所述的反熔絲結(jié)構(gòu)，其特征在于，所述多晶硅柵電極為重?fù)诫s，摻雜濃 度范圍為 lE18atom/cm2 ?lE20atom/cm2。
8. 如權(quán)利要求1所述的反熔絲結(jié)構(gòu)，其特征在于，所述有源區(qū)的俯視圖形為圓形、矩形 或三角形。
9. 如權(quán)利要求8所述的反熔絲結(jié)構(gòu)，其特征在于，當(dāng)所述有源區(qū)的俯視圖形為矩形時， 所述矩形的寬度為當(dāng)前版圖設(shè)計時有源區(qū)寬度的最小設(shè)計尺寸。
10. 如權(quán)利要求1所述的反熔絲結(jié)構(gòu)，其特征在于，所述柵氧化層為利用熱氧化工藝形 成的氧化硅層。
11. 一種反熔絲結(jié)構(gòu)的形成方法，其特征在于，包括： 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括反熔絲區(qū)和互連區(qū)； 在所述半導(dǎo)體襯底內(nèi)形成淺溝槽隔離結(jié)構(gòu)，所述淺溝槽隔離結(jié)構(gòu)將所述反熔絲區(qū)隔離 成至少一個有源區(qū)； 在所述有源區(qū)的全部表面形成柵氧化層，位于所述有源區(qū)邊緣位置表面的柵氧化層的 厚度小于位于有源區(qū)中間位置表面的柵氧化層厚度，在所述柵氧化層和部分淺溝槽隔離結(jié) 構(gòu)表面形成柵電極； 在所述半導(dǎo)體襯底的互連區(qū)表面的第一電極。
12. 如權(quán)利要求11所述的反熔絲結(jié)構(gòu)的形成方法，其特征在于，所述柵氧化層的形成 工藝為熱氧化工藝。
13. 如權(quán)利要求12所述的反熔絲結(jié)構(gòu)的形成方法，其特征在于，所述熱氧化工藝為干 氧化工藝或濕氧化工藝。
14. 如權(quán)利要求11所述的反熔絲結(jié)構(gòu)的形成方法，其特征在于，所述淺溝槽隔離結(jié)構(gòu) 的形成工藝為：在所述半導(dǎo)體襯底表面形成第一熱氧化層和氮化娃層；在所述氮化娃層表 面形成圖形化的第一光刻膠層，以所述圖形化的光刻膠層為掩膜，對所述氮化硅層、第一熱 氧化層和對應(yīng)的半導(dǎo)體襯底進(jìn)行刻蝕，形成溝槽；在所述溝槽內(nèi)形成第二熱氧化層，在所述 溝槽內(nèi)和氮化硅層表面形成二氧化硅，使得所述溝槽被完全填滿，形成淺溝槽隔離結(jié)構(gòu)；利 用化學(xué)機械研磨工藝去除所述氮化硅層表面的二氧化硅；利用濕法刻蝕工藝去除所述氮化 娃層和第一熱氧化層。
15. 如權(quán)利要求11所述的反熔絲結(jié)構(gòu)的形成方法，其特征在于，當(dāng)所述柵電極為多晶 硅柵電極時，對所述多晶硅柵電極進(jìn)行N型或P型離子摻雜。
16. 如權(quán)利要求11所述的反熔絲結(jié)構(gòu)的形成方法，其特征在于，還包括：在所述半導(dǎo)體 襯底內(nèi)形成N型或P型阱區(qū)，所述N型或P型阱區(qū)至少包括反熔絲區(qū)，使得所述有源區(qū)摻雜 有N型或P型離子。
【文檔編號】H01L21/768GK104103624SQ201310124030
【公開日】2014年10月15日 申請日期:2013年4月10日 優(yōu)先權(quán)日:2013年4月10日
【發(fā)明者】馮軍宏, 甘正浩 申請人:中芯國際集成電路制造(上海)有限公司