專利名稱：高性能半導(dǎo)體電子器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明特別涉及一種能夠降低緩沖層和襯底漏電的高性能半導(dǎo)體電子器件。
背景技術(shù)：
HEMT因?yàn)榫哂懈唠娮舆w移率、器件速度快等優(yōu)異特性，成為高頻微波領(lǐng)域的重要器件之一。近年來隨著寬禁帶半導(dǎo)體氮化鎵(GaN)材料的不斷發(fā)展，人們對GaN基的HEMT的性能有了新的認(rèn)識。由于GaN材料的遷移率高、電子飽和漂移速度快、臨界擊穿電場強(qiáng)度高、工作結(jié)溫高等優(yōu)異性質(zhì)，GaN基HEMT不僅適合高頻大功率應(yīng)用，而且也適合于低頻高壓大功率應(yīng)用。—般來講，GaN緩沖層材料中導(dǎo)致漏電的因素有兩種:一是緩沖層中所存在的背景載流子，另一個是靠近襯底一側(cè)的高濃度的電子薄層。在GaN材料的外延過程中，由于穿透位錯和復(fù)合位錯的存在，使得金屬和施主雜質(zhì)(O、Si等)沿穿透位錯擴(kuò)散至緩沖層的概率增加，給緩沖層提供背景電子，引發(fā)緩沖層的漏電，從而導(dǎo)致器件關(guān)斷特性變差、擊穿電壓降低。然而，靠引入深能級受主雜質(zhì)、刃位錯、螺位錯或者其它缺陷作為受主補(bǔ)償?shù)姆椒ǖ玫礁咦杼匦杂謺敫郊拥娜毕?，而這些缺陷又會引起電流泄漏、陷阱效應(yīng)，這樣又會反過來影響AlGaN / GaN HEMT器件的可靠性。
發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種高性能半導(dǎo)體電子器件，其能有效緩解或杜絕現(xiàn)有技術(shù)中的襯底和緩沖層漏電等問題。為實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明采用了如下技術(shù)方案:
一種高性能半導(dǎo)體電子器件，包括分布在襯底上的異質(zhì)結(jié)結(jié)構(gòu)和導(dǎo)電電極，所述導(dǎo)電電極包括源極、漏極和柵極，其中，所述異質(zhì)結(jié)結(jié)構(gòu)主要由上、下層異質(zhì)材料組成，所述上、下層異質(zhì)材料界面處形成有量子阱限定的二維電子氣，其中，所述半導(dǎo)體電子器件采用臺面隔離結(jié)構(gòu)，且除臺面以外的區(qū)域均不存在緩沖層，而至少所述襯底內(nèi)對應(yīng)于所述臺面的區(qū)域由絕緣或半絕緣材料構(gòu)成。進(jìn)一步的講，所述導(dǎo)電電極與臺面?zhèn)缺谥g至少還設(shè)有一介質(zhì)層。所述源極與漏極間隔設(shè)置，且均與上層異質(zhì)材料的上端面接觸。所述柵極與上層異質(zhì)材料形成肖特基接觸、MOS接觸或MIS接觸，所述源極和漏極與上層異質(zhì)材料形成歐姆接觸。所述柵極分布于源極和漏極之間，并且所述柵極與上層異質(zhì)材料的上端面之間還分布有至少一介質(zhì)層。作為較為優(yōu)選的實(shí)施方案之一，所述異質(zhì)結(jié)結(jié)構(gòu)上端面還分布有溝道陣列，所述溝道陣列包括并行排布的兩條以上具有納米級至微米級寬度的溝道，所述溝道的深度大于上層異質(zhì)材料的厚度， 至少其中任一溝道的兩端部均分別被柵極和漏極所掩蓋，
并且，所述柵極寬度為Lg，所述柵極與漏極之間的間距為Lgd，其中任一溝道被柵極和漏極覆蓋的長度分別為LI和L2，所述溝道陣列的長度為Lch，則，0〈Ll〈Lgd，Lch>Lgd，L2>0。柵極與溝道陣列之間分布有介質(zhì)層。進(jìn)一步的，任一溝道均從柵極下方延伸至漏極下方，并且，任一溝道的寬度為InnTlO μ m,相鄰溝道之間的距離為InnTlO μ m。所述半導(dǎo)體電子器件包括異質(zhì)結(jié)場效應(yīng)晶體管。所述半導(dǎo)體電子器件包括GaN基HEMT、GaAs基HEMT或InP基HEMT，但不限于此。一種異質(zhì)結(jié)場效應(yīng)晶體管，包括有源區(qū)，所述有源區(qū)上分布有源極、柵極和漏極，所述有源區(qū)主要由上、下層異質(zhì)材料組成，該上、下層異質(zhì)材料界面處形成有量子阱限定的二維電子氣，其中，所述異質(zhì)結(jié)場效應(yīng)晶體管具有臺面隔離結(jié)構(gòu)，且除臺面以外的區(qū)域均不存在緩沖層，同時所述導(dǎo)電電極與臺面?zhèn)缺谥g至少還設(shè)有一介質(zhì)層，而至少所述襯底內(nèi)對應(yīng)于所述臺面的區(qū)域由絕緣或半絕緣材料構(gòu)成。所述有源區(qū)上端面還分布有溝道陣列，所述溝道陣列包括并行排布的兩條以上具有納米級至微米級寬度的溝道，所述溝道的深度大于上層異質(zhì)材料的厚度，至少其中任一溝道的兩端部均分別被柵極和漏極所掩蓋，
其中，所述柵極寬度為Lg，所述柵極與漏極之間的間距為Lgd，其中任一溝道被柵極和漏極覆蓋的長度分別為LI和L2，所述溝道陣列的長度為Lch，則，0〈Ll〈Lgd，Lch>Lgd，L2>0。與現(xiàn)有技術(shù)相比，本發(fā)明至少具 有如下優(yōu)點(diǎn):該高性能半導(dǎo)體電子器件中，因采用臺面隔離結(jié)構(gòu)，有源區(qū)之外的緩沖層被去除，而電極系形成在絕緣或半絕緣的襯底材料上，且源、漏極與臺面?zhèn)缺谥g隔有一層介質(zhì)層，從而能夠有效降低或杜絕器件由于緩沖層缺陷、緩沖層和襯底界面態(tài)載流子產(chǎn)生的漏電，進(jìn)而使器件性能得到有效提升。
圖1是本發(fā)明一較佳實(shí)施例的立體示意 圖2是本發(fā)明一較佳實(shí)施例的剖面結(jié)構(gòu)示意 圖3是現(xiàn)有HEMT器件剖面結(jié)構(gòu)示意 圖4是本發(fā)明一較佳實(shí)施例中溝道陣列的局部放大示意 附圖標(biāo)記說明:襯底1、下層異質(zhì)材料2、上層異質(zhì)材料3、介質(zhì)層4、介質(zhì)層4’、柵電極
5、源極6、漏極7、溝道陣列8、介質(zhì)層9。
具體實(shí)施例方式參閱圖3，現(xiàn)有的HEMT器件的臺面隔離一般比較淺，使得整個外延片都保留部分緩沖層(如，GaN緩沖層)，這樣不僅器件本身源、漏極之間會存在一定的漏電，器件之間也可能通過緩沖層產(chǎn)生漏電流。鑒于現(xiàn)有技術(shù)中的不足，本發(fā)明提供了一種高性能半導(dǎo)體電子器件，其技術(shù)方案主要在于:使器件的臺面外面的場區(qū)內(nèi)只有絕緣或半絕緣襯底材料，這樣器件之間的漏電將被消除，而剩下的部分緩沖層材料中可能引起漏電的載流子數(shù)目減少，將降低漏電流大小。進(jìn)一步的，通過在臺面?zhèn)缺谏铣练e一定厚度的介質(zhì)層，可以防止緩沖層與電極之間的漏電，進(jìn)一步降低了器件源、漏極之間的漏電情況。前述介質(zhì)層主要由絕緣材料組成。
如下僅以本發(fā)明在異質(zhì)結(jié)場效應(yīng)晶體管中的應(yīng)用為例，對本發(fā)明的技術(shù)方案作進(jìn)一步的說明，其中，該異質(zhì)結(jié)場效應(yīng)晶體管可以為有場板或沒有場板的GaN基HEMT，也可與MIS結(jié)構(gòu)結(jié)合，或者，也可以為GaAs基HEMT和InP基HEMT等。同時，該異質(zhì)結(jié)場效應(yīng)晶體管中可采用臺面隔離結(jié)構(gòu)。參閱圖1所示系本發(fā)明的一較佳實(shí)施例，其涉及一種肖特基柵異質(zhì)結(jié)場效應(yīng)晶體管(如下簡稱“器件”)，主要由絕緣或半絕緣襯底I，異質(zhì)結(jié)結(jié)構(gòu)，介質(zhì)層4，源極6，漏極7，溝道陣列8以及柵極6組成。其中，異質(zhì)結(jié)結(jié)構(gòu)可主要由上層異質(zhì)材料3和下層異質(zhì)材料2組成，該上、下層異質(zhì)材料可以采用在異質(zhì)結(jié)處形成二維電子氣的任意半導(dǎo)體材料。該器件的主體部分以襯底I為基底做在一個臺面上，臺面以外的部分沒有任何緩沖層材料，而不同于常規(guī)器件的結(jié)構(gòu)(參閱圖2，臺面以外的場區(qū)有一層或多層緩沖層材料)。因此本發(fā)明的器件結(jié)構(gòu)能夠有效避免緩沖層漏電，為了進(jìn)一步減小漏電情況，在上層異質(zhì)材料3上面加一層介質(zhì)層，一方面可以減小柵電極的反向漏電，另一方面介質(zhì)層將源、漏極與臺面?zhèn)缺诜指铋_來，避免了側(cè)壁漏電的可能。優(yōu)選的，前述的介質(zhì)層厚度可在15nnT20nm之間。進(jìn)一步的，在前述器件的異質(zhì)結(jié)結(jié)構(gòu)上設(shè)有溝道陣列，所述溝道陣列包括并行排布的兩條以上具有納米級至微米級寬度的溝道，所述溝道的深度大于上層異質(zhì)材料的厚度，至少其中任一溝道的兩端部均分別被柵極和漏極所掩蓋，
并且，所述柵極寬度為Lg，所述柵極與漏極之間的間距為Lgd，其中任一溝道被柵極和漏極覆蓋的長度分別為LI和L2，所述溝道陣列的長度為Lch，則，0〈Ll〈Lgd，Lch>Lgd，L2>0。
優(yōu)選的，前述溝道的寬度可以為InnTlOym之間。優(yōu)選的，前述溝道陣列中相鄰兩條溝道的間距可以為InnTlO μ m。在本發(fā)明中，柵極金屬和歐姆接觸金屬(源、漏極)均覆蓋了一部分溝道陣列區(qū)域，從上面和側(cè)面三面包裹溝道陣列結(jié)構(gòu)，使得金屬和半導(dǎo)體接觸的面積增加。進(jìn)一步的，該溝道陣列設(shè)置于有源區(qū)內(nèi)位于柵極和漏極之間，從柵金屬下靠近漏極一側(cè)一直延伸到漏極歐姆接觸金屬下方，可改善柵漏之間的電場分布，提高器件的擊穿電壓，同時避免源端寄生電阻的增大，減小漏端歐姆接觸電阻；在柵金屬下還可設(shè)有一層介質(zhì)層，可以減小柵極反向漏電。需要指出的是，上述實(shí)施例僅為說明本發(fā)明的技術(shù)構(gòu)思及特點(diǎn)，其目的在于讓熟悉此項(xiàng)技術(shù)的人士能夠了解本發(fā)明的內(nèi)容并據(jù)以實(shí)施，并不能以此限制本發(fā)明的保護(hù)范圍。凡根據(jù)本發(fā)明精神實(shí)質(zhì)所作的等效變化或修飾，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種高性能半導(dǎo)體電子器件，包括分布在襯底上的異質(zhì)結(jié)結(jié)構(gòu)和導(dǎo)電電極，所述導(dǎo)電電極包括源極、漏極和柵極，其中，所述異質(zhì)結(jié)結(jié)構(gòu)主要由上、下層異質(zhì)材料組成，所述上、下層異質(zhì)材料界面處形成有量子阱限定的二維電子氣，其特征在于， 所述半導(dǎo)體電子器件采用臺面隔離結(jié)構(gòu)，且除臺面以外的區(qū)域均不存在緩沖層，而至少所述襯底內(nèi)對應(yīng)于所述臺面的區(qū)域由絕緣或半絕緣材料構(gòu)成。
2.根據(jù)權(quán)利要求1所述的高性能半導(dǎo)體電子器件，其特征在于，所述導(dǎo)電電極與臺面?zhèn)缺谥g至少還設(shè)有一介質(zhì)層。
3.根據(jù)權(quán)利要求1所述的高性能半導(dǎo)體電子器件，其特征在于，所述源極與漏極間隔設(shè)置，且均與上層異質(zhì)材料的上端面接觸。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體電子器件的結(jié)構(gòu)，其特征在于，所述柵極與上層異質(zhì)材料形成肖特基接觸、MOS接觸或MIS接觸，所述源極和漏極與上層異質(zhì)材料形成歐姆接觸。
5.根據(jù)權(quán)利要求1所述的高性能半導(dǎo)體電子器件，其特征在于，所述柵極分布于源極和漏極之間，并且所述柵極與上層異質(zhì)材料的上端面之間還分布有至少一介質(zhì)層。
6.根據(jù)權(quán)利要求1所述的高性能半導(dǎo)體電子器件，其特征在于，所述異質(zhì)結(jié)結(jié)構(gòu)上端面還分布有溝道陣列，所述溝道陣列包括并行排布的兩條以上具有納米級至微米級寬度的溝道，所述溝道的深度大于上層異質(zhì)材料的厚度，至少其中任一溝道的兩端部均分別被柵極和漏極所掩蓋， 并且，所述柵極寬度為Lg，所述柵極與漏極之間的間距為Lgd，其中任一溝道被柵極和漏極覆蓋的長度分別為LI和L2，所述溝道陣列的長度為Lch，則，0〈Ll〈Lgd，Lch>Lgd，L2>0。
7.根據(jù)權(quán)利要求1所述的高性能半導(dǎo)體電子器件，其特征在于，任一溝道均從柵極下方延伸至漏極下方，并且，任一溝道的寬度為InnTlO μ m，相鄰溝道之間的距離為InnTlO μ m。
8.根據(jù)權(quán)利要求1-7中任一項(xiàng)所述的高性能半導(dǎo)體電子器件，其特征在于，所述半導(dǎo)體電子器件包括GaN基HEMT、GaAs基HEMT或InP基HEMT。
9.一種異質(zhì)結(jié)場效應(yīng)晶體管，包括有源區(qū)，所述有源區(qū)上分布有源極、柵極和漏極，所述有源區(qū)主要由上、下層異質(zhì)材料組成，該上、下層異質(zhì)材料界面處形成有量子阱限定的二維電子氣，其特征在于: 所述異質(zhì)結(jié)場效應(yīng)晶體管具有臺面隔離結(jié)構(gòu)，且除臺面以外的區(qū)域均不存在緩沖層，同時所述導(dǎo)電電極與臺面?zhèn)缺谥g至少還設(shè)有一介質(zhì)層，而至少所述襯底內(nèi)對應(yīng)于所述臺面的區(qū)域由絕緣或半絕緣材料構(gòu)成。
10.根據(jù)權(quán)利要求9所述的異質(zhì)結(jié)場效應(yīng)晶體管，其特征在于，所述有源區(qū)上端面還分布有溝道陣列，所述溝道陣列包括并行排布的兩條以上具有納米級至微米級寬度的溝道，所述溝道的深度大于上層異質(zhì)材料的厚度，至少其中任一溝道的兩端部均分別被柵極和漏極所掩蓋， 其中，所述柵極寬度為Lg，所述柵極與漏極之間的間距為Lgd，其中任一溝道被柵極和漏極覆蓋的長度分別為LI和L2，所述溝道陣列的長度為Lch，則，0〈Ll〈Lgd，Lch>Lgd，L2>0。
全文摘要
一種高性能半導(dǎo)體電子器件，包括分布在襯底上的異質(zhì)結(jié)結(jié)構(gòu)和導(dǎo)電電極，所述導(dǎo)電電極包括源、漏、柵極，其中異質(zhì)結(jié)結(jié)構(gòu)主要由上、下層異質(zhì)材料組成，上、下層異質(zhì)材料界面處形成有量子阱限定的二維電子氣，并且該半導(dǎo)體電子器件采用臺面隔離結(jié)構(gòu)，且除臺面以外的區(qū)域均不存在緩沖層，同時導(dǎo)電電極與臺面?zhèn)缺谥g至少還設(shè)有一介質(zhì)層，而至少襯底內(nèi)對應(yīng)于所述臺面的區(qū)域由絕緣或半絕緣材料構(gòu)成。優(yōu)選的，異質(zhì)結(jié)結(jié)構(gòu)上端面還可分布有溝道陣列，該溝道陣列包括并行排布的若干微納米溝道。本發(fā)明能夠有效降低或杜絕器件由于緩沖層缺陷、緩沖層和襯底界面態(tài)載流子等產(chǎn)生的漏電問題，進(jìn)而有效提升器件性，適用于各種基于異質(zhì)結(jié)的半導(dǎo)體電子器件。
文檔編號H01L29/06GK103227199SQ201310138569
公開日2013年7月31日 申請日期2013年4月19日 優(yōu)先權(quán)日2013年4月19日
發(fā)明者王越, 蔡勇, 于國浩, 董志華, 張寶順 申請人:中國科學(xué)院蘇州納米技術(shù)與納米仿生研究所