半導體器件及其制作方法
【專利摘要】半導體器件及其制作方法。一種半導體器件，具有包括基底和從基底延伸的多個導電柱的襯底。該襯底可以是晶片形狀、面板、或已單體化的形式。導電柱可以具有圓形、矩形、錐形、或中間變窄的形狀。半導體管芯通過基底中的開孔被設置在導電柱之間。半導體管芯在導電柱上面延伸或者被設置在導電柱的下面。密封劑沉積在半導體管芯上并且圍繞導電柱?；缀兔芊鈩┑囊徊糠直蝗コ噪姼綦x導電柱。在半導體管芯、密封劑、和導電柱上形成互連結構。在半導體管芯、密封劑、和導電柱上形成絕緣層。半導體封裝設置在半導體管芯上并電連接到導電柱。
【專利說明】半導體器件及其制作方法
[0001]要求國內優(yōu)先權
本申請要求于2012年9月17日提交的美國臨時申請N0.61/702，171的權益，在此通過引用并入該申請。
【技術領域】
[0002]本發(fā)明總體上涉及半導體器件，且更具體地涉及一種半導體器件和用具有基底和從基底延伸的導電柱的襯底在嵌入式管芯封裝中形成垂直互連結構的方法。
【背景技術】
[0003]在現(xiàn)代電子產(chǎn)品中通常會發(fā)現(xiàn)有半導體器件。半導體器件在電部件的數(shù)量和密度上有變化。分立的半導體器件一般包括一種電部件，例如發(fā)光二極管(LED)、小信號晶體管、電阻器、電容器、電感器、以及功率金屬氧化物半導體場效應晶體管(M0SFET)。集成半導體器件通常包括數(shù)百到數(shù)百萬的電部件。集成半導體器件的實例包括微控制器、微處理器、電荷耦合器件(CXD )、太陽能電池、以及數(shù)字微鏡器件(DMD )。
[0004]半導體器件執(zhí)行多種功能，例如信號處理、高速計算、發(fā)射和接收電磁信號、控制電子器件、將日光轉換成電、以及為電視顯示器生成可視投影。在娛樂、通信、功率轉換、網(wǎng)絡、計算機、以及消費品領域中有半導體器件的存在。在軍事應用、航空、汽車、工業(yè)控制器、以及辦公設備中也有半導體器件的存在。
[0005]半導體器件利用半導體材料的電特性。半導體材料的結構允許通過施加電場或基極電流(base current)或者通過摻雜工藝來操縱(manipulated)它的電導率。摻雜將雜質引入到半導體材料中以操縱和控制半導體器件的電導率。
[0006]半導體器件包括有源和無源電結構。有源結構(包括雙極和場效應晶體管)控制電流的流動。通過改變摻雜水平并且施加電場或基極電流，晶體管促進或限制電流的流動。無源結構(包括電阻器、電容器、和電感器)產(chǎn)生執(zhí)行多種電功能所必需的電壓和電流之間的關系。無源和有源結構被電連接以形成電路，所述電路能夠使半導體器件執(zhí)行高速操作和其它有用的功能。
[0007]通常利用兩個復雜的制造工藝來制造半導體器件，即前端制造和后端制造，每個可能包括數(shù)百個步驟。前端制造包括在半導體晶片的表面上形成多個管芯。每個半導體管芯通常相同并且包括通過電連接有源和無源部件形成的電路。后端制造包括從已完成的晶片單體化(singulating)單個半導體管芯并且封裝管芯以提供結構支撐和環(huán)境隔離。在此使用的術語“半導體管芯”指詞的單數(shù)和復數(shù)形式兩者，并且因此可以指單個半導體器件和多個半導體器件兩者。
[0008]半導體制造的一個目標是制作更小的半導體器件。更小的器件通常消耗更少的功率、具有更高的性能、并且能夠被更高效地制造。另外，更小的半導體器件具有更小的占位空間(footprint)，其對于更小的終端產(chǎn)品來說是期望的。通過改善前端工藝導致產(chǎn)生具有更小、更高密度的有源和無源部件的半導體管芯可以實現(xiàn)更小的半導體管芯尺寸。通過改善電互連和封裝材料，后端工藝可以產(chǎn)生具有更小占位空間的半導體器件封裝。
[0009]半導體封裝經(jīng)常使用導電柱或通孔作為穿過例如在頂面互連結構和底面互連結構之間的圍繞半導體管芯的密封劑的垂直互連。通常通過蝕刻或激光鉆孔并填充或電鍍導電材料來形成穿過密封劑的通孔。導電通孔的形成耗時并且需要昂貴的設備。

【發(fā)明內容】

[0010]存在對嵌入式管芯封裝中的簡單且節(jié)省成本的垂直互連結構的需要。因此，在一個實施例中，本發(fā)明是一種制作半導體器件的方法，包括以下步驟:提供包括基底和從基底延伸的多個導電柱的襯底，通過基底中的開孔將半導體管芯設置在導電柱之間，在半導體管芯上和導電柱周圍沉積密封劑，以及除去基底以電隔離所述導電柱。
[0011]在另一個實施例中，本發(fā)明是一種制作半導體器件的方法，包括以下步驟:提供包括多個導電柱的襯底，將半導體管芯設置在導電柱之間，在半導體管芯上和導電柱周圍沉積密封劑，以及在半導體管芯、密封劑和導電柱上形成互連結構。
[0012]在另一個實施例中，本發(fā)明是一種包括包含多個導電柱的襯底的半導體器件。半導體管芯設置在導電柱之間。密封劑沉積在半導體管芯上和導電柱周圍?；ミB結構形成在半導體管芯、密封劑和導電柱上。
[0013]在另一個實施例中，本發(fā)明是一種包括多個導電柱的半導體器件，所述導電柱包含在所述導電柱之間的固定間隔。半導體管芯設置在導電柱之間。密封劑沉積在半導體管芯上和導電柱周圍?；ミB結構形成在半導體管芯和導電柱上。
【專利附圖】

【附圖說明】
[0014]圖1示出了具有安裝到其表面的不同類型封裝的印刷電路板(PCB)；
圖2a-2c示出安裝到PCB的典型半導體封裝的更多細節(jié)；
圖3a_3c示出了具有由劃片街區(qū)(saw street)分開的多個半導體管芯的半導體晶片； 圖4不出了具有基底和從基底延伸的導電柱的晶片形狀的襯底；
圖5示出了具有基底和從基底延伸的導電柱的帶狀襯底；
圖6a-6c示出了具有基底和從基底延伸的導電柱的已單體化的襯底；
圖7a_7b示出了導電柱的替換實施例；
圖8a_8t示出了用具有基底和導電柱的襯底在嵌入式管芯封裝中形成垂直互連結構的工藝；
圖9示出了具有作為垂直互連結構的導電柱的嵌入式管芯封裝；以及圖1Oa-1Ob示出了具有嵌入式管芯封裝的PoP布置，該嵌入式管芯封裝具有作為垂直互連的導電柱。
【具體實施方式】
[0015]在下面參考附圖的描述中以一個或多個實施例來描述本發(fā)明，在附圖中相似的數(shù)字表示相同或類似的元件。雖然根據(jù)用來實現(xiàn)本發(fā)明的目的的最佳方式描述本發(fā)明，但是本領域技術人員將理解的是，它旨在覆蓋可以被包含在由下列公開和各圖所支持的所附權利要求及其等效物限定的本發(fā)明的精神和范圍內的替代物、變型、和等效物。[0016]半導體器件通常使用兩種復雜的制造工藝來制造:前端制造和后端制造。前端制造包括在半導體晶片的表面上形成多個管芯。晶片上的每個管芯包含有源和無源電部件，所述有源和無源電部件被電連接以形成功能電路。有源電部件，例如晶體管和二極管，具有控制電流流動的能力。無源電部件，例如電容器、電感器和電阻器，產(chǎn)生執(zhí)行電路功能所必需的電壓和電流之間的關系。
[0017]通過包括摻雜、沉積、光刻、刻蝕和平面化的一系列工藝步驟在半導體晶片的表面上形成無源和有源部件。摻雜通過例如離子注入或熱擴散的技術將雜質引入到半導體材料中。摻雜工藝通過響應于電場或基極電流動態(tài)改變半導體材料電導率來改變有源器件中的半導體材料的電導率。晶體管包括有變化的摻雜類型和程度的區(qū)域，所述區(qū)域根據(jù)需要被設置為使得晶體管在施加電場或基極電流時能夠促進或限制電流的流動。
[0018]通過具有不同電特性材料的層來形成有源和無源部件。所述層可以通過部分地由被沉積材料的類型決定的多種沉積技術形成。例如，薄膜沉積可以包括化學汽相沉積(CVD)、物理汽相沉積(PVD)、電解電鍍、以及無電極電鍍工藝。每個層通常被圖案化以形成有源部件、無源部件、或部件之間的電連接的各部分。
[0019]后端制造指的是將已完成的晶片切割或單體化成單個半導體管芯，并且然后封裝半導體管芯用以結構支撐和環(huán)境隔離。為了單體化半導體管芯，沿著被叫做劃片街區(qū)或劃線的晶片非功能區(qū)域刻劃和斷開所述晶片。使用激光切割工具或鋸條來單體化晶片。在單體化之后，單個半導體管芯被安裝到封裝襯底，所述封裝襯底包括用來與其它系統(tǒng)部件互連的引腳或接觸焊盤。形成在半導體管芯上的接觸焊盤然后連接到封裝內的接觸焊盤?？梢岳煤噶贤箟K、柱形凸塊(stud bump)、導電膠、或線結合來制作電連接。密封劑或其它成型材料被沉積到封裝上以提供物理支撐和電隔離。已完成的封裝然后被插入到電系統(tǒng)中并且使得半導體器件的功能可用于其它系統(tǒng)部件。
[0020]圖1示出具有芯片載體襯底或印刷電路板(PCB)52的電子器件50，所述芯片載體襯底或印刷電路板(PCB) 52具有多個安裝在其表面上的半導體封裝。電子器件50可以具有一種半導體封裝、或多種半導體封裝，這取決于應用。為了說明的目的，在圖1中示出了不同類型的半導體封裝。
[0021]電子器件50可以是利用半導體封裝來執(zhí)行一個或多個電功能的獨立系統(tǒng)?？商鎿Q地，電子器件50可以是更大系統(tǒng)的子部件。例如，電子器件50可以是蜂窩式電話、個人數(shù)字助理(PDA)、數(shù)碼攝像機(DVC)、或其它電子通信裝置的一部分?？商鎿Q地，電子器件50可以是被插入到計算機中的圖形卡、網(wǎng)絡接口卡、或其它信號處理卡。半導體封裝可以包括微處理器、存儲器、專用集成電路(ASIC)、邏輯電路、模擬電路、RF電路、分立器件、或其它半導體管芯或電部件。對于將被市場接受的產(chǎn)品而言，小型化和減輕重量是必要的。半導體器件之間的距離必須被減小以實現(xiàn)更高的密度。
[0022]在圖1中，PCB 52提供普通的襯底用于安裝在PCB上的半導體封裝的結構支撐和電互連。使用蒸發(fā)、電解電鍍、無電極電鍍、絲網(wǎng)印刷、或其它合適的金屬沉積工藝將導電信號跡線54形成在PCB 52的表面上或各層內。信號跡線54提供每個半導體封裝、被安裝部件以及其它外部系統(tǒng)部件之間的電通信。跡線54也為每個半導體封裝提供了電源和地連接。
[0023]在一些實施例中，半導體器件具有兩個封裝級。第一級封裝是用來將半導體管芯以機械和電氣方式附著到中間載體的技術。第二級封裝包括將所述中間載體以機械和電氣的方式附著到PCB。在其它實施例中，半導體器件可以僅具有第一級封裝，其中管芯被以機械和電氣的方式直接安裝到PCB。
[0024]為了說明的目的，幾種第一級封裝，包括結合線封裝56和倒裝芯片58，被示出在PCB 52上。另外，幾種第二級封裝，包括球柵陣列(BGA)60、凸塊芯片載體(BCC)62、雙列直插式封裝(DIP)64、岸面柵格陣列(land grid array，LGA)66、多芯片模塊(MCM)68、四側無引腳扁平封裝(quad flat non-leaded package, QFN) 70、以及四側扁平封裝72被示出安裝在PCB 52上。根據(jù)系統(tǒng)要求，利用第一和第二級封裝形式的任何組合配置的半導體封裝的任何組合、以及其它電子部件，可以被連接到PCB 52。在一些實施例中，電子器件50包括單個附著的半導體封裝，而其它實施例要求多互連封裝。通過在單一襯底上組合一個或多個半導體封裝，制造商可以在電子器件和系統(tǒng)中并入預先制作的部件。由于半導體封裝包括復雜功能，因此電子器件可以使用不太昂貴的部件和流水線制造工藝來制造。所得到的器件不大可能失效并且制造起來花費較少，對用戶而言導致更低的成本。
[0025]圖2a_2c示出示例性的半導體封裝。圖2a示出安裝在PCB 52上的DIP 64的更多細節(jié)。半導體管芯74包括包含模擬或數(shù)字電路的有源區(qū)，所述模擬或數(shù)字電路被實現(xiàn)為根據(jù)管芯的電氣設計形成在管芯內并電互連的有源器件、無源器件、導電層和介電層。例如，電路可以包括一個或多個晶體管、二極管、電感器、電容器、電阻器、以及形成在半導體管芯74的有源區(qū)內的其它電路元件。接觸焊盤76是一層或多層的導電材料，例如鋁(Al )、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、或銀(Ag)，并且電連接到形成在半導體管芯74內的電路元件。在DIP 64的組裝期間，利用金硅共晶層或粘附材料(例如熱的環(huán)氧或環(huán)氧樹脂)將半導體管芯74安裝到中間載體78。封裝體包括絕緣封裝材料，例如聚合物或陶瓷。導體引線80和結合線82提供半導體管芯74和PCB 52之間的電氣互連。密封劑84被沉積在封裝上以通過防止?jié)駳夂土Ｗ舆M入封裝并污染半導體管芯74或結合線82來保護環(huán)境。
[0026]圖2b示出安裝在PCB 52上的BCC 62的更多細節(jié)。半導體管芯88利用底層填充材料或環(huán)氧樹脂粘附材料92被安裝到載體90上。結合線94在接觸焊盤96和98之間提供第一級封裝互連。模塑料或密封劑100被沉積在半導體管芯88和結合線94上以為所述器件提供物理支撐和電隔離。接觸焊盤102利用合適的金屬沉積工藝(例如電解電鍍或無電極電鍍)形成在PCB 52的表面上以防止氧化。接觸焊盤102電連接到PCB 52中的一個或多個導電信號跡線54。凸塊104形成在BCC 62的接觸焊盤98和PCB 52的接觸焊盤102之間。
[0027]在圖2C中，利用倒裝芯片形式的第一級封裝將半導體管芯58面朝下地安裝到中間載體106。半導體管芯58的有源區(qū)108包含模擬或數(shù)字電路，所述模擬或數(shù)字電路被實現(xiàn)為根據(jù)管芯的電氣設計形成的有源器件、無源器件、導電層、以及介電層。例如，該電路可以包括一個或多個晶體管、二極管、電感器、電容器、電阻器、以及在有源區(qū)108內的其它電路元件。半導體管芯58通過凸塊110被電連接和機械連接到載體106。
[0028]BGA 60利用凸塊112被電連接和機械連接到具有BGA型第二級封裝的PCB 52。半導體管芯58通過凸塊110、信號線114、以及凸塊112電連接到PCB 52中的導電信號跡線54。模塑料或密封劑116被沉積在半導體管芯58和載體106上以為所述器件提供物理支撐和電隔離。倒裝芯片半導體器件提供從半導體管芯58上的有源器件到PCB 52上的導電軌跡的短導電路徑以便減小信號傳播距離、降低電容、并且改善總的電路性能。在另一個實施例中，半導體管芯58可以在沒有中間載體106的情況下利用倒裝芯片型第一級封裝被以機械和電的方式直接連接到PCB 52。
[0029]圖3a不出了具有用于結構支撐的基底襯底材料122(例如娃、錯、神化嫁、憐化鋼、或碳化硅)的半導體晶片120。多個半導體管芯或部件124形成在晶片120上，被非有源的管芯間的晶片區(qū)域或劃片街區(qū)126分開，如上所述。劃片街區(qū)126提供切割區(qū)域以將半導體晶片120單體化成單個半導體管芯124。
[0030]圖3b不出半導體晶片120的一部分的截面圖。每個半導體管芯124具有后表面128和包含模擬或數(shù)字電路的有源表面130，所述模擬或數(shù)字電路被實現(xiàn)為根據(jù)管芯的電設計和功能形成在管芯內并且電互連的有源器件、無源器件、導電層、和介電層。例如，該電路可以包括一個或多個晶體管、二極管、和形成在有源表面130內的其它電路元件以實現(xiàn)模擬電路或數(shù)字電路，例如數(shù)字信號處理器(DSP)、ASIC、存儲器、或其它信號處理電路。半導體管芯124也可以包括集成無源器件(IB))，例如電感器、電容器、和電阻器，用于RF信號處理。
[0031]利用PVD、CVD、電解電鍍、無電極電鍍工藝、或其它合適的金屬沉積工藝在有源表面130上形成導電層132。導電層132可以是一層或多層的Al、Cu、Sn、N1、Au、Ag、或其它合適的導電材料。導電層132用作電連接到有源表面130上的電路的接觸焊盤。導電層132可以被形成為離半導體管芯124的邊緣為第一距離的并排設置的接觸焊盤，如圖3b中所示。可替換地，導電層132可以被形成為這樣的接觸焊盤:所述接觸焊盤以多行偏移，使得第一行接觸焊盤被設置得離管芯的邊緣為第一距離，并且與第一行交替的第二行接觸焊盤被設置得離管芯的邊緣為第二距離。
[0032]在圖3c中，使用鋸條或激光切割工具134將半導體晶片120經(jīng)由劃片街區(qū)126單體化成單個的半導體管芯124。
[0033]圖4示出了晶片形襯底或插入機構140，所述襯底或插入機構包括基底142和從基底延伸的多行導電柱或引線144。在一個實施例中，襯底140是使用引線框架制造技術(例如沖壓)制成的未被單體化的預先形`成的或預先制作的層壓襯底。襯底140包括在導電柱144之間的多個管芯開孔146，所述管芯開孔146具有足夠的尺寸來通過該開孔安裝半導體管芯。
[0034]圖5不出了包括基底152和從所述基底延伸的多行導電柱或導電引線154的面板或帶狀襯底或插入機構150。在一個實施例中，襯底150是使用引線框架制造技術(例如沖壓)制成的未被單體化的預先形成的或預先制作的層壓襯底。襯底150包括在導電柱154之間的多個管芯開孔156，所述管芯開孔156具有足夠的尺寸來通過該開孔安裝半導體管
-!-H
Λ ο
[0035]圖6a示出了包括基底162和從所述基底延伸的多行導電柱或導電引線164的已單體化的襯底或插入機構160。在一個實施例中，襯底160是使用引線框架制造技術(例如沖壓)制成的預先形成的或預先制作的層壓襯底。襯底140-160可以是金、銀、鎳、鉬、銅、銅合金(包括鎳、鐵、鋅、錫、鉻、銀、和磷中的一種或多種元素)、或者其它合適的導電材料。襯底160包括在導電柱164之間的開孔166，所述開孔具有足夠的尺寸來通過該開孔安裝半導體管芯。[0036]圖6b示出了具有基底162和從所述基底延伸的多行導電柱或引線164的襯底160的沿圖6a的線6b-6b獲取的截面圖。圖6c示出了為了加固和剛性增強在基底162中具有凹口 168的襯底160的截面圖。導電柱164可以是矩形、圓形、六邊形、或者其它幾何形狀。在一個實施例中，基底162具有100-200微米(μ m)的厚度，并且柱164具有80-300 μ m的高度，50-250 μ m的直徑或截面寬度，和100-500 μ m的間距。導電柱164也可以具有錐形的形狀，如圖7a所示，其中較窄端在30-200 μ m的范圍，較寬端在50-300 μ m的范圍。圖7b不出了具有較薄的中間部分的柱164。由于從基底162延伸的性質,導電柱164在各柱之間具有固定的間隔。襯底140和150的基底和柱具有和圖6b-6c和圖7a-7b相似的截面。
[0037]相對于圖1和圖2a_2c,圖8a_8t不出了用具有基底和導電柱的襯底在嵌入式管芯封裝中形成垂直互連結構的工藝。圖8a示出了包括用于結構支撐的犧牲基底材料的載體或臨時襯底170的俯視圖，所述犧牲基底材料例如為硅、聚合物、氧化鈹、玻璃、帶子、或其它合適的低成本的剛性材料。載體170可以是晶片形狀或矩形的。粘性層或帶172被施加至IJ載體170。圖8b示出了載體170和粘性層172的截面圖。
[0038]在圖8c中，以導電柱144面向所述載體來將襯底140置于載體170上。圖8d示出了沿著圖8e的線8d-8d獲取的被安裝到載體170的襯底140，其中導電柱144被固定到粘性層172，圖8e示出了安裝到載體170的襯底140的俯視圖。
[0039]在圖8f中，利用例如拾取和放置操作以有源表面130面向載體來通過襯底140中的開孔146將來自圖3c的半導體管芯124安裝到載體170。半導體管芯124也可以通過襯底150中的開孔156，或通過襯底160中的開孔166被安裝到載體170。圖8g示出了被安裝到在襯底140的開孔146內的載體170的粘性層172的半導體管芯124并且后表面128在襯底140上面延伸。圖8h示出了替代實施例，其中半導體管芯124被安裝到在襯底140的開孔146內的載體170的粘性層172并且后表面128被設置在襯底140的基底142下面。圖8i示出了被安裝到在襯底140的開孔146內的載體170的半導體管芯124的俯視圖。
[0040]在圖8j中，使用漿料印刷、壓縮模塑、傳遞模塑、液體密封劑模塑、真空層壓、旋涂、或者其它合適的施加器將密封劑或模塑料174沉積到半導體管芯124、襯底140和載體170上面。密封劑174可以是聚合物復合材料，例如具有填充物的環(huán)氧樹脂、具有填充物的環(huán)氧丙烯酸酯、或具有合適填充物的聚合物。密封劑174是不導電的并且在環(huán)境上保護半導體器件免受外部元件和污染物的影響。圖8k示出了依照圖8h的實施例密封劑174被沉積在半導體管芯124、襯底140、和載體170上。
[0041]在圖81中，載體170和粘性層172通過化學蝕刻、機械剝離、化學機械平坦化(CMP)、機械研磨、熱烘焙、UV光、激光掃描、或濕法脫模被去除，以暴露半導體管芯124和導電柱144。
[0042]在圖8m中，使用圖案化和金屬沉積工藝(例如濺射、電解電鍍、和無電極電鍍)將導電層或再分配層(RDL)ISO形成在半導體管芯124、導電柱144、和密封劑174上面。導電層180可以是一層或多層的Al、Cu、Sn、N1、Au、Ag或其它合適的導電材料。導電層180的一部分被電連接到導電柱144。導電層180的另一部分被電連接到半導體管芯124的導電層132。導電層180的其它部分根據(jù)半導體管芯124的設計和功能可以共電或被電隔離。
[0043]使用PVD、CVD、印刷、旋涂、噴涂、燒結或熱氧化將絕緣或鈍化層182形成在半導體管芯124、密封劑174、和導電層180上。絕緣層182包括一層或多層的二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、五氧化二鉭(Ta205)、氧化鋁(A1203)、或其它具有相似絕緣和結構特性的材料。絕緣層182的一部分被去除以暴露導電層180。
[0044]使用圖案化和金屬沉積工藝，例如濺射、電解電鍍、和無電極電鍍，將導電層或RDL184形成在導電層180和絕緣層182上。導電層184可以是一層或多層的Al、Cu、Sn、N1、Au、Ag或其它合適的導電材料。導電層184的一部分電連接到導電層180。導電層184的其它部分根據(jù)半導體管芯124的設計和功能可以共電或被電隔離。
[0045]使用PVD、CVD、印刷、旋涂、噴涂、燒結或熱氧化將絕緣或鈍化層186形成在絕緣層182和導電層184上。絕緣層186包括一層或多層的Si02、Si3N4、Si0N、Ta205、Al203、或其它具有相似絕緣和結構特性的材料。絕緣層186的一部分被去除以暴露導電層184。
[0046]導電層180和184與絕緣層182和186的組合構成了被形成在半導體管芯124、導電柱144、和密封劑174上的裝配互連結構188。導電層180和184以及絕緣層182和186可包括IPD,例如電容器、電感器、或電阻器。
[0047]在圖8n中，將背襯帶(backing tape)190施加到裝配互連結構188用于背面研磨操作。在圖8ο中，襯底140的基底142以及半導體管芯124和密封劑174的一部分由研磨機192去除。圖8ρ示出了在背面研磨操作后的組件，其中導電柱144在密封劑174內被電隔離。圖8q示出了在背面研磨操作后的組件的俯視圖，其中導電柱144在圍繞半導體管芯124的密封劑174內被電隔離。
[0048]在圖8r中，使用PVD、CVD、印刷、旋涂、噴涂、燒結或熱氧化將絕緣或鈍化層196形成在半導體管芯124和密封劑174上。絕緣層196包括一層或多層的Si02、Si3N4, SiON、Ta205、Al203、或其它具有相似絕緣和結構特性的材料。絕緣層196的一部分使用激光器198通過激光直接燒蝕被去除以暴露導電柱144?？商鎿Q地，絕緣層196的一部分通過圖案化的光致抗蝕劑層使用蝕刻工藝被去除以暴露導電柱144。在從絕緣層196暴露的導電柱144上可施加可選的焊接材料或保護涂層199。
[0049]在圖8s中，背襯帶190被去除。使用蒸發(fā)、電解電鍍、無電極電鍍、球滴、或絲網(wǎng)印刷工藝將導電凸塊材料沉積在導電層184上。凸塊材料可以是具有可選的焊劑溶液的Al、Sn、N1、Au、Ag、鉛(Pb)、B1、Cu、焊料，及其組合。例如，凸塊材料可以是共晶Sn/Pb、高鉛焊料、或無鉛焊料。使用合適的附著或結合工藝將凸塊材料結合到導電層184。在一個實施例中，通過將凸塊材料加熱到它的熔點以上，所述凸塊材料回流以形成球或凸塊200。在一些應用中，凸塊200被二次回流以改善與導電層184的電接觸。在一個實施例中，凸塊200形成在具有浸潤層、阻擋層、和粘性層的UBM上。凸塊也可以被壓縮結合或熱壓縮結合到導電層184。凸塊200代表了能被形成在導電層184上的一種互連結構。該互連結構也可使用結合線、導電膏、柱形凸塊、微凸塊、或者其它電互連。
[0050]在圖8t中，使用鋸條或激光切割工具202通過在導電柱144之間的密封劑174將半導體管芯124單體化成單個的嵌入式管芯封裝204。圖9示出了單體化后的嵌入式管芯封裝204。半導體管芯124通過互連結構188電連接到導電柱144，所述導電柱144為嵌入式管芯提供垂直電互連。通過將襯底140-160放置在載體170上并且將半導體管芯124設置在襯底中的開孔內來將導電柱144形成在密封劑174中。襯底的基底被去除以電隔離所述導電柱。裝配互連結構188形成在半導體管芯124和密封劑174上。
[0051]圖1Oa-1Ob示出了以層疊封裝(PoP)布置堆疊半導體封裝的實施例。在圖1Oa中，半導體封裝210包括使用管芯附著粘合劑216被安裝到襯底214的半導體管芯或部件212。襯底214包括導電跡線218。半導體管芯或部件220使用管芯附著粘合劑222被安裝到半導體管芯212。多個結合線224被連接在形成在半導體管芯212和220的有源表面上的接觸焊盤與襯底214的導電跡線218之間。密封劑226沉積在半導體管芯212和220、襯底214、和結合線224上。凸塊228形成在襯底214的與半導體管芯212和220相對的導電跡線218上。
[0052]圖1Ob示出了安裝到來自圖5的嵌入式管芯封裝204的半導體封裝210，其中凸塊228被結合到導電柱144作為層疊封裝(PoP) 230。
[0053]雖然已經(jīng)詳細說明本發(fā)明的一個或多個實施例，但是本領域技術人員將理解的是，在不脫離由下列權利要求所闡述的本發(fā)明的范圍的情況下可以對那些實施例進行修改和改編。
【權利要求】
1.一種制作半導體器件的方法，包括: 提供包括基底和從基底延伸的多個導電柱的襯底； 通過基底中的開孔將半導體管芯設置在導電柱之間； 在半導體管芯上和導電柱周圍沉積密封劑；以及 除去基底以電隔離所述導電柱。
2.權利要求1的方法，還包括在半導體管芯、密封劑和導電柱上形成互連結構。
3.權利要求1的方法，還包括在半導體管芯、密封劑和導電柱上形成絕緣層。
4.權利要求1的方法，其中襯底的基底包括凹口。
5.一種制作半導體器件的方法，包括: 提供包括多個導電柱的襯底； 將半導體管芯設置在導電柱之間； 在半導體管芯上和導電柱周圍沉積密封劑；以及 在半導體管芯、密封劑和導電柱上形成互連結構。
6.權利要求5的方法，還包括在半導體管芯、密封劑和導電柱上形成絕緣層。
7.權利要求5的方法，還包括將半導體管芯設置在導電柱下面。
8.權利要求5的方法，還包括除去襯底的一部分以電隔離導電柱。
9.權利要求5的方法，還包括將半導體封裝設置在半導體管芯上并且電連接到導電柱。
10.一種半導體器件，包括: 多個導電柱，該多個導電柱在導電柱之間具有固定間隔； 設置在導電柱之間的半導體管芯； 沉積在半導體管芯上并圍繞導電柱的密封劑；和 形成在半導體管芯和導電柱上的互連結構。
11.權利要求10的半導體器件，其中導電柱是電隔離的。
12.權利要求10的半導體器件，進一步包括形成在半導體管芯、密封劑、和導電柱上的絕緣層。
13.權利要求10的半導體器件，其中半導體管芯在導電柱上面延伸或者被設置在導電柱的下面。
14.權利要求10的半導體器件，其中導電柱包括圓形、矩形、錐形、或中間變窄的形狀。
15.權利要求10的半導體器件，進一步包括設置在半導體管芯上并且電連接到導電柱的半導體封裝。
【文檔編號】H01L23/528GK103681607SQ201310142037
【公開日】2014年3月26日 申請日期:2013年4月23日 優(yōu)先權日:2012年9月17日
【發(fā)明者】沈一權, 俊謨具, P.C.馬里穆圖, 林耀劍, 林詩軒 申請人:新科金朋有限公司