專利名稱：多芯片封裝體的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種多芯片封裝體。
背景技術(shù)：
在半導(dǎo)體器件的制造工藝中，將一個(gè)或多個(gè)半導(dǎo)體芯片安裝到引線框架或基板上并以引線鍵合或flip chip方式將芯片外引腳與基板相應(yīng)引腳相連接，用樹脂進(jìn)行密封，之后用切割刀具切割封裝基板從而形成具有特定功能的單個(gè)封裝體。將上述單個(gè)封裝體進(jìn)行組裝，這樣即制造出各式各樣的半導(dǎo)體器件，該器件廣泛應(yīng)用在微機(jī)電系統(tǒng)、個(gè)人計(jì)算機(jī)、移動(dòng)電話、服務(wù)器等電子設(shè)備中。從80年代中后期開始，電子產(chǎn)品外觀上朝著輕、薄、小型化方向發(fā)展，性能上則朝著網(wǎng)絡(luò)化和多媒體化方向發(fā)展。相應(yīng)外觀上的要求，促使半導(dǎo)體器件及單個(gè)封裝體也需要小型化、薄型化；而高性能電子器件的市場需求對電路組裝技術(shù)提出了相應(yīng)的要求:(1)高密度化；(2)高速度化。為了滿足這些要求，越來越多的3D堆疊封裝形式如雨后春筍般涌現(xiàn)，堆疊層數(shù)由原來的兩層、三層發(fā)展到現(xiàn)在的十層以上，這種發(fā)展趨勢雖然在功能上滿足了封裝體高密度化，高速度化的需求，但是封裝體的厚度也相應(yīng)的越來越厚，相應(yīng)的信號(hào)傳輸延時(shí)差異越來越大，工藝能力受到極大的挑戰(zhàn)，其成為現(xiàn)在對電子產(chǎn)品輕、薄、小要求的關(guān)鍵制約因素。要實(shí)現(xiàn)電子器件的薄型化和性能穩(wěn)定化要求，需從減小單個(gè)封裝體的厚度和合理布置基板線路布線著手。目前廣泛采用的方法是磨削封裝基板和磨削芯片背面，使基板和芯片最小化。但是當(dāng)厚度達(dá)到足夠薄時(shí)，繼續(xù)減薄會(huì)造成芯片和封裝基板的損傷，嚴(yán)重影響封裝體電性能，使成品率下降，成本提高。因此在芯片和基板磨削減薄方法無法使用時(shí)，需要一種有效的封裝體減薄方法，并可使封裝不良率下降。鑒于此，針對上述問題，有必要給出新的封裝結(jié)構(gòu)，以克服已知的缺點(diǎn)。

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于提供一種能夠有效降低多芯片封裝時(shí)信號(hào)傳輸延遲及信號(hào)不同步問題的多芯片封裝體。本發(fā)明采用以下技術(shù)方案:
一種多芯片封裝體，包括:
一基板，設(shè)有基板電路并具有第一面和與該第一面相對的第二面，其中第一面形成有中心凹槽，而第二面則關(guān)于中心凹槽中心對稱地形成有至少一對第二面凹槽；
芯片組，各芯片被等數(shù)目的設(shè)置于所述中心凹槽和各第二面凹槽內(nèi)，并與基板電路匹配電氣連接；以及
封裝層，將芯片組封裝在所述基板上，藉以保護(hù)各芯片。上述多芯片封裝體，依據(jù)較佳的實(shí)施例，所述第一面在所述中心凹槽的周圍預(yù)置有用于所述基板電路與外部電路連接的接點(diǎn)。上述多芯片封裝體，依據(jù)較佳的實(shí)施例，所述基板為左右對稱結(jié)構(gòu)，形成在所述第一面上的凹槽僅有所述中心凹槽，在中心凹槽兩邊的基板體上設(shè)有所述接點(diǎn)；相應(yīng)地，所述第二面凹槽有一對，左右對稱地設(shè)置在第二面上。上述多芯片封裝體，在一些實(shí)施例中，匹配第一面和第二面，所述基板至少設(shè)有匹配兩面的各一層電路布線，并在對應(yīng)的中心凹槽及各第二面凹槽內(nèi)設(shè)有用于匹配連接所容納芯片的引腳群。上述多芯片封裝體，所述引腳群為凸塊引腳群，從而，籍由該凸塊引腳群，容納入相應(yīng)凹槽內(nèi)的芯片被連接支撐于槽底而與槽底間留有第一填充間隙，且芯片邊側(cè)與槽壁間留有第二填充間隙；相應(yīng)地，所述封裝層含有填充入所述第一填充間隙和第二填充間隙的部分。上述多芯片封裝體，所述第一填充間隙大于第二填充間隙。上述多芯片封裝體，在一些實(shí)施例中，所述封裝層在第一面的部分包覆位于第一面上凹槽內(nèi)的芯片并在對應(yīng)凹槽周邊部分地延伸到第一面上，而在第二面則覆蓋整個(gè)第二面。上述多芯片封裝體，在一些較佳的實(shí)施例中，第二面凹槽位于第二面邊側(cè)，而在凹槽在所在邊側(cè)開口。上述多芯片封裝體，在一些實(shí)施例中，所述芯片組中的芯片均為倒裝芯片。從以上方案可以看出，依據(jù)本發(fā)明，鏈路連接采用對稱布置，能夠保證被對稱封裝的芯片在電信號(hào)傳輸時(shí)的同步，且整體上線路縮短，信號(hào)傳輸延遲能夠有效地降低。為使本發(fā)明的目的、技術(shù)內(nèi)容、特點(diǎn)及其所達(dá)成的功效表達(dá)的更為清楚，現(xiàn)提供由具體實(shí)施例配合所附的圖式詳細(xì)加以說明如下。


圖1為已知的一種半開槽基板封裝結(jié)構(gòu)示意圖。圖2為依據(jù)本發(fā)明的一種多芯片封裝體較佳實(shí)施例的刨面示意圖。圖3、圖4為依據(jù)本發(fā)明一較佳實(shí)施例封裝步驟的刨面示意圖。
具體實(shí)施例方式一般而言，半開口式的多芯片封裝技術(shù)常見如圖1所示的堆疊結(jié)構(gòu)，是于一上面開口的基板I的凹槽處貼一第一芯片61，以錫球3連接或者引線鍵合方式連接，將第二芯片62正面朝上貼于第一芯片背面,用引線鍵合方式將第二芯片62與基板I上表面引出端進(jìn)行電氣連接，一空白芯片9粘于第二芯片62之上中間，在空白芯片9之上粘第三芯片6，用引線5鍵合方式將第三芯片6與基板I上表面對應(yīng)引出端進(jìn)行電氣連接，并以樹脂封膠成一封裝體7,在基板I下表面對應(yīng)線路引出端口植錫球2,形成已知的一種封裝體結(jié)構(gòu)。如圖1所示的結(jié)構(gòu)使整個(gè)封裝體厚度略有減小，但減小程度并不明顯。且采用三層芯片堆疊放置結(jié)構(gòu)，使第三芯片6的信號(hào)傳輸延遲大于第二芯片62和第一芯片61的信號(hào)傳輸延遲，該封裝體的信號(hào)傳輸能力降低。依據(jù)本發(fā)明的第一實(shí)施例解決了上述已知封裝結(jié)構(gòu)的缺點(diǎn)。如說明書附圖2的封裝結(jié)構(gòu)既可以很大程度的減小多芯片封裝體的厚度，又不會(huì)引起封裝體傳輸性能的下降。下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的原理和特征進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其它實(shí)施例，都屬于本發(fā)明保護(hù)范圍內(nèi)。如圖2所不,在一個(gè)實(shí)施例中，包括基板1，一第一芯片4, 一第二芯片5, —第三芯片6?；錓包括上表面12和下表面11?；錓的上表面12中間形成有凹槽13，構(gòu)成凹槽13的實(shí)體部分為基板I上的凸緣層16和凸緣層18，并在凹槽13內(nèi)設(shè)有復(fù)數(shù)個(gè)第一接點(diǎn)22，上凸緣層16上設(shè)有復(fù)數(shù)個(gè)第二接點(diǎn)25，上凸緣層18上設(shè)有復(fù)數(shù)個(gè)第三接點(diǎn)21。接點(diǎn)在圖2中表示在對應(yīng)圓形特征的底側(cè)。基板I的下表面11形成有左凹槽15和右凹槽14，中部形成有凸緣層17，左凹槽15和右凹槽14關(guān)于凹槽13的中心對稱。進(jìn)而，如圖2所示，左凹槽15內(nèi)設(shè)有復(fù)數(shù)個(gè)第四接點(diǎn)24，在右凹槽14內(nèi)設(shè)有復(fù)數(shù)個(gè)第五接點(diǎn)23。凸緣層16和凸緣層18系一體成型于基板I上表面12,凸緣層17系一體成型于基板I的下表面11。上層的第一芯片4系設(shè)于基板I的上表面12上，并容納進(jìn)凹槽13內(nèi)，且由復(fù)數(shù)個(gè)凸球32電連接至第一接點(diǎn)22上，而形成與基板電路的連接。下層的第二芯片6系設(shè)于基板I的下表面11上，并容納入左凹槽15內(nèi)，且由復(fù)數(shù)個(gè)凸球3點(diǎn)連接至第四接點(diǎn)24上，而形成與基板電路的連接。下層的第三芯片5系設(shè)于基板I的下表面11上，并容納入右凹槽14內(nèi)，且由復(fù)數(shù)個(gè)凸球31點(diǎn)連接至第五接點(diǎn)23上。從上述的內(nèi)容中可以看出，各芯片均直接通過凸球與基板電路形成連接，而不是通過延伸出的鍵合線進(jìn)行連接，相互間不存在不同步的問題，且凸球所產(chǎn)生的延遲非常小，信號(hào)比較穩(wěn)定，且延遲較輕。這類封裝用于Flip Chip (倒裝芯片，簡稱倒裝片)中，一種無引腳結(jié)構(gòu)，一般含有電路單元。設(shè)計(jì)用于通過適當(dāng)數(shù)量的位于其面上的錫球(導(dǎo)電性粘合劑所覆蓋)，在電氣上和機(jī)械上連接于電路，上面提到的凸球均可以采用錫球。倒裝芯片起源于上世紀(jì)60年代，由IBM率先研發(fā)出，具體原理是在I/Opad上沉積錫鉛球，然后將芯片翻轉(zhuǎn)加熱利用熔融的錫鉛球與陶瓷板相結(jié)合，此技術(shù)已替換常規(guī)的打線接合，逐漸成為未來封裝潮流。Flip Chip既是一種芯片互連技術(shù)，又是一種理想的芯片粘接技術(shù).早在30年前IBM公司已研發(fā)使用了這項(xiàng)技術(shù)。但直到近幾年來，F(xiàn)lip Chip已成為高端器件及高密度封裝領(lǐng)域中經(jīng)常采用的封裝形式。今天，F(xiàn)lip-Chip封裝技術(shù)的應(yīng)用范圍日益廣泛，封裝形式更趨多樣化，對Flip-Chip封裝技術(shù)的要求也隨之提高。同時(shí),Flip Chip也向制造者提出了一系列新的嚴(yán)峻挑戰(zhàn)，為這項(xiàng)復(fù)雜的技術(shù)提供封裝，組裝及測試的可靠支持。
以往的一級(jí)封閉技術(shù)都是將芯片的有源區(qū)面朝上，背對基板和貼后鍵合，如引線健合和載帶自動(dòng)健全(TAB)。FC則將芯片有源區(qū)面對基板，通過芯片上呈陣列排列的焊料凸點(diǎn)實(shí)現(xiàn)芯片與襯底的互連?；逯苯右缘箍鄯绞桨惭b到PCB從硅片向四周引出1/0，互聯(lián)的長度大大縮短，減小了 RC延遲，有效地提高了電性能.顯然，這種芯片互連方式能提供更高的I/O密度.倒裝占有面積幾乎與芯片大小一致.在所有表面安裝技術(shù)中，倒裝芯片可以達(dá)到最小、最薄的封裝。凸球連接表示為一種凸塊引腳結(jié)構(gòu)，實(shí)際上，由于各芯片與基板I距離具有一定的基本相等性，從而，也可以使用如金線、銅線等鍵合線與基板電路的布線進(jìn)行電氣連接。在上面的示例中每個(gè)凹槽設(shè)有一個(gè)芯片，顯然，也可以采用堆疊的方式，在每個(gè)凹槽中設(shè)置兩個(gè)芯片，在容許的延遲和同步范圍內(nèi)進(jìn)行芯片的堆疊。同時(shí)上述結(jié)構(gòu)為一種簡單的左右對稱結(jié)構(gòu)，在一些實(shí)施例中，如基板為方形塊，其上表面12中部形成有凹槽13，左右兩邊形成一對凹槽，仍然有足夠的面積設(shè)置與外部連接的接點(diǎn)。在此條件下，下表面11可以中心對稱地設(shè)有更多的凹槽。在圖2所示的結(jié)構(gòu)中，基板I上表面12上凸緣層16上第一接點(diǎn)25上放置復(fù)數(shù)個(gè)凸球2，上凸緣層18上第三接點(diǎn)21上放置復(fù)數(shù)個(gè)凸球33，該凸球33和2形成基板和外界的點(diǎn)連接通路
封裝膠7覆蓋基板I上表面12上安放的第一芯片4和下表面11凸緣層17和第二芯片6及第三芯片5。封裝時(shí)，如圖3所示，首先提供基板1，使基板I上表面12設(shè)有形成凹槽13的凸緣層21和凸緣層25 ;基板I的下表面11對稱地設(shè)有左凹槽15和右凹槽14的凸緣層17。然后將第一芯片4設(shè)置于凹槽13內(nèi)，并以凸球32電連接至基板I的第一接點(diǎn)22上；將第二芯片6設(shè)置于左凹槽15內(nèi)，并以凸球3電連接至基板I的第四接點(diǎn)24上；將第三芯片5設(shè)置于右凹槽14內(nèi)，并以凸球31電連接至基板I的第五接點(diǎn)23上。如圖4所示，將封膠體7填充于凹槽13和左凹槽15和右凹槽14內(nèi)，以將第一芯片4，第二芯片6及第三芯片5包覆住。再在基板I上表面的凸緣層18和凸緣層16上第三接點(diǎn)21和第二接點(diǎn)25上植凸球33和凸球2。至此,形成封裝體。從圖2至4所示的結(jié)構(gòu)中可以看出，在連接芯片至基板電路上時(shí)，預(yù)留有一定的填充間隙，以填充封裝物，滿足隔離、保護(hù)和固定作用。其中芯片與基板I之間的間隙，更準(zhǔn)確的表述為芯片與槽底之間的間隙大于芯片與槽壁之間的間隙，以保證填充的完整性。在圖2所示的結(jié)構(gòu)中，如左凹槽15，是一個(gè)在左側(cè)開放的槽，這種結(jié)構(gòu)便于左凹槽的形成，提聞生廣效率。如上所述，所使用的封裝具有如下優(yōu)點(diǎn):
1.封裝體厚度相對于已知的多芯片封裝體厚度大大降低，可實(shí)現(xiàn)電子產(chǎn)品的薄型化。2.封裝體相對于已知多芯片工藝繁瑣的封裝體封裝而言，工藝步驟少，且可實(shí)現(xiàn)性強(qiáng)，使成品率大幅度增加。3.封裝體采用線路連接左右對稱的布置，可以改善多芯片封裝的電信號(hào)傳輸能力。
權(quán)利要求
1.一種多芯片封裝體，其特征在于，包括: 一基板，設(shè)有基板電路并具有第一面和與該第一面相對的第二面，其中第一面形成有中心凹槽，而第二面則關(guān)于中心凹槽中心對稱地形成有至少一對第二面凹槽； 芯片組，各芯片被等數(shù)目的設(shè)置于所述中心凹槽和各第二面凹槽內(nèi)，并與基板電路匹配電氣連接；以及 封裝層，將芯片組封裝在所述基板上，藉以保護(hù)各芯片。
2.根據(jù)權(quán)利要求1所述的多芯片封裝體，其特征在于，所述第一面在所述中心凹槽的周圍預(yù)置有用于所述基板電路與外部電路連接的接點(diǎn)。
3.根據(jù)權(quán)利要求2所述的多芯片封裝體，其特征在于，所述基板為左右對稱結(jié)構(gòu)，形成在所述第一面上的凹槽僅有所述中心凹槽，在中心凹槽兩邊的基板體上設(shè)有所述接點(diǎn)；相應(yīng)地，所述第二面凹槽有一對，左右對稱地設(shè)置在第二面上。
4.根據(jù)權(quán)利要求1所述的多芯片封裝體，其特征在于，匹配第一面和第二面，所述基板至少設(shè)有匹配兩面的各一層電路布線，并在對應(yīng)的中心凹槽及各第二面凹槽內(nèi)設(shè)有用于匹配連接所容納芯片的引腳群。
5.根據(jù)權(quán)利要求4所述的多芯片封裝體，其特征在于，所述引腳群為凸塊引腳群，從而，籍由該凸塊引腳群，容納入相應(yīng)凹槽內(nèi)的芯片被連接支撐于槽底而與槽底間留有第一填充間隙，且芯片邊側(cè)與槽壁間留有第二填充間隙；相應(yīng)地，所述封裝層含有填充入所述第一填充間隙和第二填充間隙的部分。
6.根據(jù)權(quán)利要求5所述的多芯片封裝體，其特征在于，所述第一填充間隙大于第二填充間隙。
7.根據(jù)權(quán)利要求1、4至6任一所述的多芯片封裝體，其特征在于，所述封裝層在第一面的部分包覆位于第一面上凹槽內(nèi)的芯片并在對應(yīng)凹槽周邊部分地延伸到第一面上，而在第二面則覆蓋整個(gè)第二面。
8.根據(jù)權(quán)利要求1、4至6任一所述的多芯片封裝體，其特征在于，第二面凹槽位于第二面邊側(cè)，而在凹槽在所在邊側(cè)開口。
9.根據(jù)權(quán)利要求1所述的多芯片封裝體，其特征在于，所述芯片組中的芯片均為倒裝-H-* I I心/T O
全文摘要
本發(fā)明公開了一種多芯片封裝體，包括一基板，設(shè)有基板電路并具有第一面和與該第一面相對的第二面，其中第一面形成有中心凹槽，而第二面則關(guān)于中心凹槽中心對稱地形成有至少一對第二面凹槽；芯片組，各芯片被等數(shù)目的設(shè)置于所述中心凹槽和各第二面凹槽內(nèi)，并與基板電路匹配電氣連接；以及封裝層，將芯片組封裝在所述基板上，藉以保護(hù)各芯片。依據(jù)本發(fā)明能夠有效降低多芯片封裝時(shí)信號(hào)傳輸延遲及信號(hào)不同步問題。
文檔編號(hào)H01L23/488GK103208471SQ201310142658
公開日2013年7月17日 申請日期2013年4月23日 優(yōu)先權(quán)日2013年4月23日
發(fā)明者孟新玲, 劉昭麟, 隋春飛, 戶俊華, 栗振超 申請人:山東華芯半導(dǎo)體有限公司