專利名稱：陣列基板及其制造方法和顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及液晶顯示技術(shù)，特別涉及一種陣列基板、該陣列基板的制造方法和包括所述陣列基板的顯示裝置。
背景技術(shù)：
陣列基板分為顯示區(qū)和與所述顯示區(qū)鄰接的周邊區(qū)，所述顯示區(qū)被劃分為多個像素單元，每個所述像素單元內(nèi)都設(shè)置有薄膜晶體管和像素電極，在每個所述像素單元內(nèi)，所述薄膜晶體管的漏極與所述像素電極通過過孔電連接。但是，過孔內(nèi)的金屬與像素電極相接觸時會產(chǎn)生較大的接觸電阻，從而造成公共電極和像素電極之間電荷分布不均勻。因此，如何使公共電極和像素電極之間電荷均勻分布成為本領(lǐng)域亟待解決的技術(shù)問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種陣列基板、該陣列基板的制造方法以及包括所述陣列基板的顯示裝置。在所述陣列基板中，公共電極與像素電極之間電荷分布均勻。為了實現(xiàn)上述目的，作為本發(fā)明的一個方面，提供一種陣列基板，該陣列基板包括顯示區(qū)和與所述顯示區(qū)鄰接的周邊區(qū)，所述顯示區(qū)包括多個像素單元，每個所述像素單元內(nèi)都設(shè)置有薄膜晶體管和像素電極，其中，所述薄膜晶體管的漏極與所述像素電極直接接觸。優(yōu)選地，所述陣列基板還 包括公共電極線，所述像素單元包括公共電極，所述公共電極與所述公共電極線直接接觸。優(yōu)選地，所述像素電極包括像素電極本體和從所述像素電極本體上突出的連接部，所述連接部與所述薄膜晶體管的漏極直接接觸。優(yōu)選地，所述連接部位于所述薄膜晶體管的漏極與所述薄膜晶體管的柵極絕緣層之間。優(yōu)選地，所述連接部覆蓋所述薄膜晶體管的漏極的上表面的一部分。優(yōu)選地，所述薄膜晶體管的有源層包括第一部分、第二部分和第三部分，所述第一部分覆蓋所述薄膜晶體管的源極的上表面的至少一部分，所述第二部分覆蓋所述薄膜晶體管的柵極絕緣層的上表面的一部分，所述第三部分覆蓋所述薄膜晶體管的漏極的上表面的至少一部分。優(yōu)選地，所述周邊區(qū)設(shè)置有柵線引線、在所述柵線引線的上方與該柵線引線電連接的柵線引線電極、公共電極線引線、設(shè)置在所述公共電極線引線上方且與該公共電極線引線電極、數(shù)據(jù)線引線和設(shè)置在所述數(shù)據(jù)線引線上方且與該數(shù)據(jù)線引線電連接的數(shù)據(jù)線引線電極，所述柵線引線與所述顯示區(qū)內(nèi)的柵線一一對應(yīng)地電連接，所述公共電極線引線與所述顯示區(qū)內(nèi)的公共電極線一一對應(yīng)地電連接，所述數(shù)據(jù)線引線與所述顯示區(qū)內(nèi)的數(shù)據(jù)線一一對應(yīng)地電連接，所述柵線引線電極、公共電極線引線電極和數(shù)據(jù)線引線電極均用于與外部驅(qū)動電路電連接。優(yōu)選地，所述柵線引線、公共電極線引線與所述柵線、所述公共電極線在同一膜層；和/或所述數(shù)據(jù)線引線與所述數(shù)據(jù)線在同一膜層。優(yōu)選地，所述薄膜晶體管的有源層由氧化物制成。優(yōu)選地，所述氧化物為銦鎵鋅氧化物。作為本發(fā)明的另一個方面，還提供一種顯示裝置，所述顯示裝置包括陣列基板，其中，所述陣列基板為本發(fā)明所提供的上述陣列基板。作為本發(fā)明的再一個方面，還提供一種陣列基板的制造方法，其中，所述制造方法包括以下步驟:形成第一組圖形，該第一組圖形包括數(shù)據(jù)線、源極和漏極；和形成第二組圖形，該第二組圖形包括像素電極，該像素電極與所述漏極直接接觸。優(yōu)選地，所述制造方法還包括先后進行的:
形成第三組圖形，該第三組圖形包括公共電極；和形成第四組圖形，該第四組圖形包括公共電極線，該公共電極線與所述公共電極直接接觸。優(yōu)選地，在所述形成第一組圖形的步驟之前進行所述形成第三組圖形的步驟，所述第四組圖形還包括柵極、柵線、與所述柵線對應(yīng)連接的柵線引線和與所述公共電極線對應(yīng)連接的公共電極線引線，所述第一組圖形還包括與所述數(shù)據(jù)線對應(yīng)連接的數(shù)據(jù)線引線。優(yōu)選地，所述制造方法還包括在所述形成第四組圖形的步驟后進行的形成柵極絕緣層的步驟，所述柵極絕緣層覆蓋所述第四組圖形。優(yōu)選地，所述制造方法還包括在所述形成第一組圖形的步驟之后依次進行的:形成有源層的圖形，所述有源層的圖形包括依次連接的第一部分、第二部分和第三部分，所述第一部分覆蓋所述源極的上表面的至少一部分，所述第二部分覆蓋所述柵極絕緣層的上表面的一部分，所述第三部分覆蓋所述漏極的上表面的至少一部分；和形成鈍化層。優(yōu)選地，在所述形成柵極絕緣層的步驟之后進行所述形成第二組圖形的步驟，并在所述形成第二組圖形步驟之后進行所述形成第一組圖形的步驟。優(yōu)選地，所述制造方法還包括在所述形成鈍化層的步驟后進行:在所述鈍化層上形成第一開孔、第二開孔和第三開孔，所述第一開孔、所述第二開孔和所述第三開孔均貫穿所述鈍化層，所述第一開孔位于所述柵線引線上方，所述第二開孔位于所述公共電極線引線上方，所述第三開孔位于所述數(shù)據(jù)線引線上方；和在形成有所述第一開孔、所述第二開孔和所述第三開孔的鈍化層形成柵線引線電極、公共電極線引線電極和數(shù)據(jù)線引線電極，所述柵線引線電極通過所述第一開孔與所述柵線引線電連接，所述公共電極引線電極通過所述第二開孔與所述公共電極線引線電連接，所述數(shù)據(jù)線弓I線電極通過所述第三開孔與所述數(shù)據(jù)線弓I線電連接。優(yōu)選地，所述形成鈍化層的步驟后在所述鈍化層上形成開口部的步驟，在所述形成鈍化層的步驟之后進行所述形成所述第二組圖形的步驟，所述像素電極覆蓋所述開口部與所述漏極直接接觸。優(yōu)選地，所述第二組圖形還包括柵線引線電極、公共電極線引線電極和數(shù)據(jù)線引線電極，所述制造方法還包括形成第一開孔、第二開孔和第三開孔，所述第一開孔、所述第二開孔和所述第三開孔形成在所述鈍化層上，所述第一開孔、所述第二開孔和所述第三開孔均貫穿所述鈍化層，且所述第一開孔位于所述柵線引線上方，所述第二開孔位于所述公共電極線引線上方，所述第三開孔位于所述數(shù)據(jù)線引線上方，所述形成第二組圖形的步驟在所述形成第一開孔、第二開孔和第三開孔的步驟之后進行，使得所述柵線引線電極通過所述第一開孔與所述柵線引線電連接，所述公共電極線引線電極通過所述第二開孔與所述公共電極線引線電連接，所述數(shù)據(jù)線引線電極通過所述第三開孔與所述數(shù)據(jù)線引線電連接。優(yōu)選地，所述像素電極包括像素電極本體和從所述像素電極本體上突出的連接部，所述連接部與所述薄膜晶體管的漏極直接接觸。在本發(fā)明所提供的陣列基板中，像素電極與薄膜晶體管之間并未通過過孔電連接，而是直接接觸，從而不會產(chǎn)生接觸電阻，可以使得使公共電極和像素電極之間電荷均勻分布。


附圖是用來提供對本發(fā)明的進一步理解，并且構(gòu)成說明書的一部分，與下面的具體實施方式
一起用于解釋本發(fā)明，但并不構(gòu)成對本發(fā)明的限制。在附圖中:圖1是本發(fā)明提供的陣列基板的第一種實施方式的像素單元的一部分的俯視圖；圖2是圖1的C-C剖視圖；圖3是圖1的D-D剖視圖；圖4是本發(fā)明提供的陣列基板的第一種實施方式的周邊區(qū)的一部分的俯視圖；圖5是圖4的A-A剖視圖；圖6是本發(fā)明提供的陣列基板的第一種實施方式的周邊區(qū)的另一部分的俯視圖；圖7是圖6的B-B剖視圖；圖8是形成圖1中所示的陣列基板的工序圖；圖9是本發(fā)明提供的陣列基板的第二種實施方式的像素單元的一部分的俯視圖；圖10是圖9的E-E剖視圖；圖11是圖9的F-F剖視圖；圖12是本發(fā)明所提供的陣列基板的制造方法的流程圖。附圖標記說明11:漏極12:有源層的圖形13:源極14:柵極絕緣層15:柵線16:鈍化層17:數(shù)據(jù)線20:像素電極21:像素電極本體 22:連接部30:襯底基板40:公共電極50:公共電極線 61:柵線引線電極62:第一開孔63:柵線引線71:數(shù)據(jù) 線引線電極72:第三開孔
73:數(shù)據(jù)線引線
具體實施例方式以下結(jié)合附圖對本發(fā)明的具體實施方式
進行詳細說明。應(yīng)當理解的是，此處所描述的具體實施方式
僅用于說明和解釋本發(fā)明，并不用于限制本發(fā)明。如圖1至圖11中所示，作為本發(fā)明的一個方面，提供一種陣列基板，該陣列基板分為顯示區(qū)和與該顯示區(qū)鄰接的周邊區(qū)，所述顯示區(qū)包括多個像素單元，每個所述像素單元內(nèi)都設(shè)置有薄膜晶體管和像素電極20，其中，在每個所述像素單元內(nèi)，所述薄膜晶體管的漏極11與像素電極20直接接觸。如圖1所示，在所述顯示區(qū)內(nèi)，多條柵線15 (圖中僅示出了其中的兩條)和多條數(shù)據(jù)線17 (圖中僅示出了其中的兩條)互相交錯，將所述顯示區(qū)劃分為多個像素單元。公共電極40設(shè)置在所述像素單元內(nèi)，并且公共電極線50將位于同一行的公共電極40串聯(lián)，以向同一行的公共電極40供電。本發(fā)明實施例中，柵線15同時作為薄膜晶體管的柵極。當然，本發(fā)明中的陣列基板也可以包括獨立的柵線和柵極，柵線與柵極相連接。由于像素電極20與薄膜晶體管的漏極11之間直接接觸，所以像素電極20和薄膜晶體管的漏極11之間不會產(chǎn)生接觸電阻。應(yīng)當理解的是，此處所述的“直接接觸”與“通過過孔連接”的區(qū)別在于，在漏極11與像素電極20 “直接接觸“的情況中，像素電極20的厚度均勻一致，而在漏極11與像素電極20 “通過過孔連接”的情況中，像素電極20上形成有凸出部，該凸出部與所述過孔相匹配，而此“凸出部”則是產(chǎn)生接觸電阻的主要部分。在本發(fā)明所述的情況中，像素電極20上并沒有“凸出部”，因此也不會產(chǎn)生接觸電阻。在沒有接觸電阻產(chǎn)生的情況下，像素電極20上的電荷分布較為均勻。在陣列基板中，在周邊區(qū)內(nèi)設(shè)置有周邊電路，該周邊電路用于將顯示區(qū)內(nèi)的像素單元與外部驅(qū)動電路電連接，從而向顯示區(qū)內(nèi)的像素單元提供信號。

陣列基板還包括與像素電極20相配合的公共電極40，在本發(fā)明中，如圖3和圖11中所示,公共電極40直接與公共電極線50相接觸，同理，在公共電極40和公共電極線50之間也不會產(chǎn)生接觸電阻。由此可知,在公共電極40上的電荷分布得也比較均勻。由此可知，像素電極20和公共電極40之間可以產(chǎn)生均勻的電場。作為本發(fā)明的第一種實施方式，如圖1和圖2所示，像素電極20可以包括像素電極本體21和從像素電極本體21上突出的連接部22，連接部22設(shè)置在所述薄膜晶體管的漏極11與所述薄膜晶體管的柵極絕緣層14之間?？梢酝ㄟ^圖8中所示的加工步驟形成這種方式的像素電極20。下文中將對第一種實施方式所述的陣列基板的制造方法進行詳細的介紹，這里先不贅述。作為本發(fā)明的第二種實施方式，如圖9和圖10所示，像素電極20包括像素電極本體21和從像素電極本體21上突出的連接部22，連接部22覆蓋薄膜晶體管的漏極11的上表面的一部分。同樣地，下文中將對第二種實施方式所述的陣列基板的制造方法進行詳細的介紹，這里先不贅述。在本發(fā)明所提供的陣列基板中，如圖4至圖7所示，所述周邊區(qū)設(shè)置有周邊電路，該周邊電路包括柵線引線63、在該柵線引線63的上方與該柵線引線63電連接的柵線引線電極61、公共電極線引線(未示出)、設(shè)置在該公共電極線引線上方且與該公共電極線引線電極(未示出)、數(shù)據(jù)線引線73和設(shè)置在該數(shù)據(jù)線引線73上方且與該數(shù)據(jù)線引線73電連接的數(shù)據(jù)線引線電極71，柵線引線63與所述顯示區(qū)內(nèi)的柵線15—一對應(yīng)地電連接，所述公共電極線引線與所述顯示區(qū)內(nèi)的公共電極線50 —一對應(yīng)地電連接，數(shù)據(jù)線引線73與所述顯示區(qū)內(nèi)的數(shù)據(jù)線17—一對應(yīng)地電連接，柵線引線電極61、公共電極線引線電極和數(shù)據(jù)線引線電極71均用于與外部驅(qū)動電路電連接。柵線引線電極61、公共電極線引線電極和數(shù)據(jù)線引線電極71與外部驅(qū)動電路電連接之后，可以向所述顯示區(qū)供電。在本發(fā)明中，對柵線弓I線63與柵線弓I線電極61的電連接方式、公共電極弓I線與公共電極引線電極的電連接方式以及數(shù)據(jù)線引線73與數(shù)據(jù)線引線電極71的電連接方式并沒有特殊的規(guī)定。例如，可以利用過孔進行電連接。當然，也可以使柵線引線63與柵線引線電極61直接接觸，使公共電極引線與公共電極引線電極直接接觸，使數(shù)據(jù)線引線73與數(shù)據(jù)線引線電極71直接接觸。下文中將具體介紹直接接觸的方法，這里先不贅述。本領(lǐng)域技術(shù)人員應(yīng)當理解的是，此處所述的方向“上”是以圖5和圖7中的上下方向為基準進行描述的。 通過所述周邊區(qū)可以向所述顯示區(qū)內(nèi)的像素單元進行供電。為了便于制造，在本發(fā)明中，柵線引線63、公共電極線引線可以與柵線15以及公共電極線50位于同一膜層。同樣地，數(shù)據(jù)線引線73可以與數(shù)據(jù)線17位于同一膜層。在本發(fā)明中，對薄膜晶體管的具體結(jié)構(gòu)并沒有特殊要求，例如，所述薄膜晶體管可以是刻蝕阻擋型薄膜晶體管。在這種結(jié)構(gòu)的晶體管中，有源層12位于源極13和漏極11下方，在有源層12上方形成有刻蝕阻擋層，從而可以避免在形成源極13和漏極11是對有源層12造成損壞。 所述薄膜晶體管還可以是背溝道刻蝕型薄膜晶體管，有源層12直接位于源極13和漏極11下方。這種結(jié)構(gòu)的薄膜晶體管制造工藝流程比較簡單。進一步優(yōu)選地，所述薄膜晶體管可以為共面型薄膜晶體管。如圖2所示，所述薄膜晶體管的有源層12包括第一部分、第二部分和第三部分，所述第一部分覆蓋所述薄膜晶體管的源極13的上表面的至少一部分，所述第二部分覆蓋所述薄膜晶體管的柵極絕緣層14的上表面的一部分，所述第三部分覆蓋所述薄膜晶體管的漏極11的上表面的至少一部分。應(yīng)當理解的是，此處所述的方向“上”是以圖2中的上下方向為基準進行描述的。由于有源層12位于源極13和漏極11的上方，因此形成源極13和漏極11并不會對有源層12造成破壞。并且，與刻蝕阻擋型薄膜晶體管相比，制造共面型薄膜晶體管的工藝流程更加簡單。優(yōu)選地，所述薄膜晶體管的有源層12可以由氧化物制成。利用氧化物制成的薄膜晶體管具有較聞的遷移率。具體地，所述氧化物可以包括銦鎵鋅氧化物(IGZO)制成。除了可以使得所述薄膜晶體管具有較高的遷移率，銦鎵鋅氧化物還具有均勻性高、透明、制作工藝簡單等優(yōu)點，可以更好地滿足大尺寸液晶顯示器和有源有機電致發(fā)光的需求。作為本發(fā)明的另一個方面，提供一種顯示裝置，該液顯示裝置包括陣列基板，其中，所述陣列基板為本發(fā)明所提供的上述列基板。在所述顯示裝置中，由于陣列基板的像素電極20與薄膜晶體管的漏極11之間直接接觸，從而不會產(chǎn)生接觸電阻，并且公共電極40直接與公共電極線50相接觸，從而在公共電極40和公共電極線50之間也不會產(chǎn)生接觸電阻。這使得所述陣列基板的公共電極40和像素電極20之間電場分布比較均勻，進而使得所述顯示裝置具有良好的顯示效果。作為本發(fā)明的一種實施方式，所述顯示裝置可以是液晶顯示裝置。作為本發(fā)明的再一個方面，還提供一種陣列基板的制造方法，如圖12所示，所述制造方法包括以下步驟:形成第一組圖形，該第一組圖形包括數(shù)據(jù)線17、源極13和漏極11 ;和形成第二組圖形，該第二組圖形包括像素電極20，該像素電極20與漏極11直接接觸。應(yīng)當理解的是，所述陣列基板還包括襯底基板30，所述第一組圖形以及所述第二組圖形都是設(shè)置在襯底基板30上的。并且，在本發(fā)明中對進行所述形成所述第一組圖形的步驟以及所述形成所述第二組圖形的步驟的順序并沒有特殊的限定，具體先進行哪一步需要根據(jù)待形成的陣列基板的具體結(jié)構(gòu)進行確定。本領(lǐng)域技術(shù)人員還應(yīng)理解的是，陣列基板的顯示區(qū)內(nèi)包括多個像素單元，每個像素單元內(nèi)都設(shè) 置有薄膜晶體管和像素電極20。此處所述的源極13是指薄膜晶體管的源極，漏極11是指薄膜晶體管的漏極。作為本發(fā)明的一種實施方式，可以通過以下方式形成所述第一組圖形:首先形成一層膜層，然后通過構(gòu)圖工藝形成所述第一組圖形?？梢岳贸练e、涂敷、濺射等多種方式中的一種來形成所述膜層，可以根據(jù)膜層的具體材料來選擇膜層的形成方法。構(gòu)圖工藝通常可以包括光刻膠涂敷、曝光、顯影、刻蝕和光刻膠剝離等步驟。本領(lǐng)域技術(shù)人員應(yīng)當理解的是，形成所述第一組圖形并不限于上述步驟，還可以通過其他例如轉(zhuǎn)印等步驟形成。形成所述第二組圖形的步驟與形成所述第一組圖形的步驟相似，這里不再贅述。在本發(fā)明所提供的實施方式中，公共電極40和像素電極20位于同一個襯底基板30上。因此，所述陣列基板的制造方法還包括先后進行的:形成第三組圖形，該第三組圖形包括公共電極40 ;和形成第四組圖形，該第四組圖形包括公共電極線50，該公共電極線50與公共電極40直接接觸。通常，公共電極40與襯底基板30直接接觸，因此，在制造所述陣列基板時，首先進行所述形成第三組圖形的步驟。本領(lǐng)域技術(shù)人員應(yīng)當理解的是，在制造陣列基板時，所述形成第三組圖形的步驟并不是必須的。因為，在有些顯示裝置中，公共電極位于陣列基板的襯底基板上，此時需要進行形成第三組圖形的步驟。本發(fā)明所提供的顯示裝置便屬于這種結(jié)構(gòu)。而在有些顯示裝置中，公共電極位于彩膜基板上，此時，在制造陣列基板時便不需要進行所述形成第三組圖形的步驟。為了便于制造，所述第四層圖形還包括柵極、柵線15、與柵線15對應(yīng)連接的柵線引線63以及與公共電極線50對應(yīng)連接的公共電極線引線，所述第一組圖形還可以包括與數(shù)據(jù)線17對應(yīng)連接的數(shù)據(jù)線引線73。在本發(fā)明所提供的實施方式中，柵線15充當了薄膜晶體管的柵極。柵線15為多條，數(shù)據(jù)線17為多條，柵線15和數(shù)據(jù)線17相交，將陣列基板的襯底基板30劃分為多個像素單元。如上文中所述，陣列基板還包括與顯示區(qū)鄰接的周邊區(qū)，柵線引線63、公共電極線引線和數(shù)據(jù)線引線73是周邊區(qū)中的周邊電路的一部分。上文中已經(jīng)介紹了柵線引線63、公共電極線引線和數(shù)據(jù)線引線73的作用，這里不再贅述。通常，所述陣列基板的制造方法還包括在所述形成第四組圖形的步驟后進行的形成柵極絕緣層的步驟，所述柵極絕緣層14覆蓋所述第四組圖形。在本發(fā)明的第一種實施方式和第二種實施方式中所公開的陣列基板中的薄膜晶體管均為共面型薄膜晶體管，因此，所述陣列基板的制造方法還包括在形成所述第一組圖形的步驟之后依次進行的:形成有源層的圖形，有源層12包括依次連接的第一部分、第二部分和第三部分，所述第一部分覆蓋源極13的上表面的至少一部分，所述第二部分覆蓋柵極絕緣層14的上表面的一部分，所述第三部分覆蓋漏極11的上表面的至少一部分；和形成鈍化層16。在形成圖1至圖8中所示的陣列基板時，需要先進行所述形成柵極絕緣層的步驟，后進行所述形成第二組圖形的步驟，并且在所述形成第二組圖形的步驟之后再進行所述形成第一組提醒的步驟(如圖8中所示，但圖8中僅示出了其中部分步驟的先后順序)。按照上述順序制造陣列基板可以使得像素電極20的一部分設(shè)置在柵極絕緣層14和漏極11之間。在這種情況下，鈍化層16位于像素電極20的上方，因此，所述制造方法還包括在所述形成鈍化層的步驟后進行:在鈍化層16上形成第一開孔62、第二開孔和第三開孔72，第一開孔62、第二開孔和第三開孔72均貫穿鈍化層16，且第一開孔62位于柵線引線63上方，所述第二開孔位于所述公共電極線引線上方，第三開孔72位于數(shù)據(jù)線引線73上方；和在鈍化層16形成柵線引線電極61、公共電極線引線電極和數(shù)據(jù)線引線電極71，柵線引線電極61通過第一開孔62與柵線引線63電連接，所述公共電極引線電極通過所述第二開孔與所述公共電極線引線電連接，數(shù)據(jù)線引線電極71通過第三開孔72與數(shù)據(jù)線引線73電連接。柵線引線電極61、公共電極引線電極和數(shù)據(jù)線引線電極71也是周邊電路的一部分，上文中已經(jīng)進行了詳細的描述，這里不再贅述。應(yīng)當理解的是，形成的第一開孔62應(yīng)當?shù)竭_柵線引線63，即，第一開孔62除了貫穿鈍化層16之外，還應(yīng)貫穿柵極絕緣層14。同樣地，所述第二開孔也應(yīng)當?shù)竭_所述公共電極引線，由于公共電極引線與柵線引線63位于同一膜層，所以，所述第二開孔也應(yīng)當貫穿柵極絕緣層14。同樣地，第三開孔72應(yīng)當?shù)竭_數(shù)據(jù)線引線73。在本發(fā)明的實施方式中，數(shù)據(jù)線引線73位于柵極絕緣層的上方，因此，第三開孔72貫穿鈍化層16。在本發(fā)明中，第一開孔62具有足夠大的橫截面積可以使得柵線引線電極61位于第一開孔62中的部分的厚度與柵線引線電極61位于第一開孔62外部的部分的厚度一致。這樣設(shè)置可以避免柵線引線電極61和柵線引線63之間產(chǎn)生接觸電阻。同理，所述第二開孔也應(yīng)當具有足夠大的橫截面積，可以使得公共電極線引線位于所述第二開孔中的部分的厚度與所述公共電極線位于所述第二開孔外的部分的厚度一致。同理，第三開孔72也可以具有足夠大的橫截面積，使得數(shù)據(jù)線引線73位于第三開孔72中的部分的厚度與數(shù)據(jù)線引線73位于第三開孔72外部的部分的厚度一致。當然，也可以使用過孔將柵線引線 電極61與柵線引線63電連接，使用過孔將所述公共電極引線電極與所述公共電極電連接，使用過孔將數(shù)據(jù)線引線電極71與數(shù)據(jù)線引線73電連接。
綜上所述，本發(fā)明的第一種實施方式的制造方法的步驟(如圖12中左側(cè)部分所示)的順序為:提供襯底基板的步驟；形成第四組圖形的步驟；形成柵極絕緣層的步驟；形成第二組圖形的步驟；形成第一組圖形的步驟；形成有源層的圖形的步驟；形成鈍化層的步驟；形成第一開孔、第二開孔和第三開孔的步驟；形成柵線引線電極、公共電極線引線電極和數(shù)據(jù)線引線電極的步驟。形成本發(fā)明第一種實施方式所述的陣列基板共需要7步構(gòu)圖工藝步驟。按照該制造方法可以獲得圖1至圖7中所示的陣列基板。在形成圖9至圖11中所示的陣列基板時，可以在所述形成鈍化層的步驟之后進行所述形成第二組圖形的步驟。當然，在所述形成鈍化層的步驟中形成的鈍化層16上應(yīng)當具有開口部，在所述形成第二組圖形的步驟中形成的像素電極20通過覆蓋所述開口部而與漏極11直接接觸。需要指出的是，此處所述的“開口部”需要具有較大的橫截面積，以確保像素電極20覆蓋開口部的部分的厚度可以與像素電極20的其他部分的厚度一致。如上所述，所述開口部具有較大的橫截面積，因此，可以直接形成具有開口部的鈍化層，或者在形成鈍化層后，再在鈍化層16上開設(shè)所述開口部。同樣地，在圖9至圖11中所示的第二種實施方式中，所述第二組圖形還可以包括柵線引線電極、公共電極線引線電極和數(shù)據(jù)線引線電極。為了簡化制造陣列基板的工藝步驟，優(yōu)選地，所述第二組圖形還可以包括柵線引線電極、公共電極線引線電極和數(shù)據(jù)線引線電極，即，可以在形成像素電極20的同時形成柵線引線電極、公共電極線引線電極和數(shù)據(jù)線引線電極。因此，在本發(fā)明所述的第二種實施方式的制造方法中，所述制造方法還包括形成第一開孔、第二開孔和第三開孔，所述第一開孔、所述第二開孔和所述第三開孔形成在所述鈍化層上，所述第一開孔、所述第二開孔和所述第三開孔均貫穿所述鈍化層，且所述第一開孔位于所述柵線引線上方，所述第二開孔位于所述公共電極線引線上方，所述第三開孔位于所述數(shù)據(jù)線引線上方，所述形成第二組圖形的步驟在所述形成第一開孔、第二開孔和第三開孔的步驟之后進行，使得所述柵線引線電極通過所述第一開孔與所述柵線引線電連接，所述公共電極線引線電極通過所述第二開孔與所述公共電極線引線電連接，所述數(shù)據(jù)線引線電極通過所述第三開孔與所述數(shù)據(jù)線引線電連接。與第一種實施方式中相似，應(yīng)當理解的是，所述第一開孔除了貫穿鈍化層16之夕卜，還應(yīng)貫穿柵極絕緣層14，所述第二開孔除了貫穿鈍化層16之外，也應(yīng)當貫穿柵極絕緣層14。所述第三開孔貫穿鈍化層16。第一開孔、第二開孔和第三開孔的設(shè)置方式以及橫截面積大小均可以與第一種實施方式中的相同，這里不再贅述。在本實施方式中，可以在形成所述第一開孔、所述第二開孔和所述第三開孔的同時形成所述開口部。綜上所述，本發(fā)明的第二種實施方式的制造方法的步驟(如圖12中左側(cè)部分所示)的順序為:提供襯底基板的步驟；形成第三組圖形的步驟；形成第四組圖形的步驟；形成柵極絕緣層的步驟；形成第一組圖形的步驟；形成有源層的圖形的步驟；形成鈍化層的步驟；形成第一開孔、第二開孔、第三開孔和開口部的步驟；形成像第二組圖形的步驟。形成本發(fā)明第一種實施方式所述的陣列基板共需要6步構(gòu)圖工藝步驟。按照這種方法可以獲得圖9至圖11中所示的陣列基板。
由此可知，與第一種實施方式相比，第二種實施方式的制造方法省去了一步光刻的步驟。應(yīng)當理解的是，在形成第二組圖形的步驟中形成的像素電極20包括像素電極本體21和從該像素電極本體21上突出的連接部22，該連接部22與漏極11直接接觸。本發(fā)明所述的陣列基板的制造方法工藝步驟簡單，且制得的陣列基板公共電極40和像素電極20之間電場可以分布的比較均勻。可以理解的是，以上實施方式僅僅是為了說明本發(fā)明的原理而采用的示例性實施方式，然而本發(fā)明并不局限于此。對于本領(lǐng)域內(nèi)的普通技術(shù)人員而言，在不脫離本發(fā)明的精神和實質(zhì)的情況下，可 以做出各種變型和改進，這些變型和改進也視為本發(fā)明的保護范圍。
權(quán)利要求
1.一種陣列基板，該陣列基板包括顯示區(qū)和與所述顯示區(qū)鄰接的周邊區(qū)，所述顯示區(qū)包括多個像素單元，每個所述像素單元內(nèi)都設(shè)置有薄膜晶體管和像素電極，其特征在于，所述薄膜晶體管的漏極與所述像素電極直接接觸。
2.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述陣列基板還包括公共電極線，所述像素單元包括公共電極，所述公共電極與所述公共電極線直接接觸。
3.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述像素電極包括像素電極本體和從所述像素電極本體上突出的連接部，所述連接部與所述薄膜晶體管的漏極直接接觸。
4.根據(jù)權(quán)利要求3所述的陣列基板，其特征在于，所述連接部位于所述薄膜晶體管的漏極與所述薄膜晶體管的柵極絕緣層之間。
5.根據(jù)權(quán)利要求3所述的陣列基板，其特征在于，所述連接部覆蓋所述薄膜晶體管的漏極的上表面的一部分。
6.根據(jù)權(quán)利要求1至5中任意一項所述的陣列基板，其特征在于，所述薄膜晶體管的有源層包括第一部分、第二部分和第三部分，所述第一部分覆蓋所述薄膜晶體管的源極的上表面的至少一部分，所述第二部分覆蓋所述薄膜晶體管的柵極絕緣層的上表面的一部分，所述第三部分覆蓋所述薄膜晶體管的漏極的上表面的至少一部分。
7.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述周邊區(qū)設(shè)置有柵線引線、在所述柵線引線的上方與該柵線引線電連接的柵線引線電極、公共電極線引線、設(shè)置在所述公共電極線引線上方且與該公共電極線引線電極、數(shù)據(jù)線引線和設(shè)置在所述數(shù)據(jù)線引線上方且與該數(shù)據(jù)線引線電連接的數(shù)據(jù)線引線電極，所述柵線引線與所述顯示區(qū)內(nèi)的柵線一一對應(yīng)地電連接，所述公共電極線引線與所述顯示區(qū)內(nèi)的公共電極線一一對應(yīng)地電連接，所述數(shù)據(jù)線引線與所述顯示區(qū)內(nèi)的數(shù)據(jù)線一一對應(yīng)地電連接，所述柵線引線電極、公共電極線引線電極和數(shù)據(jù)線引線電極均用于與外部驅(qū)動電路電連接。
8.根據(jù)權(quán)利要求7所述的陣列基板，其特征在于，所述柵線引線、公共電極線引線與所述柵線、所述公共電極線在同一膜層；和/或所述數(shù)據(jù)線引線與所述數(shù)據(jù)線在同一膜層。
9.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述薄膜晶體管的有源層由氧化物制成。
10.根據(jù)權(quán)利要求9所述的陣列基板，其特征在于，所述氧化物為銦鎵鋅氧化物。
11.一種顯示裝置，所述顯示裝置包括陣列基板，其特征在于，所述陣列基板為權(quán)利要求I至10中任意一項所述的陣列基板。
12.—種陣列基板的制造方法，其特征在于，所述制造方法包括以下步驟: 形成第一組圖形，該第一組圖形包括數(shù)據(jù)線、源極和漏極；和 形成第二組圖形，該第二組圖形包括像素電極，該像素電極與所述漏極直接接觸。
13.根據(jù)權(quán)利要求12所述的制造方法，其特征在于，所述制造方法還包括先后進行的: 形成第三組圖形，該第三組圖形包括公共電極；和 形成第四組圖形，該第四組圖形包括公共電極線，該公共電極線與所述公共電極直接接觸。
14.根據(jù)權(quán)利要求13所述的制造方法，其特征在于，在所述形成第一組圖形的步驟之前進行所述形成第三組圖形的步驟，所述第四組圖形還包括柵極、柵線、與所述柵線對應(yīng)連接的柵線引線和與所述公共電極線對應(yīng)連接的公共電極線引線，所述第一組圖形還包括與所述數(shù)據(jù)線對應(yīng)連接的數(shù)據(jù)線引線。
15.根據(jù)權(quán)利要求14的制造方法，其特征在于，所述制造方法還包括在所述形成第四組圖形的步驟后進行的形成柵極絕緣層的步驟，所述柵極絕緣層覆蓋所述第四組圖形。
16.根據(jù)權(quán)利要求15所述的制造方法，其特征在于，所述制造方法還包括在所述形成第一組圖形的步驟之后依次進行的: 形成有源層的圖形，所述有源層的圖形包括依次連接的第一部分、第二部分和第三部分，所述第一部分覆蓋所述源極的上表面的至少一部分，所述第二部分覆蓋所述柵極絕緣層的上表面的一部分，所述第三部分覆蓋所述漏極的上表面的至少一部分；和 形成鈍化層。
17.根據(jù)權(quán)利要求16所述的制造方法，其特征在于，在所述形成柵極絕緣層的步驟之后進行所述形成第二組圖形的步驟，并在所述形成第二組圖形步驟之后進行所述形成第一組圖形的步驟。
18.根據(jù)權(quán)利要求17所述的制造方法，其特征在于，所述制造方法還包括在所述形成鈍化層的步驟后進行: 在所述鈍化層上形成第一開孔、第二開孔和第三開孔，所述第一開孔、所述第二開孔和所述第三開孔均貫穿所述鈍化層，所述第一開孔位于所述柵線引線上方，所述第二開孔位于所述公共電極線引線上方，所述第三開孔位于所述數(shù)據(jù)線引線上方；和 在形成有所述第一開孔、所述第二開孔和所述第三開孔的鈍化層形成柵線引線電極、公共電極線引線電極和數(shù)據(jù)線引線電 極，所述柵線引線電極通過所述第一開孔與所述柵線引線電連接，所述公共電極引線電極通過所述第二開孔與所述公共電極線引線電連接，所述數(shù)據(jù)線弓I線電極通過所述第三開孔與所述數(shù)據(jù)線弓I線電連接。
19.根據(jù)權(quán)利要求15所述的制造方法，其特征在于，所述形成鈍化層的步驟后在所述鈍化層上形成開口部的步驟，在所述形成鈍化層的步驟之后進行所述形成所述第二組圖形的步驟，所述像素電極覆蓋所述開口部與所述漏極直接接觸。
20.根據(jù)權(quán)利要求19所述的制造方法，其特征在于，所述第二組圖形還包括柵線引線電極、公共電極線引線電極和數(shù)據(jù)線引線電極，所述制造方法還包括形成第一開孔、第二開孔和第三開孔，所述第一開孔、所述第二開孔和所述第三開孔形成在所述鈍化層上，所述第一開孔、所述第二開孔和所述第三開孔均貫穿所述鈍化層，且所述第一開孔位于所述柵線引線上方，所述第二開孔位于所述公共電極線引線上方，所述第三開孔位于所述數(shù)據(jù)線引線上方，所述形成第二組圖形的步驟在所述形成第一開孔、第二開孔和第三開孔的步驟之后進行，使得所述柵線引線電極通過所述第一開孔與所述柵線引線電連接，所述公共電極線引線電極通過所述第二開孔與所述公共電極線引線電連接，所述數(shù)據(jù)線引線電極通過所述第三開孔與所述數(shù)據(jù)線弓I線電連接。
21.根據(jù)權(quán)利要求12至20中任意一項所述的制造方法，其特征在于，所述像素電極包括像素電極本體和從所述像素電極本體上突出的連接部，所述連接部與所述薄膜晶體管的漏極直接接觸。
全文摘要
本發(fā)明公開一種陣列基板，該陣列基板包括顯示區(qū)和與所述顯示區(qū)鄰接的周邊區(qū)，所述顯示區(qū)包括多個像素單元，每個所述像素單元內(nèi)都設(shè)置有薄膜晶體管和像素電極，其中，所述薄膜晶體管的漏極與所述像素電極直接接觸。本發(fā)明還公開了一種包括所述陣列基板的顯示裝置和一種所述陣列基板的制造方法。在本發(fā)明所提供的陣列基板中，像素電極與薄膜晶體管之間直接接觸，從而不會產(chǎn)生接觸電阻，可以使得使公共電極和像素電極之間電場均勻分布。
文檔編號H01L21/77GK103235456SQ201310142870
公開日2013年8月7日 申請日期2013年4月23日 優(yōu)先權(quán)日2013年4月23日
發(fā)明者徐向陽, 聶竹華, 鄧立赟, 金玟秀, 王凱 申請人:合肥京東方光電科技有限公司, 京東方科技集團股份有限公司