半導(dǎo)體器件制造方法
【專利摘要】本發(fā)明公開了一種在襯底上通過側(cè)墻轉(zhuǎn)移圖形技術(shù)形成環(huán)狀或其它相通的連接結(jié)構(gòu)以及溝槽；在環(huán)狀或其它相通的連接結(jié)構(gòu)之間形成淺溝槽隔離；在襯底上形成假柵極線條，覆蓋了環(huán)狀或其它相通的連接結(jié)構(gòu)的多個相互獨立的鰭片溝道區(qū)，由此分隔相連鰭片結(jié)構(gòu)對不同器件的影響。依照本發(fā)明的半導(dǎo)體器件制造方法，利用側(cè)墻轉(zhuǎn)移圖形形成超細(xì)硅鰭片，同時在平面上形成溝道環(huán)，環(huán)尾或其它部位之上形成假柵，由此自動分割形成不同溝道，簡化了工藝、提高了器件制造精度。
【專利說明】
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，特別是涉及一種能簡易高效切割隔離 三維多柵FinFET的制造方法。 半導(dǎo)體器件制造方法
【背景技術(shù)】
[0002] 在當(dāng)前的亞20nm技術(shù)中，三維多柵器件（FinFET或Tri-gate)是主要的器件結(jié)構(gòu)， 這種結(jié)構(gòu)增強了柵極控制能力、抑制了漏電與短溝道效應(yīng)。
[0003] 例如，雙柵SOI結(jié)構(gòu)的M0SFET與傳統(tǒng)的單柵體Si或者SOI M0SFET相比，能夠抑 制短溝道效應(yīng)（SCE)以及漏致感應(yīng)勢壘降低（DIBL)效應(yīng)，具有更低的結(jié)電容，能夠?qū)崿F(xiàn)溝 道輕摻雜，可以通過設(shè)置金屬柵極的功函數(shù)來調(diào)節(jié)閾值電壓，能夠得到約2倍的驅(qū)動電流， 降低了對于有效柵氧厚度（EOT)的要求。而三柵器件與雙柵器件相比，柵極包圍了溝道區(qū) 頂面以及兩個側(cè)面，柵極控制能力更強。進一步地，全環(huán)繞納米線多柵器件更具有優(yōu)勢。
[0004] 現(xiàn)有的FinFET結(jié)構(gòu)以及制造方法通常采用了自對準(zhǔn)二次圖形曝光技術(shù)（SADP)， 包括：在體Si或者SOI襯底上形成硬掩模層以及犧牲層并圖形化，在犧牲層側(cè)面周圍形成 環(huán)狀(通常為矩形框）的第一側(cè)墻，去除犧牲層，在襯底上留下環(huán)狀的第一側(cè)墻；旋涂光刻膠 層，遮蔽第一側(cè)墻中心部分，僅暴露環(huán)狀側(cè)墻的尾部，以便于切割鰭片；以光刻膠層為掩模， 刻蝕去除暴露的側(cè)墻尾部，從而在襯底上留下沿第一方向延伸的多個側(cè)墻線條；以側(cè)墻線 條為掩模，刻蝕襯底形成鰭片和溝槽。此后，在溝槽中填充絕緣隔離介質(zhì)形成淺溝槽隔離， 而在鰭片中摻雜形成源漏區(qū)，橫跨鰭片形成柵極堆疊。
[0005] 上述構(gòu)成多個鰭片的工藝方法在形成每個鰭片時均需要對應(yīng)的至少一次光刻膠 掩模光刻，以切割側(cè)墻環(huán)的尾部以使相連鰭片結(jié)構(gòu)的不同器件實現(xiàn)電學(xué)隔離，因此使得工 藝復(fù)雜，成本上升。此外，當(dāng)電路布局復(fù)雜度提高時，多個鰭片相連構(gòu)成復(fù)雜電路時，光刻膠 分別對準(zhǔn)各自有源區(qū)圖形的精度成為制約器件集成度提高的因素之一。
[0006] 因此，需要一種簡易、高效的切割形成鰭片形成不同器件的工藝方法。
【發(fā)明內(nèi)容】
[0007] 由上所述，本發(fā)明的目的在于克服上述技術(shù)困難，提出一種新的FinFET制造方 法，能通過簡化工藝實現(xiàn)簡易、高效的切割形成鰭片并以此形成不同器件。
[0008] 為此，本發(fā)明提供了一種半導(dǎo)體器件制造方法，包括：在襯底上通過側(cè)墻轉(zhuǎn)移圖形 技術(shù)形成環(huán)狀或其它相通的連接結(jié)構(gòu)以及溝槽；在環(huán)狀或其它相通的連接結(jié)構(gòu)之間形成淺 溝槽隔離；在襯底上形成假柵極線條，覆蓋了環(huán)狀或其它相通的連接結(jié)構(gòu)的多個相互獨立 的鰭片溝道區(qū)，由此分隔相連鰭片結(jié)構(gòu)對不同器件的影響。
[0009] 其中，形成環(huán)狀或其它相通的連接結(jié)構(gòu)的步驟進一步包括：在襯底上形成犧牲層 圖形；在犧牲層圖形周圍形成環(huán)狀或其它相通的連接形狀的側(cè)墻；去除犧牲層圖形，在襯 底上留下環(huán)狀或其它相通的連接形狀的側(cè)墻；以環(huán)狀或其它相通的連接形狀的側(cè)墻為掩 模，刻蝕襯底形成環(huán)狀或其它相通的連接形狀結(jié)構(gòu)以及溝槽。
[0010] 其中，犧牲層圖形材質(zhì)包括氧化硅、氮化硅、非晶硅、多晶硅、氮氧化硅、非晶碳、 DLC、光刻膠及其組合。
[0011] 其中，形成犧牲層圖形之前進一步包括在襯底上形成硬掩模。
[0012] 其中，形成淺溝槽隔離的步驟進一步包括：在環(huán)狀或其它相通的連接形狀結(jié)構(gòu)之 間的溝槽中填充絕緣隔離介質(zhì)；回刻絕緣隔離介質(zhì)，以暴露部分環(huán)狀或其它相通的連接形 狀結(jié)構(gòu)。
[0013] 其中，形成淺溝槽隔離之后進一步包括在環(huán)狀或其它相通的連接形狀結(jié)構(gòu)中和/ 或底部形成穿通阻擋層。
[0014] 其中，形成假柵極線條的步驟進一步包括：在襯底上形成假柵極堆疊層；在假柵 極堆疊層上形成光刻膠圖形，與環(huán)狀或其它相通的連接形狀結(jié)構(gòu)的多個部分重疊；以光刻 膠圖形為掩模，刻蝕去除未被覆蓋的假柵極堆疊層，留下覆蓋了環(huán)狀或其它相通的連接形 狀結(jié)構(gòu)的多個部分的假柵極線條。
[0015] 其中，假柵極線條覆蓋了環(huán)狀或其它相通的連接形狀結(jié)構(gòu)的首部和或尾部。
[0016] 其中，假柵極線條覆蓋了環(huán)狀或其它相通的連接形狀結(jié)構(gòu)的中部。
[0017] 其中，環(huán)狀或其它相通的連接形狀結(jié)構(gòu)為矩形框、圓形框、多邊形框。
[0018] 其中，進一步包括：在假柵極線條兩側(cè)的鰭片上形成柵極側(cè)墻和源漏區(qū)；在器件 上形成層間介質(zhì)層；去除假柵極線條，在層間介質(zhì)層中留下柵極溝槽；在柵極溝槽中形成 柵極堆疊。
[0019] 依照本發(fā)明的半導(dǎo)體器件制造方法，利用側(cè)墻轉(zhuǎn)移圖形形成超細(xì)硅鰭片，同時在 平面上形成溝道環(huán)，環(huán)尾或其它部位之上形成假柵，由此自動分割形成不同溝道，簡化了工 藝、提商了器件制造精度。
【專利附圖】
【附圖說明】
[0020] 以下參照附圖來詳細(xì)說明本發(fā)明的技術(shù)方案，其中：
[0021] 圖1至圖14為依照本發(fā)明的FinFET制造方法各步驟的剖面示意圖；
[0022] 圖15為依照本發(fā)明的FinFET制造方法的示意性流程圖。
【具體實施方式】
[0023] 以下參照附圖并結(jié)合示意性的實施例來詳細(xì)說明本發(fā)明技術(shù)方案的特征及其技 術(shù)效果，公開了能簡易、高效的切割形成鰭片的FinFET制造方法。需要指出的是，類似的附 圖標(biāo)記表示類似的結(jié)構(gòu)，本申請中所用的術(shù)語"第一"、"第二"、"上"、"下"等等可用于修飾 各種器件結(jié)構(gòu)或制造工序。這些修飾除非特別說明并非暗示所修飾器件結(jié)構(gòu)或制造工序的 空間、次序或?qū)蛹夑P(guān)系。
[0024] 值得注意的是，以下各個附圖中上部部分為器件沿第一方向（鰭片延伸方向，源漏 延伸方向）的剖視圖，下部部分為器件的頂視圖。在此為了簡便起見，本說明書以下將借用 "環(huán)狀結(jié)構(gòu)"來指代"相通的連接結(jié)構(gòu)"并且優(yōu)選指代"環(huán)狀以及其他(例如方框、圓框、橢圓 框、多邊形框等）相通的連接結(jié)構(gòu)"，但是在權(quán)利要求以及
【發(fā)明內(nèi)容】
部分中將明確采用環(huán)狀 以及/或者其他相通的連接結(jié)構(gòu)(作為概括，使用"相通的連接結(jié)構(gòu)"來指代這些結(jié)構(gòu)1P)來 表述圖中示意性的結(jié)構(gòu)1P。
[0025] 如圖1所示，在襯底1上形成硬掩模層2。提供襯底1，襯底1依照器件用途需要 而合理選擇，可包括單晶體娃（Si )、單晶體鍺（Ge )、應(yīng)變娃（Strained Si )、鍺娃（SiGe )，或 是化合物半導(dǎo)體材料，例如氮化鎵（GaN)、砷化鎵（GaAs)、磷化銦（InP)、銻化銦（InSb)，以 及碳基半導(dǎo)體例如石墨烯、SiC、碳納管等等。出于與CMOS工藝兼容的考慮，襯底1優(yōu)選地 為體Si。優(yōu)選地，在襯底1上通過LPCVD、PECVD等工藝沉積形成硬掩模2以在后續(xù)刻蝕過 程中保護襯底表面以降低表面缺陷，材質(zhì)例如為氧化硅、氮化硅、氮氧化硅及其組合。自然， 當(dāng)精細(xì)控制刻蝕參數(shù)以減小過刻蝕時，硬掩模2實際上也可以省略。如圖1下部所示，硬掩 模2此時完全覆蓋了襯底1表面。
[0026] 如圖2所示，在硬掩模2上形成犧牲層3以及多個光刻膠圖形4。通過LPCVD、 PECVD、HDPCVD、UHVCVD、MOCVD、MBE、ALD、蒸發(fā)、濺射、熱氧化、化學(xué)氧化、旋涂等工藝，形成 犧牲層3,用以控制稍后鰭片之間的間距。犧牲層3材料例如氧化硅、氮化硅、非晶硅、多晶 硅、氮氧化硅、非晶碳、DLC、光刻膠以及其他低k或者高k材料及其組合。如圖2所示，犧牲 層3完全覆蓋了硬掩模2以及襯底1。在犧牲層3上旋涂光刻膠層并采用已知的曝光/光 刻工藝形成光刻膠圖形4。圖形4的寬度等于稍后要形成溝槽寬度或者鰭片間距。值得注 意的是，本發(fā)明附圖僅示意性示出了一個圖形4,實際上依照器件布局需要可以存在多個圖 形4,這些光刻膠圖形4大小形狀可以相同或者不同，可以平行、相交或者相連。如圖2所 示，圖形4具有較長的一對側(cè)邊，其延伸方向稱為第一方向，較短的一對側(cè)邊的延伸方向則 稱為第二方向，第二方向垂直于第一方向。
[0027] 如圖3所示，以光刻膠圖形4為掩模，刻蝕犧牲層3,形成犧牲層圖形3P。亥lj蝕優(yōu) 選采用各向異性的刻蝕方法，例如等離子體干法刻蝕、反應(yīng)離子刻蝕（RIE)、各向異性的濕 法刻蝕(例如TMAH針對Si基材質(zhì))。形成的犧牲層圖形3P與光刻膠圖形4寬度相同，均為 稍后要形成溝槽寬度或者鰭片間距，并且距離襯底1或者硬掩模2的邊界有一定距離。隨 后，優(yōu)選地，采用濕法工藝去除光刻膠圖形4。
[0028] 如圖4所示，在整個器件上形成側(cè)墻材料層5。通過LPCVD、PECVD、HDPCVD、UHVCVD、 M0CVD、MBE、ALD、蒸發(fā)、濺射、熱氧化、化學(xué)氧化、旋涂等工藝，在器件上形成側(cè)墻材料層5，覆 蓋了硬掩模2頂部、犧牲層圖形3P的側(cè)面以及頂部。側(cè)墻材料層5可以是氧化硅、氮化硅、 氮氧化硅、非晶碳、類金剛石無定形碳（DLC)等及其組合。優(yōu)選地，側(cè)墻材料層5材質(zhì)與犧 牲層圖形3P以及硬掩模2相比具有較高的刻蝕選擇性，例如三者材質(zhì)均不同。如圖4下部 所示，側(cè)墻材料層5完全覆蓋了器件，因此其下方的犧牲層圖形3P顯示為虛線框。
[0029] 如圖5所示，刻蝕側(cè)墻材料層5,在犧牲層圖形3P周圍形成了環(huán)狀的側(cè)墻5S。優(yōu) 選等離子體干法刻蝕或者RIE，基本完全去除了硬掩模2上的層5以及犧牲層圖形3P頂部 的層5,僅在犧牲層圖形3P側(cè)面留下了一圈環(huán)狀的側(cè)墻5S。側(cè)墻5S的頂視圖形狀依照犧 牲層圖形3P來確定，在本發(fā)明一個實施例中為單獨的矩形框，在其他實施例中可以為多個 框組合形成的環(huán)狀多邊形框。側(cè)墻5S的厚度為稍后鰭片的寬度，依照器件電學(xué)性能需要而 設(shè)定，例如10?l〇〇nm并優(yōu)選10?30nm。
[0030] 如圖6所示，選擇性去除犧牲層圖形3P。優(yōu)選濕法腐蝕，腐蝕液依照犧牲層圖形 3P材質(zhì)以及相鄰的側(cè)墻5S材質(zhì)來選擇。例如采用熱磷酸去除氮化硅材質(zhì)，HF基腐蝕液去 除氧化硅材質(zhì)，雙氧水或含臭氧的去離子水去除非晶碳、DLC，TMAH去除多晶硅、非晶硅等。 移除了犧牲層圖形3P之后，在硬掩模2上僅留下了環(huán)狀的側(cè)墻5S。
[0031] 如圖7所示，選擇性去除未被側(cè)墻5S覆蓋的硬掩模2,直至暴露襯底1。與圖6所 示步驟類似，優(yōu)選采用濕法腐蝕去除硬掩模2,僅在側(cè)墻5S下方留下同樣為環(huán)狀的硬掩模 圖形2,硬掩模圖形2與側(cè)墻5具有暴露了襯底1的開口。
[0032] 如圖8所示，以側(cè)墻5S和硬掩模圖形2為掩模，刻蝕襯底1，在襯底1中形成了多 個環(huán)狀結(jié)構(gòu)1P以及環(huán)狀結(jié)構(gòu)之間的相應(yīng)的溝槽1G。在本發(fā)明一個實施例中，環(huán)狀結(jié)構(gòu)1P 為矩形中空桶壁，也即頂視圖中水平剖面為矩形框。在本發(fā)明其他實施例中，結(jié)構(gòu)1P依照 前述圖形4的不同而可以為其它相通的連接結(jié)構(gòu)，例如線條為曲折的、封閉的、開口的、矩 形截面、多邊形截面、圓形截面、橢圓截面等等及其組合。
[0033] 如圖9所示，在溝槽1G中填充絕緣隔離介質(zhì)，形成淺溝槽隔離（STI)6。在整個器 件上通過LPCVD、PECVD、HDPCVD、UHVCVD、M0CVD、MBE、ALD、蒸發(fā)、濺射、熱氧化、化學(xué)氧化、旋 涂等工藝沉積絕緣隔離介質(zhì)，例如包括氧化硅、氮化硅、氮氧化硅、低k材料及其組合，其中 低k材料包括但不限于有機低k材料(例如含芳基或者多元環(huán)的有機聚合物)、無機低k材 料(例如無定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、BSG、PSG、BPSG)、多孔低k材料(例如二 硅三氧烷（SSQ)基多孔低k材料、多孔二氧化硅、多孔SiOCH、摻C二氧化硅、摻F多孔無定 形碳、多孔金剛石、多孔有機聚合物)。隨后CMP平坦化絕緣隔離介質(zhì)直至暴露硬掩模層2 或者環(huán)狀結(jié)構(gòu)1P頂部。進一步，回刻（etch-back)刻蝕絕緣隔離介質(zhì)以暴露出環(huán)狀結(jié)構(gòu)1P 的一部分并重新形成多個溝槽1G，溝槽深度例如其環(huán)狀結(jié)構(gòu)1P高度的1/3?2/3,環(huán)狀結(jié) 構(gòu)1P之間留下的絕緣隔離介質(zhì)構(gòu)成了 STI6。
[0034] 優(yōu)選地，在形成STI6之前或之后，通過離子注入并退火激活，或者沉積摻雜層并 退火擴散，使得環(huán)狀結(jié)構(gòu)1P中STI6頂部平面附近形成了摻雜層或者絕緣層1S，用于隔離未 來溝道區(qū)以避免寄生效應(yīng)或者泄漏電流，可以稱作溝道穿通阻擋層（PTSL)。注入的或者擴 散的摻雜雜質(zhì)可以包括C、F、N、0、B、P、As、Ge、Ga、Sn、In、Si等及其組合，摻雜層可以包括 硼硅酸玻璃（BSG)、磷硅酸玻璃（PSG)、硼磷硅酸玻璃（BPSG)、摻雜氧化硅、摻雜的旋涂玻璃 (S0G)、摻雜氮化硅（SiNx )、摻雜非晶硅、摻雜多晶硅、摻雜非晶碳、摻雜低k材料（1 ow-k)等 及其組合。優(yōu)選地，進一步提高注入深度或者選擇沉積的摻雜層位置，使得環(huán)狀結(jié)構(gòu)1P底 部與襯底1的界面處也形成類似或者相同材料的STI穿通阻擋層(未示出）。穿通阻擋層可 以是具有上述雜質(zhì)的高摻雜半導(dǎo)體區(qū)，或者是具有上述雜質(zhì)的氧化硅基的絕緣材料。
[0035] 優(yōu)選地，拋光并清洗暴露的環(huán)狀結(jié)構(gòu)1P頂部，以減小其表面缺陷。
[0036] 如圖10所示，在器件上形成假柵極堆疊層7。例如通過LPCVD、PECVD、HDPCVD、 UHVCVD、M0CVD、MBE、ALD、蒸發(fā)、濺射、熱氧化、化學(xué)氧化等方法形成了假柵極絕緣層7A、假柵 極材料層7B以及優(yōu)選地假柵極蓋層7C。假柵極絕緣層7A例如為氧化硅、氮氧化硅或高k材 料，高 k材料包括但不限于包括選自 Hf02、HfSi0x、HfSi0N、HfA10x、HfTa0 x、HfLa0x、HfAlSi0x、 HfLaSiOx的鉿基材料(其中，各材料依照多元金屬組分配比以及化學(xué)價不同，氧原子含量X 可合理調(diào)整，例如可為1?6且不限于整數(shù))，或是包括選自Zr02、La203、LaA10 3、Ti02、Y203 的稀土基高K介質(zhì)材料，或是包括A1203，以其上述材料的復(fù)合層。假柵極材料層7B例如為 多晶硅、非晶硅、非晶鍺、非晶碳、DLC及其組合。假柵極蓋層7C優(yōu)選較硬的材質(zhì)以實現(xiàn)硬 掩模層或者保護蓋層的作用，其材質(zhì)例如氮化硅、DLC等及其組合。如圖10下部所示，假柵 極堆疊層7完全覆蓋了整個器件平面，因此下方的環(huán)狀結(jié)構(gòu)1P以虛線框表示。
[0037] 如圖11所示，在假柵極堆疊7 (假柵極蓋層7C)頂部形成假柵極掩模圖形7P。采 用已知的光刻膠旋涂、曝光、顯影工藝，形成假柵極掩模圖形7P，圖形7P沿第二方向延伸， 第二方向垂直于第一方向。其中如圖11下部所示，光刻膠的假柵極掩模圖形7P與環(huán)狀結(jié) 構(gòu)的(第二方向上的）側(cè)邊重合或重疊，并優(yōu)選至少覆蓋了環(huán)狀結(jié)構(gòu)1P的首部（head)或者 尾部（tail)，例如頂視圖中矩形框的較短的(第二方向上的）相對側(cè)邊。此外，圖形7P還覆 蓋了環(huán)狀結(jié)構(gòu)1P的中部，例如矩形框的中心線。其中，首部或者尾部的圖形7P用于定義假 柵極線條，而中部的7P則用于定義未來器件的最終或者真實柵極線條。
[0038] 如圖12所示，以假柵極掩模圖形7P為掩模，刻蝕假柵極堆疊7 (7(：、78、7八)，直至 暴露未被圖形7P (及其下方的層7C/7B/7A)覆蓋的環(huán)狀結(jié)構(gòu)1P頂部和STI6頂部?？涛g例 如采用各向異性干法刻蝕，或者針對相鄰結(jié)構(gòu)材質(zhì)不同的特點選用濕法腐蝕。此處，假柵極 線條(首部或者尾部）與真柵極線條(中部）同時刻蝕，假柵極線條(首部或者尾部）自動遮蔽 了其下方的環(huán)狀結(jié)構(gòu)1P的首部或者尾部，也即自動切割或者分隔了至少兩個鰭片1F，無需 后續(xù)工藝進一步處理環(huán)狀結(jié)構(gòu)或者鰭片結(jié)構(gòu)。環(huán)狀結(jié)構(gòu)1P露出的部分可稱為鰭片結(jié)構(gòu)1F， 為沿第一方向延伸的多個平行線條，堅立在襯底1上。去除圖形7P之后，在襯底上留下沿 第一方向延伸的多個平行的假柵極線條7C/7B/7A，分別位于環(huán)狀結(jié)構(gòu)1P的首部或尾部(第 二方向的較短側(cè)邊）以及中部(第一方向的長邊中部)。
[0039] 如圖13所示，在假柵極線條的沿第一方向的側(cè)面形成柵極側(cè)墻8和源漏區(qū)9。通 過沉積、刻蝕等已知工藝形成氮化硅、DLC、非晶碳等材質(zhì)的柵極側(cè)墻8,位于假柵極線條的 沿第一方向的側(cè)面。以柵極側(cè)墻8為掩模，在沿第一防線延伸的鰭片1F(柱狀結(jié)構(gòu)1P的較 長側(cè)邊）頂部形成源漏區(qū)9。源漏區(qū)9可以是注入的摻雜區(qū)，或者是外延形成的提升源漏。 提升源漏材質(zhì)可以與襯底1、鰭片1F相同，例如均為Si，也可以材質(zhì)不同，例如具有更高應(yīng) 力的SiGe、Si : C、Si : H、SiSn、GeSn、SiGe: C等及其組合。進一步，可以在形成柵極側(cè)墻8之 前進一步輕摻雜注入形成LDD結(jié)構(gòu)(未示出）。
[0040] 如圖14所示，形成最終柵極結(jié)構(gòu)。在整個器件上旋涂或者沉積低k材料的層間介 質(zhì)層（ILD，未示出）；選擇性刻蝕去除假柵極線條，在ILD中形成沿第二方向延伸的柵極溝 槽；在柵極溝槽中沉積填充柵極絕緣層10A以及柵極導(dǎo)電層10B，方法例如是LPCVD、PECVD、 HDPCVD、UHVCVD、M0CVD、MBE、ALD、熱氧化、化學(xué)氧化、蒸發(fā)、濺射。柵極絕緣層10A為高k材 料，包括但不限于包括選自 Hf02、HfSi0x、HfSi0N、HfA10x、HfTa0 x、HfLa0x、HfAlSi0x、HfLaSi0x 的鉿基材料(其中，各材料依照多元金屬組分配比以及化學(xué)價不同，氧原子含量X可合理調(diào) 整，例如可為1?6且不限于整數(shù))，或是包括選自Zr0 2、La203、LaA103、Ti02、Y 203的稀土基 高Κ介質(zhì)材料，或是包括Α1203，以其上述材料的復(fù)合層。柵極導(dǎo)電層10Β則可為多晶硅、多 晶鍺硅、或金屬，其中金屬可包括 Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、 Eu、Nd、Er、La等金屬單質(zhì)、或這些金屬的合金以及這些金屬的氮化物，柵極導(dǎo)電層10B中還 可摻雜有C、F、N、0、B、P、As等元素以調(diào)節(jié)功函數(shù)。柵極導(dǎo)電層10B與柵極絕緣層10A之 間還優(yōu)選通過PVD、CVD、ALD等常規(guī)方法形成氮化物的阻擋層(未示出），阻擋層材質(zhì)為M xNy、 MxSiyNz、MxAlyN z、MaAlxSiyNz，其中 Μ 為 Ta、Ti、Hf、Zr、Mo、W 或其它元素。
[0041] 此后，可以采用后柵工藝進一步完成器件制造（以下各部件均未示出）。例如，采用 PECVD、蒸發(fā)、濺射等工藝形成氮化硅的蓋層，并采用CMP、回刻等方法平坦化柵極堆疊10以 及蓋層，直至暴露ILD。在器件上形成第二ILD，并刻蝕第二ILD形成暴露源漏區(qū)的源漏接觸 孔。在接觸孔中蒸發(fā)、濺射、MOCVD、MBE、ALD形成金屬層(未示出），其材質(zhì)例如Ni、Pt、Co、 Ti、W等金屬以及金屬合金。在250?1000攝氏度下退火lms?lOmin，使得金屬或金屬合 金與源漏區(qū)中所含的Si元素反應(yīng)形成金屬硅化物，以降低接觸電阻。通過PECVD、MOCVD、 蒸發(fā)、濺射等工藝，在接觸孔中形成金屬、金屬合金、及其金屬氮化物，其中金屬可以包括W、 八1、11、4113 8、1〇、(：11及其組合。平坦化各層金屬直至暴露第二10)，形成了接觸塞。
[0042] 器件在實際工作過程中，位于頂視圖中部的真實柵極將施加合適的控制電壓，使 得其下方的溝道區(qū)反型或者增強而連通兩側(cè)的源漏區(qū)。但是位于頂視圖中上下（中部兩側(cè)， 源漏區(qū)外側(cè)）的虛擬（dummy)柵極雖然也是采用了金屬-高k堆疊結(jié)構(gòu)，但是在布圖布線過 程中不形成外接的插塞，因此在器件工作過程中假柵電極不通電，依靠關(guān)閉溝道來實現(xiàn)器 件的電學(xué)隔離（也即不通電的假柵極下方的環(huán)狀結(jié)構(gòu)1P，此處的結(jié)構(gòu)1P不具備源漏的（反 型)高摻雜，因此通過PN結(jié)或者PIN結(jié)來實現(xiàn)電學(xué)隔離)，因此不同于以往的現(xiàn)有技術(shù)，本發(fā) 明無需完全刻蝕去除假柵極下方的環(huán)狀結(jié)構(gòu)1P部分，簡化了工藝。
[0043] 依照本發(fā)明的半導(dǎo)體器件制造方法，利用側(cè)墻轉(zhuǎn)移圖形形成超細(xì)硅鰭片，同時在 平面上形成溝道環(huán)，環(huán)尾或其它部位之上形成假柵，由此自動分割形成不同溝道，簡化了工 藝、提商了器件制造精度。
[0044] 盡管已參照一個或多個示例性實施例說明本發(fā)明，本領(lǐng)域技術(shù)人員可以知曉無需 脫離本發(fā)明范圍而對器件結(jié)構(gòu)做出各種合適的改變和等價方式。此外，由所公開的教導(dǎo)可 做出許多可能適于特定情形或材料的修改而不脫離本發(fā)明范圍。因此，本發(fā)明的目的不在 于限定在作為用于實現(xiàn)本發(fā)明的最佳實施方式而公開的特定實施例，而所公開的器件結(jié)構(gòu) 及其制造方法將包括落入本發(fā)明范圍內(nèi)的所有實施例。
【權(quán)利要求】
1. 一種半導(dǎo)體器件制造方法，包括： 在襯底上通過側(cè)墻轉(zhuǎn)移圖形技術(shù)形成環(huán)狀或其它相通的連接結(jié)構(gòu)以及溝槽； 在環(huán)狀或其它相通的連接結(jié)構(gòu)之間形成淺溝槽隔離； 在襯底上形成假柵極線條，覆蓋了環(huán)狀或其它相通的連接結(jié)構(gòu)的多個相互獨立的鰭片 溝道區(qū)，由此分隔相連鰭片結(jié)構(gòu)對不同器件的影響。
2. 如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，形成環(huán)狀或其它相通的連接結(jié)構(gòu)的步 驟進一步包括： 在襯底上形成犧牲層圖形； 在犧牲層圖形周圍形成環(huán)狀或其它相通的連接形狀的側(cè)墻； 去除犧牲層圖形，在襯底上留下環(huán)狀或其它相通的連接形狀的側(cè)墻； 以環(huán)狀或其它相通的連接形狀的側(cè)墻為掩模，刻蝕襯底形成環(huán)狀或其它相通的連接形 狀結(jié)構(gòu)以及溝槽。
3. 如權(quán)利要求2的半導(dǎo)體器件制造方法，其中，犧牲層圖形材質(zhì)包括氧化硅、氮化硅、 非晶硅、多晶硅、氮氧化硅、非晶碳、DLC、光刻膠及其組合。
4. 如權(quán)利要求2的半導(dǎo)體器件制造方法，其中，形成犧牲層圖形之前進一步包括在襯 底上形成硬掩模。
5. 如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，形成淺溝槽隔離的步驟進一步包括： 在環(huán)狀或其它相通的連接形狀結(jié)構(gòu)之間的溝槽中填充絕緣隔離介質(zhì)； 回刻絕緣隔離介質(zhì)，以暴露部分環(huán)狀或其它相通的連接形狀結(jié)構(gòu)。
6. 如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，形成淺溝槽隔離之后進一步包括在環(huán) 狀或其它相通的連接形狀結(jié)構(gòu)中和/或底部形成穿通阻擋層。
7. 如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，形成假柵極線條的步驟進一步包括： 在襯底上形成假柵極堆疊層； 在假柵極堆疊層上形成光刻膠圖形，與環(huán)狀或其它相通的連接形狀結(jié)構(gòu)的多個部分重 置； 以光刻膠圖形為掩模，刻蝕去除未被覆蓋的假柵極堆疊層，留下覆蓋了環(huán)狀或其它相 通的連接形狀結(jié)構(gòu)的多個部分的假柵極線條。
8. 如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，假柵極線條覆蓋了環(huán)狀或其它相通的 連接形狀結(jié)構(gòu)的首部和或尾部。
9. 如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，假柵極線條覆蓋了環(huán)狀或其它相通的 連接形狀結(jié)構(gòu)的中部。
10. 如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，環(huán)狀或其它相通的連接形狀結(jié)構(gòu)為矩 形框、圓形框、多邊形框。
11. 如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，進一步包括： 在假柵極線條兩側(cè)的鰭片上形成柵極側(cè)墻和源漏區(qū)； 在器件上形成層間介質(zhì)層； 去除假柵極線條，在層間介質(zhì)層中留下柵極溝槽； 在柵極溝槽中形成柵極堆疊。
【文檔編號】H01L21/336GK104124160SQ201310143802
【公開日】2014年10月29日 申請日期:2013年4月23日 優(yōu)先權(quán)日:2013年4月23日
【發(fā)明者】殷華湘, 賈宬, 朱慧瓏 申請人:中國科學(xué)院微電子研究所