一種抬升共源區(qū)的nor型閃存單元及其制備方法
【專利摘要】本發(fā)明公開了一種抬升共源區(qū)的NOR型閃存單元及其制備方法，該閃存單元包括：襯底；于襯底表面之下通過注入形成的共源區(qū)和漏區(qū)；于共源區(qū)與漏區(qū)之間的襯底表面形成的溝道區(qū)；形成于溝道區(qū)之上的隧穿層；形成于隧穿層之上的存儲(chǔ)層；形成于存儲(chǔ)層之上的阻擋層；以及形成于阻擋層之上的柵電極；其中，該共源區(qū)形成過程中首先采用外延工藝實(shí)現(xiàn)共源區(qū)域的抬升，隨后通過在淺槽隔離區(qū)下方和閃存單元的共源區(qū)進(jìn)行離子注入形成淺槽隔離區(qū)下方與共享源區(qū)低阻連接。本發(fā)明通過引入外延工藝在實(shí)現(xiàn)共源區(qū)抬升的同時(shí)完成了淺槽隔離區(qū)沿溝寬方向上有源區(qū)的擴(kuò)展，有效擬制了傳統(tǒng)NOR型閃存器件尺寸縮小過程中的穿通效應(yīng)，實(shí)現(xiàn)NOR型器件沿溝長方向的進(jìn)一步按比例縮小。
【專利說明】-種抬升共源區(qū)的NOR型閃存單元及其制備方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于微電子器件及存儲(chǔ)器【技術(shù)領(lǐng)域】，尤其涉及一種抬升共源區(qū)的N0R型閃 存單元及其制備方法。
【背景技術(shù)】
[0002] 半導(dǎo)體存儲(chǔ)技術(shù)是微電子【技術(shù)領(lǐng)域】的關(guān)鍵技術(shù)之一。隨著信息技術(shù)從網(wǎng)絡(luò)和計(jì)算 為核心轉(zhuǎn)入以存儲(chǔ)為核心，存儲(chǔ)技術(shù)的研究成為了信息技術(shù)研究的重要方向。作為一個(gè)重 要的產(chǎn)品類型，閃存存儲(chǔ)器近年來由于多媒體、智能手機(jī)等市場的拓展獲得了迅速的發(fā)展。 閃存存儲(chǔ)器主要包括N0R型閃存和NAND型閃存，N0R型閃存因?yàn)槠涓咚俚奶卣魍ǔＳ糜诖?碼存儲(chǔ)，多見于手機(jī)和通訊芯片中。
[0003] 常規(guī)的N0R型閃存芯片采用多晶硅浮柵存儲(chǔ)技術(shù)，N0R型芯片存儲(chǔ)單元的編程采 用溝道熱電子注入（CHE)的編程方式。隨著存儲(chǔ)器件高集成密度要求的增加，存儲(chǔ)單元尺 寸縮小就成為其主要的方向。一般N0R型閃存單元通過減小溝道寬度來進(jìn)行。但進(jìn)入65 納米以后，溝道長度方向尺寸的減小也成為器件按比例縮小的重要思路。
[0004] 圖1(a)給出了典型的N0R型閃存的版圖形式，N0R型閃存器件采用了多個(gè)單元共 享源區(qū)（CS :common source)的方式來提高集成密度，圖1 (b)至圖1 (d)給出了在版圖AA'， BB'，CC'方向的理想的存儲(chǔ)單元的剖面圖，這里，共享的源區(qū)CS主要通過淺槽隔離區(qū)（STI) 底部的N型注入來進(jìn)行連接（如圖1 (d))?；谶@種連接形式，實(shí)際得到的基本存儲(chǔ)單元的 結(jié)構(gòu)如圖2所示，可以看出，實(shí)際存儲(chǔ)單元相比理想的存儲(chǔ)單元（如圖lb)具有深的源結(jié)區(qū) 使得存儲(chǔ)單元具有非對稱的源漏摻雜截面。特別是，共源區(qū)通過STI底部的摻雜注入實(shí)現(xiàn) 使得存儲(chǔ)單元邊緣區(qū)出現(xiàn)的源結(jié)更深。另一方面，為了采用注入方法來實(shí)現(xiàn)共源區(qū)連接通 常需要首先去除STI中絕緣層，在刻蝕過程中使得源區(qū)部分的硅襯底發(fā)生過刻蝕，這種硅 的過刻蝕進(jìn)一步使得源結(jié)深度加大。隨著單元溝長的縮短，這種非對稱結(jié)構(gòu)的直接后果就 會(huì)形成嚴(yán)重的穿通現(xiàn)象，從而使得存儲(chǔ)單元很難正常工作。
【發(fā)明內(nèi)容】
[0005] (一）要解決的技術(shù)問題
[0006] 針對N0R型閃存單元在溝長減小過程中由于深的源結(jié)區(qū)所引起的溝道容易穿通 的技術(shù)難題，本發(fā)明的主要目的在于提供一種抬升共源區(qū)的N0R型閃存單元及其制備方 法，以抑制短溝效應(yīng)和穿通現(xiàn)象的發(fā)生，實(shí)現(xiàn)閃存單元的進(jìn)一步縮減。
[0007] (二）技術(shù)方案
[0008] 為達(dá)到上述目的，本發(fā)明提供了一種抬升共源區(qū)的N0R型閃存單元，包括：襯底； 于襯底表面之下通過注入形成的共源區(qū)和漏區(qū)；于共源區(qū)與漏區(qū)之間的襯底表面形成的溝 道區(qū)；形成于溝道區(qū)之上的隧穿層；形成于隧穿層之上的存儲(chǔ)層；形成于存儲(chǔ)層之上的阻 擋層；以及形成于阻擋層之上的柵電極；其中，該共源區(qū)形成過程中首先采用外延工藝實(shí) 現(xiàn)共源區(qū)域的抬升，隨后通過在淺槽隔離區(qū)下方和閃存單元的共源區(qū)進(jìn)行離子注入形成淺 槽隔離區(qū)下方與共享源區(qū)低阻連接。
[0009] 上述方案中，所述共源區(qū)和漏區(qū)是非對稱結(jié)構(gòu)，共源區(qū)通過采用外延工藝來實(shí)現(xiàn) 共源區(qū)的抬升和在淺槽隔離區(qū)域的沿溝寬方向有源區(qū)的擴(kuò)展，隨后通過注入工藝及硅化工 藝來完成共源區(qū)的淺結(jié)實(shí)現(xiàn)和降低共源區(qū)電阻。
[0010] 上述方案中，所述共源區(qū)和漏區(qū)是對稱結(jié)構(gòu)，對共源區(qū)和漏區(qū)均采用外延工藝來 實(shí)現(xiàn)抬升，隨后通過注入工藝及硅化工藝來實(shí)現(xiàn)低阻源漏結(jié)控制。
[0011] 上述方案中，所述溝道區(qū)是平面溝道或非平面溝道。所述非平面溝道是FIN溝道。
[0012] 上述方案中，所述隧穿層采用的材料是Si02、SiON、Hf02、A1 203、HfSiO、HfAlO或 HfSiON，或者所述隧穿層是由這些材料中的一種或者多種通過組合形成的單層或者多層結(jié) 構(gòu)。
[0013] 上述方案中，所述存儲(chǔ)層采用的材料是浮柵材料、電荷俘獲存儲(chǔ)材料或由浮柵材 料及電荷俘獲存儲(chǔ)材料組成的單層或多層結(jié)構(gòu)。所述浮柵材料是多晶硅、金屬、金屬氮化物 或金屬硅化物，所述電荷俘獲存儲(chǔ)材料是硅納米晶、金屬納米晶、Si 3N4或Hf02。
[0014] 上述方案中，所述阻擋層采用的材料是Si02、Si3N 4、A1203或Hf02，或者是由這些材 料中的一種或者多種組成的單層或者多層結(jié)構(gòu)。
[0015] 上述方案中，所述柵電極采用的材料是多晶硅、金屬氮化物、金屬硅化物或金屬。
[0016] 為達(dá)到上述目的，本發(fā)明還提供了一種抬升共源區(qū)的N0R型閃存單元的制備方 法，包括：
[0017] 步驟1 :制備N0R型閃存單元的柵堆棧（CG/iro/FG/TunOX);
[0018] 步驟2 :利用自對準(zhǔn)工藝完成柵堆棧（CG/iro/FG/TunOX)的刻蝕；
[0019] 步驟3 :進(jìn)行SiO/SiN雙層絕緣層沉積和回刻形成側(cè)墻；
[0020] 步驟4 :進(jìn)行共源部分的曝光和刻蝕移去淺槽隔離區(qū)Si02絕緣層；
[0021] 步驟5 :采用外延工藝在共源區(qū)外延SiGe外延層；
[0022] 步驟6 :采用離子注入完成共源區(qū)注入形成低阻共源區(qū)的摻雜連接；
[0023] 步驟7 :進(jìn)行源漏區(qū)曝光完成源漏區(qū)自對準(zhǔn)注入形成源漏區(qū)；
[0024] 步驟8 :通過接觸孔把共源區(qū)、漏區(qū)和柵電極引出形成字線和位線。
[0025] 上述方案中，該方法通過外延工藝抬升了共源區(qū)，同時(shí)這種抬升也實(shí)現(xiàn)了淺槽隔 離區(qū)沿溝寬方向上有源區(qū)的擴(kuò)展，這種有源區(qū)的抬升和擴(kuò)展有效擬制了傳統(tǒng)N0R型閃存器 件尺寸縮小過程中由于側(cè)向共源區(qū)的深結(jié)所引起的嚴(yán)重的穿通效應(yīng)，從而推動(dòng)閃存單元的 進(jìn)一步按比例縮小。
[0026] 上述方案中，該方法在通過外延工藝抬升共源區(qū)的同時(shí)抬升用于位線引出的漏 區(qū)，源漏區(qū)的共同提升實(shí)現(xiàn)減小器件的短溝效應(yīng)，有利于閃存單元按比例縮小。
[0027] (三）有益效果
[0028] 從上述技術(shù)方案可以看出，本發(fā)明具有以下有益效果：
[0029] 1、本發(fā)明提供的抬升共源區(qū)的N0R型閃存單元及其制備方法，通過外延工藝來實(shí) 現(xiàn)源/漏區(qū)的抬升，外延工藝已經(jīng)被廣泛用于半導(dǎo)體工藝中，該工藝與現(xiàn)有CMOS工藝完全 兼容。
[0030] 2、本發(fā)明提供的抬升共源區(qū)的N0R型閃存單元及其制備方法，通過外延工藝實(shí)現(xiàn) 了淺槽隔離區(qū)沿溝寬方向上有源區(qū)的擴(kuò)展，有效擬制了傳統(tǒng)N0R型閃存器件尺寸縮小過程 中側(cè)向共源區(qū)的深結(jié)所引起的嚴(yán)重穿通效應(yīng)。
[0031] 3、本發(fā)明提供的抬升共源區(qū)的N0R型閃存單元及其制備方法，通過源/漏結(jié)區(qū)的 抬升，克服了傳統(tǒng)N0R型工藝源區(qū)連接時(shí)候?qū)υ磪^(qū)硅表面的過刻蝕，因此減小了短溝效應(yīng)， 可以推動(dòng)閃存單元沿溝長方向進(jìn)一步按比例縮小。
[0032] 4、本發(fā)明提供的抬升共源區(qū)的N0R型閃存單元及其制備方法，還可以是在通過外 延工藝抬升共源區(qū)的同時(shí)抬升用于位線引出的漏區(qū)，源漏區(qū)的共同提升可以實(shí)現(xiàn)減小器件 的短溝效應(yīng)，有利于閃存單元按比例縮小。
【專利附圖】
【附圖說明】
[0033] 圖1為常規(guī)N0R型浮柵存儲(chǔ)器版圖及不同方向結(jié)構(gòu)示意圖；
[0034] 圖2常規(guī)N0R型浮柵存儲(chǔ)器基本單元沿溝道方向切面圖（此處給出共享漏極的兩 個(gè)存儲(chǔ)單元）；
[0035] 圖3是依照本發(fā)明實(shí)施例的抬升共源區(qū)的N0R型閃存單元的剖面圖；
[0036] 圖4是依照本發(fā)明實(shí)施例的制備圖3所示抬升共源區(qū)的N0R型閃存單元的方法流 程圖。
【具體實(shí)施方式】
[0037] 為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí)施例，并參照 附圖，對本發(fā)明進(jìn)一步詳細(xì)說明。
[0038] 本發(fā)明的關(guān)鍵思路是對閃存單元源區(qū)結(jié)構(gòu)的修正。一般來講，淺槽隔離（STI)區(qū) 域完成存儲(chǔ)單元溝道寬度方向有源區(qū)的隔離，因此源區(qū)和漏區(qū)在溝道寬度方向上相同。共 源區(qū)的注入使得出現(xiàn)了側(cè)向的源深結(jié)，另外，為了實(shí)現(xiàn)共源區(qū)連接進(jìn)行的STI區(qū)域絕緣層 的刻蝕使得在源區(qū)出現(xiàn)了硅的過刻蝕，這兩個(gè)因素是器件溝道長度減小時(shí)候容易引起穿通 的主要因素。為此，本發(fā)明對于閃存單元源區(qū)結(jié)構(gòu)的修正主要是力圖消除這兩個(gè)因素。
[0039] 如圖3所示，通過在共源區(qū)打開后引入外延工藝，單元結(jié)構(gòu)原有的側(cè)向源結(jié)引起 的溝道電流將可以通過源區(qū)在溝道寬度方向上的有源區(qū)擴(kuò)展得到抑制，同時(shí)STI絕緣層去 除時(shí)候?qū)τ谠磪^(qū)硅表面的過刻蝕因?yàn)橥庋庸に囈部梢缘玫较?，甚至外延工藝的采用?huì)抬 升源結(jié)，這也相當(dāng)于獲得了更大的溝長。因此，對于工藝調(diào)整引起的源區(qū)結(jié)構(gòu)的修正可以抑 制短溝效應(yīng)和穿通。相應(yīng)的，就可以進(jìn)一步來減小存儲(chǔ)單元的溝道長度。
[0040] 圖3中，依照本發(fā)明實(shí)施例的抬升共源區(qū)的N0R型閃存單元，包括：襯底；于襯底 表面之下通過注入形成的共源區(qū)和漏區(qū)；于共源區(qū)與漏區(qū)之間的襯底表面形成的溝道區(qū)； 形成于溝道區(qū)之上的隧穿層；形成于隧穿層之上的存儲(chǔ)層；形成于存儲(chǔ)層之上的阻擋層； 以及形成于阻擋層之上的柵電極；其中，該共源區(qū)形成過程中首先采用外延工藝實(shí)現(xiàn)共源 區(qū)域的抬升，隨后通過在淺槽隔離區(qū)下方和閃存單元的共源區(qū)進(jìn)行離子注入形成淺槽隔離 低阻共享源區(qū)連接。
[0041] 其中，共源區(qū)和漏區(qū)可以是非對稱結(jié)構(gòu)，也可以對稱結(jié)構(gòu)。對于非對稱結(jié)構(gòu)，共源 區(qū)通過采用外延工藝（如SiGe外延）來實(shí)現(xiàn)共源區(qū)的抬升和在淺槽隔離區(qū)域的沿溝寬方 向有源區(qū)的擴(kuò)展，隨后通過注入工藝及硅化工藝來完成共源區(qū)的淺結(jié)實(shí)現(xiàn)和降低共源區(qū)電 阻。對于對稱結(jié)構(gòu)，對共源區(qū)和漏區(qū)均采用外延工藝來實(shí)現(xiàn)抬升，隨后通過注入工藝及硅化 工藝來實(shí)現(xiàn)低阻源漏結(jié)控制。
[0042] 溝道區(qū)是平面溝道或非平面溝道，非平面溝道是FIN溝道，本發(fā)明中的溝道可以 是硅溝道、鍺硅溝道、鍺溝道或者任意兩種的組合形式。隧穿層采用的材料是Si0 2、SiON、 Hf02、A1203、HfSiO、HfAlO或HfSiON，或者所述隧穿層是由這些材料中的一種或者多種通過 組合形成的單層或者多層結(jié)構(gòu)。存儲(chǔ)層采用的材料是浮柵材料、電荷俘獲存儲(chǔ)材料或由浮 柵材料及電荷俘獲存儲(chǔ)材料組成的單層或多層結(jié)構(gòu)。所述浮柵材料是多晶硅、金屬、金屬氮 化物或金屬硅化物，所述電荷俘獲存儲(chǔ)材料是硅納米晶、金屬納米晶、Si 3N4或Hf02。阻擋層 采用的材料是Si02、Si 3N4、Al203或Hf02，或者是由這些材料中的一種或者多種組成的單層或 者多層結(jié)構(gòu)。柵電極采用的材料是多晶硅、金屬氮化物、金屬硅化物或金屬。
[0043] 基于圖3所示的抬升共源區(qū)的N0R型閃存單元，圖4示出了依照本發(fā)明實(shí)施例的 制備抬升共源區(qū)的N0R型閃存單元的方法流程圖，該方法包括以下步驟：
[0044] 步驟1 :制備N0R型閃存單元的柵堆棧（CG/iro/FG/TunOX);其具體工藝包括：采 用熱氧化、化學(xué)氣相沉積CVD、原子層沉積ALD等工藝進(jìn)行隧穿氧化層（TunOX)的生長；此 處隧穿氧化層可以是Si0 2，氮化的Si02，也可以是Si02與高K (如A1203、Hf02等）的雙層構(gòu) 成，其中高K材料采用原子層沉積ALD工藝獲得；采用CVD工藝完成摻雜的多晶硅浮柵（FG) 沉積，也可以采用CVD工藝完成未摻雜多晶硅沉積，然后進(jìn)行離子注入和退火形成浮柵的 摻雜控制；采用氧化和CVD等工藝完成具有Si0 2/Si3N4/Si02結(jié)構(gòu)的多晶硅間介質(zhì)層（iro) 沉積，此處的iro層也可以采用Si0 2單層或者二氧化硅與高K(如A1203、Hf02等）構(gòu)成的 多層實(shí)現(xiàn)，比如Si0 2/Al203/Si02等；采用CVD工藝完成多晶硅控制柵（CG)的沉積。
[0045] 步驟2 :利用自對準(zhǔn)工藝完成柵堆棧（CG/iro/FG/TunOX)的刻蝕；其具體工藝包 括：首先完成光刻膠的沉積和低溫烘烤，然后通過掩膜版完成柵區(qū)域的曝光和顯影，這樣?xùn)?區(qū)域?qū)⒈还饪棠z遮蓋，其余區(qū)域?qū)⒈槐┞冻鰜?；接著采用刻蝕工藝進(jìn)行柵堆棧的刻蝕，此處 刻蝕工藝可以是干法刻蝕、濕法刻蝕或者干法和濕法混合的刻蝕，柵堆棧刻蝕停止到硅襯 底表面為止；然后通過去膠工藝完成柵區(qū)域光刻膠的去除。
[0046] 步驟3 :進(jìn)行SiO/SiN雙層絕緣層沉積和回刻形成側(cè)墻；其具體工藝包括：首先 CVD沉積Si02介質(zhì)層，其次沉積Si3N4介質(zhì)層；通過回刻工藝完成Si 3N4和Si02刻蝕使得形 成Si3N 4/Si02的雙層側(cè)墻。
[0047] 步驟4 :進(jìn)行共源部分的曝光和刻蝕移去淺槽隔離區(qū)Si02絕緣層；其具體工藝包 括：首先完成光刻膠的沉積和低溫烘烤，然后通過掩膜版完成共源區(qū)域的曝光和顯影，此處 采用反版使得共源區(qū)域暴露出來，其他區(qū)域被光刻膠遮蓋；接著采用刻蝕工藝進(jìn)行淺槽隔 離區(qū)Si0 2絕緣層的刻蝕，此處刻蝕工藝可以具有高選擇刻蝕比的濕法刻蝕，直到淺槽隔離 區(qū)Si02絕緣層被刻光為止。
[0048] 步驟5 :采用外延工藝在共源區(qū)外延SiGe外延層；其具體工藝包括：采用外延工 藝完成SiGe層的生長，此處外延的SiGe層既可以實(shí)現(xiàn)源區(qū)過刻蝕硅的抬升，也可以使得襯 底硅向淺槽隔離區(qū)進(jìn)行擴(kuò)展。
[0049] 步驟6 :采用離子注入完成共源區(qū)注入形成低阻共源區(qū)的摻雜連接；其具體工藝 包括：進(jìn)行與源區(qū)同類型的雜質(zhì)離子注入，從而形成一個(gè)高摻雜的低阻區(qū)，此區(qū)域?qū)⑼ㄟ^淺 槽隔離區(qū)下部的重?fù)诫s連接不同存儲(chǔ)單元的源區(qū)。
[0050] 步驟7 :進(jìn)行源漏區(qū)曝光完成源漏區(qū)自對準(zhǔn)注入形成源漏區(qū)；其具體工藝包括：進(jìn) 行光刻膠涂膠、曝光和顯影，完成存儲(chǔ)單元區(qū)域的定義，然后通過離子注入完成源漏區(qū)的注 入，從而形成存儲(chǔ)單元的源漏區(qū)域摻雜。
[0051] 步驟8 :通過接觸孔把共源區(qū)、漏區(qū)和柵電極引出形成字線和位線；其具體工藝包 括：此處工藝步驟與常規(guī)晶體管的后端工藝類似，包括絕緣層Si0 2的沉積，接觸孔刻蝕和填 充，以及金屬線的沉積和刻蝕，從而可以實(shí)現(xiàn)字線、位線等的引出。
[0052] 該方法通過外延工藝抬升了共源區(qū)，同時(shí)這種抬升也實(shí)現(xiàn)了淺槽隔離區(qū)沿溝寬方 向上有源區(qū)的擴(kuò)展，這種有源區(qū)的抬升和擴(kuò)展有效擬制了傳統(tǒng)N0R型閃存器件尺寸縮小過 程中由于側(cè)向共源區(qū)的深結(jié)所引起的嚴(yán)重的穿通效應(yīng)，從而推動(dòng)閃存單元的進(jìn)一步按比例 縮小。
[0053] 該方法在通過外延工藝抬升共源區(qū)的同時(shí)抬升用于位線引出的漏區(qū)，源漏區(qū)的共 同提升實(shí)現(xiàn)減小器件的短溝效應(yīng)，有利于閃存單元按比例縮小。
[0054] 下面結(jié)合一個(gè)具體的例子，對本發(fā)明提供的抬升共源區(qū)的N0R型閃存單元的制備 方法進(jìn)行詳細(xì)說明，該方法包括以下步驟：
[0055] 步驟1 :對襯底進(jìn)行摻雜注入形成P阱；
[0056] 步驟2 :沉積Si02、Si3N4以及掩膜層，完成存儲(chǔ)陣列有源區(qū)曝光；
[0057] 步驟3 :用Si02/Si3N4作掩膜層刻蝕有源區(qū)硅襯底定義淺槽隔離區(qū)STI ;
[0058] 步驟4 :用Si02絕緣介質(zhì)完成STI的填充；
[0059] 步驟5 :用Si3N4作為CMP停止層進(jìn)行CMP工藝完成硅片表面平坦化；
[0060] 步驟6 :利用Si02和Si3N4的刻蝕選擇比濕法刻蝕去除Si3N 4 ;
[0061] 步驟7 :進(jìn)行離子注入完成存儲(chǔ)單元的閾值電壓相關(guān)的摻雜調(diào)整；
[0062] 步驟8 :濕法腐蝕去除表面的薄層Si02 ;
[0063] 步驟9 :采用氧化等工藝形成閃存單元的隧穿層；
[0064] 步驟10 :沉積閃存單元的多晶硅存儲(chǔ)層；
[0065] 步驟11 :利用STI區(qū)域的Si02作為停止層進(jìn)行CMP完成平坦化；
[0066] 步驟12 :對STI上的Si02回退刻蝕；
[0067] 步驟13 :沉積IPD阻擋層（例如：Si02/Si3N4/Si02阻擋層）；
[0068] 步驟14 :沉積控制柵電極（比如：多晶娃，金屬硅化物等）；
[0069] 步驟15 :利用自對準(zhǔn)工藝完成柵堆棧（CG/iro/FG/TunOX)的刻蝕；
[0070] 步驟16 :進(jìn)行SiO/SiN雙層絕緣層沉積和回刻形成側(cè)墻；
[0071] 步驟17 :進(jìn)行共源部分的曝光和刻蝕移去淺槽隔離區(qū)Si02絕緣層；
[0072] 步驟18 :采用外延工藝在共源區(qū)外延SiGe等外延層；
[0073] 步驟19 :采用離子注入工藝完成共源區(qū)注入形成低阻共源區(qū)的摻雜連接；
[0074] 步驟20 :進(jìn)行源漏區(qū)的自對準(zhǔn)注入形成源漏區(qū)；
[0075] 步驟21 :通過接觸孔把共源區(qū)、漏區(qū)和柵電極連接出去形成字線和位線。
[0076] 應(yīng)該指出，本發(fā)明中主要側(cè)重于對于源漏結(jié)區(qū)的處理，這里只對于形成結(jié)區(qū)時(shí)候 的工藝進(jìn)行了描述，其他如字線、位線的引出連接等可以采用常規(guī)N0R型存儲(chǔ)結(jié)構(gòu)的工藝， 此處不再一一贅述。還需指出的是，此處的流程介紹我們主要是基于圖1的版圖進(jìn)行介紹， 對于其他的N0R型版圖結(jié)構(gòu)，其存儲(chǔ)單元具有圖3的思想的仍為本發(fā)明所涵蓋。
[0077] 以上所述的具體實(shí)施例，對本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳 細(xì)說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而已，并不用于限制本發(fā)明，凡 在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保 護(hù)范圍之內(nèi)。
【權(quán)利要求】
1. 一種抬升共源區(qū)的NOR型閃存單元，其特征在于，包括： 襯底； 于襯底表面之下通過注入形成的共源區(qū)和漏區(qū)； 于共源區(qū)與漏區(qū)之間的襯底表面形成的溝道區(qū)； 形成于溝道區(qū)之上的隧穿層； 形成于隧穿層之上的存儲(chǔ)層； 形成于存儲(chǔ)層之上的阻擋層；以及 形成于阻擋層之上的柵電極； 其中，該共源區(qū)形成過程中首先采用外延工藝實(shí)現(xiàn)共源區(qū)域的抬升，隨后通過在淺槽 隔離區(qū)下方和閃存單元的共源區(qū)進(jìn)行離子注入形成淺槽隔離區(qū)下方與共享源區(qū)低阻連接。
2. 根據(jù)權(quán)利要求1所述的抬升共源區(qū)的NOR型閃存單元，其特征在于，所述共源區(qū)和漏 區(qū)是非對稱結(jié)構(gòu)，共源區(qū)通過采用外延工藝來實(shí)現(xiàn)共源區(qū)的抬升和在淺槽隔離區(qū)域的沿溝 寬方向有源區(qū)的擴(kuò)展，隨后通過注入工藝及硅化工藝來完成共源區(qū)的淺結(jié)實(shí)現(xiàn)和降低共源 區(qū)電阻。
3. 根據(jù)權(quán)利要求1所述的抬升共源區(qū)的NOR型閃存單元，其特征在于，所述共源區(qū)和漏 區(qū)是對稱結(jié)構(gòu)，對共源區(qū)和漏區(qū)均采用外延工藝來實(shí)現(xiàn)抬升，隨后通過注入工藝及硅化工 藝來實(shí)現(xiàn)低阻源漏結(jié)控制。
4. 根據(jù)權(quán)利要求1所述的抬升共源區(qū)的NOR型閃存單元，其特征在于，所述溝道區(qū)是平 面溝道或非平面溝道。
5. 根據(jù)權(quán)利要求4所述的抬升共源區(qū)的NOR型閃存單元，其特征在于，所述非平面溝道 是FIN溝道。
6. 根據(jù)權(quán)利要求1所述的抬升共源區(qū)的NOR型閃存單元，其特征在于，所述隧穿層采用 的材料是3丨02、5丨0隊(duì)!1?) 2、41203、!^5丨0、!^410或^^(^，或者所述隧穿層是由這些材料中 的一種或者多種通過組合形成的單層或者多層結(jié)構(gòu)。
7. 根據(jù)權(quán)利要求1所述的抬升共源區(qū)的NOR型閃存單元，其特征在于，所述存儲(chǔ)層采用 的材料是浮柵材料、電荷俘獲存儲(chǔ)材料或由浮柵材料及電荷俘獲存儲(chǔ)材料組成的單層或多 層結(jié)構(gòu)。
8. 根據(jù)權(quán)利要求7所述的抬升共源區(qū)的NOR型閃存單元，其特征在于，所述浮柵材料是 多晶硅、金屬、金屬氮化物或金屬硅化物，所述電荷俘獲存儲(chǔ)材料是硅納米晶、金屬納米晶、 Si3N4 或 Η--2。
9. 根據(jù)權(quán)利要求1所述的抬升共源區(qū)的NOR型閃存單元，其特征在于，所述阻擋層采用 的材料是Si02、Si 3N4、Al203或Hf02，或者是由這些材料中的一種或者多種組成的單層或者多 層結(jié)構(gòu)。
10. 根據(jù)權(quán)利要求1所述的抬升共源區(qū)的NOR型閃存單元，其特征在于，所述柵電極采 用的材料是多晶硅、金屬氮化物、金屬硅化物或金屬。
11. 一種抬升共源區(qū)的NOR型閃存單元的制備方法，其特征在于，包括： 步驟1 :制備NOR型閃存單元的柵堆棧（CG/iro/FG/TunOX); 步驟2 :利用自對準(zhǔn)工藝完成柵堆棧（CG/iro/FG/TunOX)的刻蝕； 步驟3 :進(jìn)行SiO/SiN雙層絕緣層沉積和回刻形成側(cè)墻； 步驟4 :進(jìn)行共源部分的曝光和刻蝕移去淺槽隔離區(qū)Si02絕緣層； 步驟5 :采用外延工藝在共源區(qū)外延SiGe外延層； 步驟6 :采用離子注入完成共源區(qū)注入形成低阻共源區(qū)的摻雜連接； 步驟7 :進(jìn)行源漏區(qū)曝光完成源漏區(qū)自對準(zhǔn)注入形成源漏區(qū)； 步驟8 :通過接觸孔把共源區(qū)、漏區(qū)和柵電極引出形成字線和位線。
12. 根據(jù)權(quán)利要求11所述的抬升共源區(qū)的NOR型閃存單元的制備方法，其特征在于，該 方法通過外延工藝抬升了共源區(qū)，同時(shí)這種抬升也實(shí)現(xiàn)了淺槽隔離區(qū)沿溝寬方向上有源區(qū) 的擴(kuò)展，這種有源區(qū)的抬升和擴(kuò)展有效擬制了傳統(tǒng)NOR型閃存器件尺寸縮小過程中由于側(cè) 向共源區(qū)的深結(jié)所引起的嚴(yán)重的穿通效應(yīng)，從而推動(dòng)閃存單元的進(jìn)一步按比例縮小。
13. 根據(jù)權(quán)利要求11所述的抬升共源區(qū)的NOR型閃存單元的制備方法，其特征在于，該 方法在通過外延工藝抬升共源區(qū)的同時(shí)抬升用于位線引出的漏區(qū)，源漏區(qū)的共同提升實(shí)現(xiàn) 減小器件的短溝效應(yīng)，有利于閃存單元按比例縮小。
【文檔編號(hào)】H01L29/08GK104124248SQ201310145993
【公開日】2014年10月29日 申請日期:2013年4月24日 優(yōu)先權(quán)日:2013年4月24日
【發(fā)明者】霍宗亮, 劉明 申請人:中國科學(xué)院微電子研究所