專利名稱：陣列基板及其制作方法、顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及顯示領(lǐng)域，特別是指一種陣列基板及其制作方法、顯示裝置。
背景技術(shù)：
現(xiàn)有液晶顯示器中，柵掃描線一般是從上而下成行排列，數(shù)據(jù)線一般是從左到右成列排列。由于液晶顯示器的驅(qū)動集成電路(IC)一般設(shè)計(jì)在屏幕的下方，這樣對于連接驅(qū)動集成電路與每一行柵掃描線的連接線來說，連接線的寬度相同，長度不同，因此造成了不同連接線電阻的差異比較大，容易產(chǎn)生RC delay (電阻電容延遲)，導(dǎo)致柵極驅(qū)動信號的上升沿和下降沿都有一定的延時。如果柵極驅(qū)動信號的延時比較嚴(yán)重，那么當(dāng)?shù)讦切袞艗呙杈€的柵極驅(qū)動信號GATEl正處于下降沿時，第η+1行柵掃描線的柵極驅(qū)動信號GATE2已經(jīng)開始上升。則第η行柵掃描線對應(yīng)的各個TFT還沒有全部關(guān)斷，第η+1行柵掃描線上的各個TFT已經(jīng)開啟，數(shù)據(jù)驅(qū)動器開始向第η+1行柵掃描線上的各個TFT輸出數(shù)據(jù)信號，造成與輸出到第η行柵掃描線對應(yīng)的各個TFT的數(shù)據(jù)信號發(fā)生混淆，影響畫面顯示。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種陣列基板及其制作方法、顯示裝置，能夠降低連接線間的電阻差異，改善RC delay現(xiàn)象，提高顯示裝置的顯示效果。為解決上述技術(shù)問題，本發(fā)明的實(shí)施例提供技術(shù)方案如下:一方面，提供一種陣列基板，包括驅(qū)動集成電路、布置在像素區(qū)域的多條金屬走線以及分別連接所述驅(qū)動集成電路與每一金屬走線的多條連接線，其中，每一連接線包括一主連接線和與所述主連接線對應(yīng)的輔連接線，所述輔連接線與所述主連接線的一部分并聯(lián)連接。進(jìn)一步地，上述方案中，所述主連接線與所述輔連接線位于不同層，且所述主連接線與所述輔連接線之間隔有絕緣層，所述主連接線與所述輔連接線通過過孔相連接。進(jìn)一步地，上述方案中，所述陣列基板的扇形走線區(qū)包括有第一區(qū)域和第二區(qū)域，所述第一區(qū)域走線間的橫向距離小于Ium,所述第二區(qū)域走線間的橫向距離大于5um,其中，所述輔連接線位于所述第二區(qū)域中。進(jìn)一步地,上述方案中，所述主連接線與對應(yīng)輔連接線連接的兩個過孔中,其中一個過孔設(shè)置在所述第二區(qū)域主連接線由斜向轉(zhuǎn)為垂直走向的轉(zhuǎn)折處，另一個過孔設(shè)置在像素的靜電保護(hù)區(qū)域。進(jìn)一步地，上述方案中，在所述驅(qū)動集成電路設(shè)置在陣列基板的下方時，所述連接線連接所述驅(qū)動集成電路和陣列基板上成行排列的柵掃描線，其中，所述主連接線為采用柵金屬層制成，與其對應(yīng)的輔連接線為采用源漏金屬層制成。 進(jìn)一步地，上述方案中，在所述驅(qū)動集成電路設(shè)置在陣列基板的側(cè)邊時，所述連接線連接所述驅(qū)動集成電路和陣列基板上成列排列的數(shù)據(jù)線，其中，所述主連接線為采用源漏金屬層制成，與其對應(yīng)的輔連接線為采用柵金屬層制成。本發(fā)明實(shí)施例還提供了一種顯示裝置，包括如上所述的陣列基板。本發(fā)明實(shí)施例還提供了一種陣列基板的制作方法，所述陣列基板包括驅(qū)動集成電路、布置在像素區(qū)域的多條金屬走線，其中，所述方法包括:通過構(gòu)圖工藝形成分別連接所述驅(qū)動集成電路與每一金屬走線的多條連接線的圖形，所述連接線的圖形包括主連接線的圖形和與所述主連接線對應(yīng)的輔連接線的圖形，所述輔連接線與所述主連接線的一部分并聯(lián)連接。進(jìn)一步地，上述方案中，在所述驅(qū)動集成電路設(shè)置在陣列基板的下方，所述連接線連接所述驅(qū)動集成電路和陣列基板上成行排列的柵掃描線時，所述方法包括:利用柵金屬層形成柵掃描線和主連接線的圖形；形成柵絕緣層，通過構(gòu)圖工藝在所述柵絕緣層上形成過孔圖形；利用源漏金屬 層形成數(shù)據(jù)線和輔連接線的圖形，使得所述主連接線與所述輔連接線通過所述過孔相連接。進(jìn)一步地，上述方案中，在所述驅(qū)動集成電路設(shè)置在陣列基板的側(cè)邊，所述連接線連接所述驅(qū)動集成電路和陣列基板上成列排列的數(shù)據(jù)線時，所述方法包括:利用柵金屬層形成柵掃描線和輔連接線的圖形；形成柵絕緣層，通過構(gòu)圖工藝在所述柵絕緣層上形成過孔圖形；利用源漏金屬層形成數(shù)據(jù)線和主連接線的圖形，使得所述主連接線與所述輔連接線通過所述過孔相連接。本發(fā)明的實(shí)施例具有以下有益效果:上述方案中，連接驅(qū)動集成電路與每一金屬走線的連接線包括一主連接線和與所述主連接線對應(yīng)的輔連接線，所述輔連接線與所述主連接線的一部分并聯(lián)連接，這樣通過輔連接線能夠改變各條連接線的電阻值，使得各條連接線之間的電阻值差異變小，改善RCdelay現(xiàn)象，進(jìn)而提高顯示裝置的顯示效果。


圖1為扇形走線區(qū)域中第一區(qū)域和第二區(qū)域的劃分示意圖；圖2為本發(fā)明實(shí)施例連接主連接線和輔連接線的過孔的位置示意圖；圖3為本發(fā)明實(shí)施例在基板上利用柵金屬層形成連接線的示意圖；圖4為本發(fā)明實(shí)施例形成柵絕緣層的示意圖；圖5為本發(fā)明實(shí)施例形成半導(dǎo)體層圖形的示意圖；圖6為本發(fā)明實(shí)施例利用源漏金屬層形成連接線的示意圖；圖7為本發(fā)明實(shí)施例形成鈍化層的示意圖；圖8為本發(fā)明實(shí)施例形成透明導(dǎo)電層圖形的示意圖；圖9為本發(fā)明實(shí)施例主連接線和輔連接線相互位置的截面示意圖；圖10為本發(fā)明實(shí)施例主連接線和輔連接線相互位置的平面示意圖；圖11為本發(fā)明實(shí)施例過孔的位置示意圖；圖12為現(xiàn)有技術(shù)陣列基板的走線示意圖。附圖標(biāo)記
I基板 2柵金屬層 3柵絕緣層 4半導(dǎo)體層5源漏金屬層 6鈍化層 7透明導(dǎo)電層101,201主連接線 102、202輔連接線 103過孔
具體實(shí)施例方式為使本發(fā)明的實(shí)施例要解決的技術(shù)問題、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖及具體實(shí)施例進(jìn)行詳細(xì)描述。本發(fā)明的實(shí)施例針對現(xiàn)有技術(shù)中不同連接線電阻的差異比較大，容易產(chǎn)生RCdelay，影響畫面顯示的問題，提供一種陣列基板及其制作方法、顯示裝置，能夠降低連接線間的電阻差異，改善RC delay現(xiàn)象，提高顯示裝置的顯示效果。本發(fā)明實(shí)施例的陣列基板，包括驅(qū)動集成電路、布置在像素區(qū)域的多條金屬走線以及分別連接所述驅(qū)動集成電路與每一金屬走線的多條長度不等的連接線，其中，每一連接線包括一主連接線和與所述主連接線對應(yīng)的輔連接線，所述輔連接線與所述主連接線的一部分并聯(lián)連接。其中，主連接線和輔連接線可以位于同一層，也可以位于不同層。作為本發(fā)明的一種優(yōu)選實(shí)施方式，所述主連接線與所述輔連接線位于不同層，且所述主連接線與所述輔連接線之間隔有絕緣層，所述主連接線與所述輔連接線通過過孔相連接，這樣可以不必在輔連接線與主連接線留出間距，減少連接線占用的空間。假設(shè)其中一 條連接線的電阻總值為R，主連接線的電阻值為R’，輔連接線的電阻值為R”，根據(jù)并聯(lián)電路的電阻值計(jì)算公式:1/R= l/R’+1/R”，可以看出，通過調(diào)整輔連接線的電阻值能夠調(diào)節(jié)連接線的電阻值。需要說明的是，根據(jù)電阻的計(jì)算公式R= PL/S，其中，P為金屬走線的電阻率，S為金屬走線的截面積，L為金屬走線的長度。對于輔連接線而言，在使用材料確定截面積確定的情況下，輔連接線的電阻值主要受輔連接線長度的影響，因此通過調(diào)節(jié)輔連接線的長度可以調(diào)節(jié)連接線的電阻值。由于輔連接線與所述主連接線的一部分并聯(lián)連接，通過輔連接線能夠改變各條連接線的電阻值，使得各條連接線之間的電阻值差異變小，改善RC delay現(xiàn)象，進(jìn)而提高顯示裝置的顯示效果。優(yōu)選地，各條連接線的電阻總值之間偏差小于或者等于0.1%。舉例來說，假設(shè)參考連接線的電阻值為1Ω，當(dāng)偏差為0.1%時，偏差電阻值僅為0.001 Ω。此時，各條連接線之間電阻值的偏差是很小的，在進(jìn)行信號傳輸時，各條連接線上的信號衰減情況也會因此變得非常接近，能夠極大改善RC delay現(xiàn)象。作為本發(fā)明的最優(yōu)選實(shí)施例，各條連接線的電阻總值是相同的。使用相同電阻總值的連接線進(jìn)行信號傳輸時，各條連接線上的信號衰減情況會變得一致，此時會使得顯示面板的顯示效果大大提高。本發(fā)明的陣列基板中，連接驅(qū)動集成電路與每一金屬走線的連接線包括一主連接線和與所述主連接線對應(yīng)的輔連接線，所述輔連接線與所述主連接線的一部分并聯(lián)連接，這樣通過輔連接線能夠改變各條連接線的電阻值，使得各條連接線之間的電阻值差異變小，改善RC delay現(xiàn)象，進(jìn)而提高顯示裝置的顯示效果。下面結(jié)合附圖以及具體的實(shí)施例對本發(fā)明的陣列基板進(jìn)行詳細(xì)介紹:現(xiàn)有陣列基板中，液晶顯示器的驅(qū)動集成電路一般設(shè)計(jì)在屏幕的下方，這樣對于連接驅(qū)動集成電路與每一行柵掃描線的連接線來說，連接線的寬度相同，長度不同，因此造成了不同連接線電阻的差異比較大，容易產(chǎn)生RC delay，導(dǎo)致柵極驅(qū)動信號的上升沿和下降沿都有一定的延時。為此，本發(fā)明的陣列基板中，連接驅(qū)動集成電路和柵掃描線的連接線由主連接線和與主連接線對應(yīng)的輔連接線組成，輔連接線與主連接線的一部分并聯(lián)連接，通過輔連接線調(diào)節(jié)連接線的電阻值，降低連接線間的電阻差異，改善RC delay現(xiàn)象。如圖1所示，扇形走線區(qū)域可以分為第一區(qū)域和第二區(qū)域，在第一區(qū)域中，走線排布比較密集，而在第二區(qū)域中，走線排布比較寬松，本實(shí)施例將輔連接線設(shè)置在第二區(qū)域，因?yàn)槿绻麑⑤o連接線設(shè)置在第一區(qū)域處，由于第一區(qū)域走線間的橫向距離不超過1.0um，勢必會使主連接線和輔連接線互相產(chǎn)生影響，而且曝光機(jī)的精度比較難以達(dá)到；如果將輔連接線設(shè)置在第二區(qū)域處，由于第二區(qū)域走線間的橫向距離大于5um，因此不會使走線間互相影響。本實(shí)施例中，主連接線和輔連接線位于不同層，且主連接線與輔連接線之間隔有絕緣層。其中，主連接線和輔連接線可以分別由柵金屬層和源漏金屬層形成，并且主連接線和輔連接線可以通過過孔處的透明導(dǎo)電層進(jìn)行連接。由于輔連接線是與主連接線并聯(lián)，那么對于一個連接線來說肯定有兩處換層的地方，如圖2、10、11、12所示，設(shè)置過孔103的一個地方是在每個像素的ESD (靜電保護(hù))處，因?yàn)樵撎幍目臻g比較大；設(shè)置過孔103的另一個地方是在走線由斜向轉(zhuǎn)變?yōu)榇怪弊呦虻霓D(zhuǎn)折處，這里的空間也比較大。如果空間比較小，可以將連接線設(shè)計(jì)為蛇形走線，具體可如圖10所示。由圖11可以看出，從上往下連接?xùn)艗呙杈€的輔連接線越來越短，即主連接線越長的時候，并聯(lián)的輔連接線越長，連接線電阻減少的越多；主連接線越短的時候，并聯(lián)的輔連接線越短，連接線電阻減少的越少，這樣可以有效調(diào)節(jié)連接線間的電阻差異，達(dá)到連接線電阻均衡的作用。進(jìn)一步地，現(xiàn)有的一些液晶顯示裝置中，比如數(shù)碼相機(jī)，驅(qū)動集成電路一般設(shè)計(jì)在屏幕的側(cè)邊，這樣對于連接驅(qū)動集成電路與每一列數(shù)據(jù)線的連接線來說，連接線的寬度相同，長度不同，因此造成了不 同連接線電阻的差異比較大，容易產(chǎn)生RC delay，導(dǎo)致數(shù)據(jù)驅(qū)動信號的上升沿和下降沿都有一定的延時。對于此種情況，本發(fā)明的陣列基板中，連接所述驅(qū)動集成電路和陣列基板上成列排列的數(shù)據(jù)線的連接線由主連接線和與所述主連接線對應(yīng)的輔連接線組成，所述輔連接線與所述主連接線的一部分并聯(lián)連接。進(jìn)一步地，在現(xiàn)有的一些陣列基板中，為了減少連接線的間距，節(jié)省連接線的占用空間，可以將相鄰的連接線設(shè)計(jì)在不同層。對于此種情況，本發(fā)明實(shí)施例中，可以將相鄰的主連接線設(shè)計(jì)在不同層，如圖9所示，在連接線連接驅(qū)動集成電路和柵掃描線時，偶數(shù)列主連接線201可以采用源漏金屬層制成，與偶數(shù)列主連接線201對應(yīng)的輔連接線202可以采用柵金屬層制成，奇數(shù)列主連接線101可以采用柵金屬層制成，與奇數(shù)列主連接線101對應(yīng)的輔連接線102可以采用源漏金屬層制成；或者奇數(shù)列主連接線可以采用源漏金屬層制成，與奇數(shù)列主連接線對應(yīng)的輔連接線可以采用柵金屬層制成，偶數(shù)列主連接線可以采用柵金屬層制成，與偶數(shù)列主連接線對應(yīng)的輔連接線可以采用源漏金屬層制成。進(jìn)一步地，在連接線連接驅(qū)動集成電路和數(shù)據(jù)線時，偶數(shù)列主連接線可以采用源漏金屬層制成，與偶數(shù)列主連接線對應(yīng)的輔連接線可以采用柵金屬層制成，奇數(shù)列主連接線可以采用柵金屬層制成，與奇數(shù)列主連接線對應(yīng)的輔連接線可以采用源漏金屬層制成；或者奇數(shù)列主連接線可以采用源漏金屬層制成，與奇數(shù)列主連接線對應(yīng)的輔連接線可以采用柵金屬層制成，偶數(shù)列主連接線可以采用柵金屬層制成，與偶數(shù)列主連接線對應(yīng)的輔連接線可以采用源漏金屬層制成。本發(fā)明實(shí)施例還提供了一種顯示裝置，包括如上所述的陣列基板。其中，陣列基板的結(jié)構(gòu)以及工作原理同上述實(shí)施例，在此不再贅述。另外，顯示裝置其他部分的結(jié)構(gòu)可以參考現(xiàn)有技術(shù)，對此本文不再詳細(xì)描述。該顯示裝置可以為:液晶面板、電子紙、0LED(0rganicLight Emitting Diode,有機(jī)發(fā)光二極管)面板、液晶電視、液晶顯示器、數(shù)碼相框、手機(jī)、平板電腦等具有任何顯示功能的產(chǎn)品或部件。本發(fā)明還提供了一種上述陣列基板的制作方法，所述陣列基板包括驅(qū)動集成電路、布置在像素區(qū)域的多條金屬走線，本發(fā)明的制作方法與現(xiàn)有陣列基板的制作工藝區(qū)別不大，所述方法包括:通過構(gòu)圖工藝形成分別連接所述驅(qū)動集成電路與每一金屬走線的多條連接線的圖形，所述連接線的圖形包括主連接線的圖形和與所述主連接線對應(yīng)的輔連接線的圖形，所述輔連接線與所述主連接線的一部分并聯(lián)連接。需要說明的是，在本發(fā)明中所提及的構(gòu)圖工藝指的是包括涂膠、曝光、顯影、刻蝕、光刻膠剝離等步驟的光刻工藝。在驅(qū)動集成電路設(shè)置在陣列基板的下方時，連接線連接驅(qū)動集成電路和陣列基板上成行排列的柵掃描線時，可以采用柵金屬層制成主連接線，在主連接線對應(yīng)的位置，采用源漏金屬層制成與主連接線重疊的輔連接線，主連接線和輔連接線之間為柵絕緣層，主連接線和輔連接線通過過孔處的透明導(dǎo)電層連接；在驅(qū)動集成電路設(shè)置在陣列基板的側(cè)邊時，連接線連接驅(qū)動集成 電路和陣列基板上成列排列的數(shù)據(jù)時，可以采用源漏金屬層制成主連接線，在主連接線對應(yīng)的位置，采用柵金屬層制成與主連接線重疊的輔連接線，主連接線和輔連接線之間為柵絕緣層，主連接線和輔連接線通過過孔處的透明導(dǎo)電層連接。下面以陣列基板應(yīng)用于TN面板為例，結(jié)合圖3-圖8對本發(fā)明的陣列基板的制作方法進(jìn)行詳細(xì)介紹，本實(shí)施例中，連接線連接驅(qū)動集成電路和柵掃描線，具體地，本實(shí)施例包括以下步驟:步驟S1:如圖3所示，提供一透明基板1，該基板I可以為玻璃基板或石英基板。在基板I上可以蒸鍍或沉積一層?xùn)沤饘賹?，然后，通過構(gòu)圖工藝經(jīng)掩膜、曝光、刻蝕和光刻膠去除等工藝步驟形成柵金屬層2的圖形，柵金屬層2的圖形包括柵掃描線和主連接線；其中柵金屬層可以采用鉻(Cr)、鑰(Mo)、鋁(Al)、銅(Cu)、鎢(W)、釹(Nd)及其合金。步驟S2:如圖4所示，在經(jīng)過步驟SI的基板上形成柵絕緣層3，具體可以以蒸鍍或沉積的方式形成柵絕緣層3。步驟S3:如圖5所示，在經(jīng)過步驟S2的基板上蒸鍍或沉積一層半導(dǎo)體層4，然后，通過構(gòu)圖工藝經(jīng)掩膜、曝光、刻蝕和光刻膠去除等工藝步驟形成半導(dǎo)體層4的圖形。步驟S4:如圖6所示，在經(jīng)過步驟S3的基板上蒸鍍或沉積源漏金屬層5，然后，通過構(gòu)圖工藝經(jīng)掩膜、曝光、刻蝕和光刻膠去除等工藝步驟形成源漏金屬層5的圖形，源漏金屬層5的圖形包括源電極、漏電極、數(shù)據(jù)線和輔連接線；其中源漏金屬層可以采用鉻(Cr)、鑰(Mo)、鋁(Al)、銅(Cu)、鎢(W)、釹(Nd)及其合金。步驟S5:如圖7所述，在經(jīng)過步驟S4的基板上蒸鍍或沉積鈍化層6，并經(jīng)掩膜、曝光、刻蝕和光刻膠去除等構(gòu)圖工藝步驟形成過孔圖形，該過孔貫穿鈍化層6和柵絕緣層3。步驟S6:如圖8所示，在經(jīng)過步驟S5的基板上蒸鍍或沉積一層透明導(dǎo)電層7，透明導(dǎo)電層7可以采用ITO或ΙΖ0。然后，通過掩膜、曝光、刻蝕和光刻膠去除等構(gòu)圖工藝步驟形成透明導(dǎo)電層7的圖形，透明導(dǎo)電層7的圖形包括像素電極和連接結(jié)構(gòu)，連接結(jié)構(gòu)通過過孔導(dǎo)通主連接線101和輔連接線102。上述實(shí)施例僅以TN面板為例，說明了本實(shí)施例的技術(shù)方案。進(jìn)一步地，本發(fā)明的陣列基板及其制作方法還可以應(yīng)用于ADS、FFS等面板中。進(jìn)一步地，在現(xiàn)有的一些陣列基板中，為了減少連接線的間距，節(jié)省連接線的占用空間，可以將相鄰的連接線設(shè)計(jì)在不同層。對于此種情況，本發(fā)明實(shí)施例中，可以將相鄰的主連接線設(shè)計(jì)在不同層，如圖9所示，在連接線連接驅(qū)動集成電路和柵掃描線時，可以采用源漏金屬層制成偶數(shù)列主連接線201，可以采用柵金屬層制成與偶數(shù)列主連接線201對應(yīng)的輔連接線202，可以采用柵金屬層制成奇數(shù)列主連接線101，可以采用源漏金屬層制成與奇數(shù)列主連接線101對應(yīng)的輔連接線102 ;或者可以采用源漏金屬層制成奇數(shù)列主連接線，可以采用柵金屬層制成與奇數(shù)列主連接線對應(yīng)的輔連接線，可以采用柵金屬層制成偶數(shù)列主連接線，可以采用源漏金屬層制成與偶數(shù)列主連接線對應(yīng)的輔連接線。

進(jìn)一步地，在連接線連接驅(qū)動集成電路和數(shù)據(jù)線時，可以采用源漏金屬層制成偶數(shù)列主連接線，可以采用柵金屬層制成與偶數(shù)列主連接線對應(yīng)的輔連接線，可以采用柵金屬層制成奇數(shù)列主連接線，可以采用源漏金屬層制成與奇數(shù)列主連接線對應(yīng)的輔連接線；或者可以采用源漏金屬層制成奇數(shù)列主連接線，可以采用柵金屬層制成與奇數(shù)列主連接線對應(yīng)的輔連接線，可以采用柵金屬層制成偶數(shù)列主連接線，可以采用源漏金屬層制成與偶數(shù)列主連接線對應(yīng)的輔連接線。上述實(shí)施例中，主連接線和輔連接線的制作是與陣列基板電極的制作同時完成，節(jié)省了陣列基板的制作步驟，但是本發(fā)明的技術(shù)方案并不局限于此，其它通過專門的構(gòu)圖工藝來制作主連接線和輔連接線的技術(shù)方案同樣在本發(fā)明的保護(hù)范圍之內(nèi)。本發(fā)明實(shí)施例的陣列基板的制作方法，能夠使得各條連接線之間的電阻總值差異變小，改善RC delay現(xiàn)象，進(jìn)而提高顯示裝置的顯示效果。以上所述是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明所述原理的前提下，還可以作出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種陣列基板，包括驅(qū)動集成電路、布置在像素區(qū)域的多條金屬走線以及分別連接所述驅(qū)動集成電路與每一金屬走線的多條連接線，其特征在于，每一連接線包括一主連接線和與所述主連接線對應(yīng)的輔連接線，所述輔連接線與所述主連接線的一部分并聯(lián)連接。
2.根據(jù)權(quán)利要求1所述的陣列基板，其特征在于，所述主連接線與所述輔連接線位于不同層，且所述主連接線與所述輔連接線之間隔有絕緣層，所述主連接線與所述輔連接線通過過孔相連接。
3.根據(jù)權(quán)利要求2所述的陣列基板，其特征在于，所述陣列基板的扇形走線區(qū)包括有第一區(qū)域和第二區(qū)域，所述第一區(qū)域走線間的橫向距離小于lum，所述第二區(qū)域走線間的橫向距離大于5um，其中，所述輔連接線位于所述第二區(qū)域中。
4.根據(jù)權(quán)利要求3所述的陣列基板，其特征在于，所述主連接線與對應(yīng)輔連接線連接的兩個過孔中，其中一個過孔設(shè)置在所述第二區(qū)域主連接線由斜向轉(zhuǎn)為垂直走向的轉(zhuǎn)折處，另一個過孔設(shè)置在像素的靜電保護(hù)區(qū)域。
5.根據(jù)權(quán)利要求3所述的陣列基板，其特征在于，在所述驅(qū)動集成電路設(shè)置在陣列基板的下方時，所述連接線連接所述驅(qū)動集成電路和陣列基板上成行排列的柵掃描線，其中，所述主連接線為采用柵金屬層制成，與其對應(yīng)的輔連接線為采用源漏金屬層制成。
6.根據(jù)權(quán)利要求3所述的陣列基板，其特征在于，在所述驅(qū)動集成電路設(shè)置在陣列基板的側(cè)邊時，所述連接線連接所述驅(qū)動集成電路和陣列基板上成列排列的數(shù)據(jù)線，其中，所述主連接線為采用源漏金屬層制成，與其對應(yīng)的輔連接線為采用柵金屬層制成。
7.—種顯示裝置，其特征在于，包括如權(quán)利要求1-6中任一項(xiàng)所述的陣列基板。
8.—種陣列基板的制作方 法，所述陣列基板包括驅(qū)動集成電路、布置在像素區(qū)域的多條金屬走線，其特征在于，所述方法包括: 通過構(gòu)圖工藝形成分別連接所述驅(qū)動集成電路與每一金屬走線的多條連接線的圖形，所述連接線的圖形包括主連接線的圖形和與所述主連接線對應(yīng)的輔連接線的圖形，所述輔連接線與所述主連接線的一部分并聯(lián)連接。
9.根據(jù)權(quán)利要求8所述的陣列基板的制作方法，其特征在于，在所述驅(qū)動集成電路設(shè)置在陣列基板的下方，所述連接線連接所述驅(qū)動集成電路和陣列基板上成行排列的柵掃描線時，所述方法包括: 利用柵金屬層形成柵掃描線和主連接線的圖形； 形成柵絕緣層，通過構(gòu)圖工藝在所述柵絕緣層上形成過孔圖形； 利用源漏金屬層形成數(shù)據(jù)線和輔連接線的圖形，使得所述主連接線與所述輔連接線通過所述過孔相連接。
10.根據(jù)權(quán)利要求8所述的陣列基板的制作方法，其特征在于，在所述驅(qū)動集成電路設(shè)置在陣列基板的側(cè)邊，所述連接線連接所述驅(qū)動集成電路和陣列基板上成列排列的數(shù)據(jù)線時，所述方法包括: 利用柵金屬層形成柵掃描線和輔連接線的圖形； 形成柵絕緣層，通過構(gòu)圖工藝在所述柵絕緣層上形成過孔圖形； 利用源漏金屬層形成數(shù)據(jù)線和主連接線的圖形，使得所述主連接線與所述輔連接線通過所述過孔相連接。
全文摘要
本發(fā)明提供一種陣列基板及其制作方法、顯示裝置，屬于顯示領(lǐng)域。其中，該陣列基板，包括驅(qū)動集成電路、布置在像素區(qū)域的多條金屬走線以及分別連接所述驅(qū)動集成電路與每一金屬走線的多條連接線，其中，每一連接線包括一主連接線和與所述主連接線對應(yīng)的輔連接線，所述輔連接線與所述主連接線的一部分并聯(lián)連接。通過本發(fā)明，能夠使得各條連接線之間的電阻值差異變小，改善RC delay現(xiàn)象，進(jìn)而提高顯示裝置的顯示效果。
文檔編號H01L23/522GK103219319SQ20131014951
公開日2013年7月24日 申請日期2013年4月26日 優(yōu)先權(quán)日2013年4月26日
發(fā)明者李凡, 董向丹 申請人:京東方科技集團(tuán)股份有限公司, 成都京東方光電科技有限公司