半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體器件，所述半導(dǎo)體器件包括：第一導(dǎo)電層；至少一個第一縫隙，所述至少一個第一縫隙穿過第一導(dǎo)電層，并且被配置成以存儲塊為單位來劃分第一導(dǎo)電層；第二導(dǎo)電層，所述第二導(dǎo)電層層疊在第一導(dǎo)電層上；以及第二縫隙，所述第二縫隙在與第一縫隙不同的位置穿過第二導(dǎo)電層，并且被配置成以存儲塊為單位來劃分第二導(dǎo)電層。
【專利說明】 半導(dǎo)體器件及其制造方法
[0001]相關(guān)申請的交叉引用
[0002]本申請要求2012年11月14日提交的申請?zhí)枮?0-2012-0128765的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明總體而言涉及一種半導(dǎo)體器件及其制造方法，更具體而言，涉及一種三維非易失性存儲器件及其制造方法。
【背景技術(shù)】
[0004]非易失性存儲器件即使電源停止供應(yīng)也能保留儲存的數(shù)據(jù)。近來，由于二維非易失性存儲器件(存儲器單元以單層形成在硅襯底上)的集成度的增強存在限制，所以已經(jīng)研發(fā)了三維非易失性存儲器件(存儲器單元垂直地層疊在硅襯底上)。
[0005]三維非易失性存儲器件通過設(shè)置具有線形或U形的存儲串來層疊存儲器單元。然而，由于層疊字線的工藝的難度水平高，所以存在層疊材料變得傾斜或者導(dǎo)電材料保留在不期望的區(qū)域上等等的問題。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的實施例提供一種可以更容易地制造的半導(dǎo)體器件及其制造方法。
[0007]根據(jù)本發(fā)明的一個實施例的半導(dǎo)體器件可以包括:第一導(dǎo)電層；一個或更多個第一縫隙，所述一個或更多個第一縫隙穿過第一導(dǎo)電層，并且被配置成以存儲塊為單位來劃分第一導(dǎo)電層；第二導(dǎo)電層，所述第二導(dǎo)電層層疊在第一導(dǎo)電層上；以及第二縫隙，所述第二縫隙在與第一縫隙不同的位置穿過第二導(dǎo)電層，并且被配置成以存儲塊為單位來劃分第二導(dǎo)電層。
[0008]根據(jù)本發(fā)明的一個實施例的半導(dǎo)體器件可以包括:第一源極層；至少一個第一縫隙，所述至少一個第一縫隙穿過第一源極層，并且被配置成以存儲塊為單位來劃分第一源極層；導(dǎo)電層，所述導(dǎo)電層層疊在第一源極層上；以及一個或更多個第二縫隙，所述一個或更多個第二縫隙在與第一縫隙不同的位置穿過第二導(dǎo)電層，并且被配置成以存儲塊為單位來劃分導(dǎo)電層。
[0009]根據(jù)本發(fā)明的一個實施例的制造半導(dǎo)體器件的方法可以包括以下步驟:形成穿過第一導(dǎo)電層的至少一個第一縫隙，第一縫隙以存儲塊為單位來劃分第一導(dǎo)電層；在第一縫隙中形成第一絕緣層；在第一導(dǎo)電層上依次地形成第一材料層和第二材料層；以及形成穿過第一材料層和第二材料層的至少一個第二縫隙，第二縫隙在與第一縫隙不同的位置以存儲塊為單位來劃分第一材料層和第二材料層。
[0010]本發(fā)明可以降低制造半導(dǎo)體器件的工藝的難度水平，并且可以增強半導(dǎo)體器件的
可靠性?！緦＠綀D】

【附圖說明】
[0011]通過結(jié)合附圖參照以下詳細的描述，本發(fā)明的以上和其他的特點和優(yōu)點將變得明顯,其中:
[0012]圖1A和圖1B是說明根據(jù)本發(fā)明的一個實施例的半導(dǎo)體器件的布局和截面的示圖；
[0013]圖2A是說明根據(jù)本發(fā)明的第一實施例的半導(dǎo)體器件的截面圖；
[0014]圖2B是說明根據(jù)本發(fā)明的第二實施例的半導(dǎo)體器件的截面圖；
[0015]圖2C是說明根據(jù)本發(fā)明的第三實施例的半導(dǎo)體器件的截面圖；
[0016]圖2D是說明根據(jù)本發(fā)明的第四實施例的半導(dǎo)體器件的截面圖；
[0017]圖3A至圖SB是說明制造根據(jù)本發(fā)明的第一實施例的半導(dǎo)體存儲器件的方法的示圖；
[0018]圖9A和圖9B是說明根據(jù)本發(fā)明的第一實施例的半導(dǎo)體器件的源極層的立體圖；
[0019]圖1OA至圖1OG是說明根據(jù)本發(fā)明的第一實施例的半導(dǎo)體器件的布局的示圖；
[0020]圖11是說明根據(jù)本發(fā)明的一個實施例的存儲系統(tǒng)的框圖；
[0021]圖12是說明根據(jù)本發(fā)明的一個實施例的計算系統(tǒng)的示圖。
【具體實施方式】
[0022]在下文中，將參照附圖更詳細地描述本發(fā)明的優(yōu)選實施例。盡管參照本發(fā)明的若干說明性的實施例來描述實施例，但是應(yīng)當理解的是，本領(lǐng)域技術(shù)人員可以設(shè)計出的大量其他的變型和實施例將落入本公開原理的精神和范圍內(nèi)。
[0023]圖1A和圖1B是說明根據(jù)本發(fā)明的一個實施例的半導(dǎo)體器件的布局和截面的示圖。為了便于描述，圖1A僅示出相鄰的存儲塊之間的邊界。
[0024]在圖1A和圖1B中，本實施例的半導(dǎo)體器件可以包括第一導(dǎo)電層11以及依次層疊的第二導(dǎo)電層13和層間電介質(zhì)層14。另外，半導(dǎo)體器件還可以包括:至少一個第一縫隙SLl，所述至少一個第一縫隙SLl用于穿過第一導(dǎo)電層11而以存儲塊MBl、MB2為單位來劃分第一導(dǎo)電層11 ;第一絕緣層12，所述第一絕緣層12填充在第一縫隙SLl中；一個或更多個第二縫隙SL2，所述一個或更多個第二縫隙SL2用于穿過第二導(dǎo)電層13而以存儲塊MB1、MB2為單位來劃分第二導(dǎo)電層13 ;以及第二絕緣層15，所述第二絕緣層15填充在第二縫隙SL2 中。
[0025]這里，第一導(dǎo)電層11可以是管道柵(pipe gate)，至少一個最上面的第二導(dǎo)電層13可以是選擇線，其他的第二導(dǎo)電層13可以是字線。在其他的實施例中，第一導(dǎo)電層11可以是源極層，至少一個最上面的第二導(dǎo)電層13可以是上選擇線，至少一個最下面的第二導(dǎo)電層13可以是下選擇線，其他的第二導(dǎo)電層13可以是字線。
[0026]在以上結(jié)構(gòu)中，第一導(dǎo)電層11和第二導(dǎo)電層13通過位置不同的第一縫隙SLl和第二縫隙SL2而以存儲塊MB1、MB2為單位被劃分,第二導(dǎo)電層13位于第一導(dǎo)電層11之上。尤其，位于第一存儲塊MBl和第二存儲塊MB2的邊界處的第一縫隙SLl和第二縫隙SL2彼此錯開。即，第一縫隙SLl和第二縫隙SL2不重疊。
[0027]圖2A是說明根據(jù)本發(fā)明的第一實施例的半導(dǎo)體器件的截面圖。
[0028]在圖2A中，本實施例的半導(dǎo)體器件可以包括:襯底20 ;絕緣層21，所述絕緣層21形成在襯底20上；第一源極層SI，所述第一源極層SI形成在絕緣層21上；至少一個第二源極層S2，所述至少一個第二源極層S2形成在第一源極層SI中；導(dǎo)電層23，所述導(dǎo)電層23層疊在第一源極層SI上；溝道層CH，所述溝道層CH穿過導(dǎo)電層23與第二源極層S2連接；存儲器層M，所述存儲器層M包圍溝道層CH和第二源極層S2的外表面；以及一個或更多個第三源極層S3，所述一個或更多個第三源極層S3穿過第二源極層S2和存儲器層M與第一源極層SI連接。第三源極層S3形成在第二源極層S2中。
[0029]層間電介質(zhì)層24形成在層疊的導(dǎo)電層23之間。溝道層CH可以具有溝道層CH的中間區(qū)域開放的管結(jié)構(gòu)，或者具有溝道層CH被某種材料完全填充的柱體結(jié)構(gòu)。在溝道層CH具有管結(jié)構(gòu)的情況下，開放的中間區(qū)域用絕緣層28來填充。
[0030]第一源極層SI和第二源極層S2可以用摻雜的多晶硅層形成，第三源極層S3可以用諸如鎢等的金屬層來形成。即，源極層的一部分用金屬層形成，因而源極電阻可以減小。
[0031]至少一個最上面的導(dǎo)電層23可以是上選擇線，至少一個最下面的導(dǎo)電層23可以是下選擇線，其他的導(dǎo)電層23可以是字線。結(jié)果，可以垂直地設(shè)置存儲串，并且存儲器件的集成度可以增強。
[0032]存儲器層可以包括隧道絕緣層、電荷儲存層以及電荷阻擋層，或者包括這些層中的一些。這里，電荷儲存層可以包括諸如多晶硅層等的浮柵、諸如氮化物層等的陷阱層以及納米點這幾種中的一種或更多種。浮柵儲存電荷，陷阱層捕獲電荷。存儲器層可以包括取代電荷儲存層的相變材料層。
[0033]半導(dǎo)體器件還可以包括位于上述存儲器層和導(dǎo)電層23之間并且包圍導(dǎo)電層23的上表面和下表面的新的存儲器層(未示出)。這里，所述新的存儲器層可以包括隧道絕緣層、電荷儲存層以及電荷阻擋層，或者包括這些層中的一些。所述新的存儲器層中的電荷阻擋層可以是氧化物層和具有高介電常數(shù)的材料層的疊層。
[0034]半導(dǎo)體器件還可以包括穿過第一源極層SI的第一縫隙SLl和穿過導(dǎo)電層23和層間電介質(zhì)層24的第二縫隙SL2。這里，第一縫隙SLl以存儲塊MB1、MB2為單位來劃分第一源極層SI，第二縫隙SL2以存儲塊MB1、MB2為單位來劃分導(dǎo)電層23。第一縫隙SLl和第二縫隙SL2位于相鄰的存儲塊MBl和MB2的邊界處，并且每個被設(shè)置在不同的位置上以不重疊。第一縫隙SLl和第二縫隙SL2分別用絕緣層22和絕緣層25來填充。
[0035]半導(dǎo)體器件還可以包括至少一個第三縫隙SL3，所述至少一個第三縫隙SL3位于相應(yīng)存儲塊MBl和MB2的單元區(qū)中，第三縫隙SL3具有穿通第二縫隙S2和存儲器層M的深度。這里，第三縫隙SL3可以位于共用一個第二源極層S2的溝道層CH之間，并且可以具有暴露出第一源極層SI的深度。第三縫隙SL3的下部區(qū)域被第三源極層S3填充，第三縫隙SL3的其他區(qū)域用絕緣層26來填充。
[0036]半導(dǎo)體器件還可以包括一個或更多個第四縫隙SL4，所述一個或更多個第四縫隙SL4位于相應(yīng)存儲塊MBl和MB2的單元區(qū)中，第四縫隙SL4具有穿通導(dǎo)電層23的深度。這里，第四縫隙SL4可以位于不共用第二源極層S2的溝道層CH之間，并且具有暴露出第一源極層SI的深度。第四縫隙SL4用絕緣層27來填充。
[0037]半導(dǎo)體器件還可以包括位于相應(yīng)存儲塊MBl和MB2的接觸區(qū)中的第五縫隙(未示出)。這里，第五縫隙可以具有線形、包括至少一個突出部分的線形、“c”形、“c”形及具有至少一個突出部分的線形這些形狀中的一種或更多種，或者具有這些形狀的組合。第五縫隙用絕緣層來填充。
[0038]圖2B是說明根據(jù)本發(fā)明的第二實施例的半導(dǎo)體器件的截面圖。在下文中，將省略與圖2A相同或相似的描述。
[0039]在圖2B中，本實施例的半導(dǎo)體器件可以包括:襯底20 ;絕緣層21，所述絕緣層21形成在襯底20上；第一導(dǎo)電層C，所述第一導(dǎo)電層C形成在絕緣層21上；絕緣層29，所述絕緣層29形成在第一導(dǎo)電層C上；以及第二導(dǎo)電層23，所述第二導(dǎo)電層23層疊在絕緣層29上。半導(dǎo)體器件還可以包括:第一源極層SI，所述第一源極層SI形成在絕緣層29中；溝道層CH，所述溝道層CH穿過第二導(dǎo)電層23與第一源極層SI連接；第二源極層S2，所述第二源極層S2形成在第一源極層SI中；以及存儲器層M，所述存儲器層M包圍溝道層CH和第一源極層SI的外表面。
[0040]半導(dǎo)體器件還可以包括穿過第一導(dǎo)電層C的第一縫隙SLl和穿過第二導(dǎo)電層23、層間電介質(zhì)層24和絕緣層29的第二縫隙SL2。
[0041]這里，第一導(dǎo)電層C用作在形成第二縫隙SL2時的刻蝕停止層。形成在半導(dǎo)體器件的外圍電路區(qū)中的第一導(dǎo)電層C用作晶體管(未示出)的柵電極。例如，在包括單元區(qū)和外圍電路區(qū)的襯底20上順序地形成絕緣層21和第一導(dǎo)電層C。隨后，通過刻蝕第一導(dǎo)電層C來形成第一縫隙SL1。結(jié)果，在外圍電路區(qū)中形成晶體管的柵電極，在單元區(qū)中的第一導(dǎo)電層C以存儲塊MB1、MB2為單位被劃分。
[0042]第一源極層SI沿著形成在絕緣層29中的溝槽的內(nèi)表面形成。在第三縫隙SL3具有穿通所述溝槽的深度的情況下，絕緣層29可以經(jīng)由第一源極層SI和存儲器層M與第二源極層S2接觸。
[0043]圖2C是說明根據(jù)本發(fā)明的第三實施例的半導(dǎo)體器件的截面圖。在下文中，將省略與圖2A和圖2B相同或相似的描述。
[0044]在圖2C中，本實施例的半導(dǎo)體器件可以包括:源極層S ;導(dǎo)電層23，所述導(dǎo)電層23依次地層疊在源極層S上；溝道層CH，所述溝道層CH穿過導(dǎo)電層23與源極層S連接；以及存儲器層M，所述存儲器層M包圍溝道層CH的外表面。
[0045]這里，源極層S可以通過將雜質(zhì)注入到襯底20中來形成，或者利用額外的導(dǎo)電層來形成。層間電介質(zhì)層24位于層疊的導(dǎo)電層23之間，具有管結(jié)構(gòu)的溝道層23的開放的中間區(qū)域用絕緣層28來填充。至少一個最上面的導(dǎo)電層23可以是上選擇線，至少一個最下面的導(dǎo)電層23可以是下選擇線，其他的導(dǎo)電層23可以是字線。
[0046]半導(dǎo)體器件還可以包括穿過源極層S的第一縫隙SLl和穿過導(dǎo)電層23和層間電介質(zhì)層24的第二縫隙SL2。這里，第一縫隙SLl和第二縫隙SL2分別用絕緣層22和絕緣層25來填充。
[0047]圖2D是說明根據(jù)本發(fā)明的第四實施例的半導(dǎo)體器件的截面圖。在下文中，將省略與圖2A至圖2C相同或相似的描述。
[0048]在圖2D中，本實施例的半導(dǎo)體器件可以包括:襯底20 ;絕緣層21，所述絕緣層21形成在襯底20上；管道柵PG，所述管道柵PG形成在絕緣層21上；導(dǎo)電層23，所述導(dǎo)電層23層疊在管道柵PG上；溝道層CH，所述溝道層CH穿過導(dǎo)電層23 ；以及存儲器層M，所述存儲器層M包圍溝道層CH的外表面。半導(dǎo)體器件還可以包括形成在管道柵PG上的保護層(未示出)。這里，保護層可以是多晶硅層。[0049]溝道層CH可以包括形成在管道柵PG中的管道溝道層和與管道溝道層連接的垂直溝道層。溝道層CH可以根據(jù)與管道溝道層連接的垂直溝道層的數(shù)目而大體具有U形、W形
坐寸ο
[0050]至少一個最上面的導(dǎo)電層23可以是選擇線，其他的導(dǎo)電層23可以是字線。結(jié)果，存儲串可以具有諸如U形等的三維結(jié)構(gòu)，所以存儲器件的集成度可以增強。
[0051]半導(dǎo)體器件還可以包括穿過管道柵PG的第一縫隙SLl和穿過導(dǎo)電層23和層間電介質(zhì)層24的第二縫隙SL2。這里，第一縫隙SLl以存儲塊MB1、MB2為單位來劃分管道柵PG，第二縫隙SL2以存儲塊MB1、MB2為單位來劃分導(dǎo)電層23。第一縫隙SLl和第二縫隙SL2分別用絕緣層22和絕緣層25來填充。
[0052]半導(dǎo)體器件還可以包括至少一個第四縫隙SL4，所述至少一個第四縫隙SL4位于相應(yīng)存儲塊MB1、MB2的單元區(qū)中，具體地位于共用一個管道溝道層的垂直溝道層之間。這里，第四縫隙SL4可以具有穿通導(dǎo)電層23的深度。第四縫隙SL4用絕緣層27來填充。
[0053]圖3A至圖SB是說明制造根據(jù)本發(fā)明的第一實施例的半導(dǎo)體存儲器件的方法的示圖。附圖中的(A)示出布局，附圖中的(B)示出截面。在下文中，將省略與圖2A至圖2D相同或相似的描述。
[0054]在圖3A和圖3B中，在襯底30上形成絕緣層31，然后在絕緣層31上形成導(dǎo)電層。這里，絕緣層31將第一源極層32與襯底30電分離，并且可以用氧化物層來形成。導(dǎo)電層可以是摻入雜質(zhì)的多晶硅層，例如，摻入N型或P型雜質(zhì)的多晶硅層。導(dǎo)電層可以是管道柵或源極層。在下文中，假設(shè)導(dǎo)電層是第一源極層32。
[0055]隨后，通過刻蝕第一源極層32來形成溝槽T。每個溝槽T限定要在隨后的工藝中形成第二源極層和第三源極層的區(qū)域，并且位于相應(yīng)存儲塊MBl和MB2的單元區(qū)C中。這里，存儲塊MBl和MB2中的每個包括單元區(qū)C和位于單元區(qū)兩側(cè)或一側(cè)的接觸區(qū)CTl和CT2。單元區(qū)C表示要形成存儲器單元的區(qū)域，接觸區(qū)CTl和CT2表示層疊的字線或選擇線的接觸焊盤所在的區(qū)域。
[0056]每個溝槽T可以用島形、線形或它們的組合來形成。在附圖中，溝槽T具有包括線溝槽和與線溝槽連接的島溝槽的梯子形狀。
[0057]接著，在每個溝槽T中形成犧牲層33。在一個實施例中，犧牲層33可以由氮化硅SiN層或氮化鈦TiN層制成。
[0058]隨后，通過刻蝕第一源極層32來形成用于暴露出絕緣層31的一個或更多個第一縫隙SLl。第一縫隙SLl位于相鄰的第一存儲塊MBl和第二存儲塊MB2的邊界處，并且以存儲塊MB1、MB2為單位來劃分第一源極層32。接著，用絕緣層34來填充第一縫隙SL1。在一個實施例中，絕緣層34可以是氧化物層等。
[0059]可以在用絕緣層34填充第一縫隙SLl之后形成溝槽T。
[0060]在圖4A和圖4B中，在填充有絕緣層34的第一源極層32上依次地形成第一材料層35和第二材料層36。使用第一材料層35來形成用于字線或選擇線的導(dǎo)電層,第二材料層將層疊的導(dǎo)電層分開。第一材料層35的厚度可以根據(jù)第一材料層35的用途而變化，用于選擇線的第一材料層35的厚度可以具有大體等于或大于用于字線的第一材料層35的厚度。
[0061]利用具有高刻蝕選擇性的材料來形成第一材料層35和第二材料層36。在一個實施例中，第一材料層35可以用諸如多晶硅層等的導(dǎo)電層來形成，第二材料層36可以用諸如氧化物層等的絕緣層來形成。在其他的實施例中，第一材料層35可以用諸如摻雜的多晶硅層、摻雜的非晶硅層等的導(dǎo)電層來形成，第二材料層36可以用諸如未摻雜的多晶硅層、未摻雜的非晶硅層等的犧牲層來形成。在其他的實施例中，第一材料層35可以用諸如氮化物層等的犧牲層來形成，第二材料層36可以用諸如氧化物層等的絕緣層來形成。
[0062]在下文中，假設(shè)第一材料層35用犧牲層來形成，第二材料層36用絕緣層來形成。
[0063]隨后，通過刻蝕第一材料層35和第二材料層36來形成與溝槽T連接的溝道孔H。這里，溝道孔H的寬度可以在溝道孔H的下部變窄。溝道孔H可以利用矩陣形狀來設(shè)置，或者錯開地設(shè)置。為了便于描述，圖4A和圖4B示出位于同一截面上的四個溝道孔H。與每個溝槽T連接的溝道孔H的數(shù)目可以根據(jù)存儲器件的集成度而改變。
[0064]接著，在去除暴露在溝道孔H的下表面的犧牲層33之后，沿著溝槽T和溝道孔H的內(nèi)表面形成存儲器層37。存儲器層37用于儲存數(shù)據(jù)，并且可以包括電荷阻擋層、電荷儲存層以及隧道絕緣層、或者這些層中的一部分。
[0065]隨后，在存儲器層37上形成半導(dǎo)體層38。例如，半導(dǎo)體層38可以用未摻入雜質(zhì)的多晶硅層形成。
[0066]由于溝道孔H的寬度在溝道孔H的下部變窄，所以溝槽T和溝道孔H的連接部分在溝槽T被半導(dǎo)體層38完全填充之前被完全封閉。因此，在溝槽T中形成了空的空間。溝道孔H可以不被半導(dǎo)體層38完全填充，溝道孔H的中央?yún)^(qū)域可以開放。在這種情況下，在半導(dǎo)體層38的開放的中央?yún)^(qū)域中形成絕緣層39。
[0067]在圖5A和圖5B中，穿過每個溝槽T而形成第三縫隙SL3。例如，通過在刻蝕第一材料層35、第二材料層36、存儲器層37以及半導(dǎo)體層38之后深刻蝕第一源極層32的一部分來形成第三縫隙SL3。第三縫隙SL3可以位于溝槽T的中央?yún)^(qū)域，并且由于其端部的寬度擴大而大體具有I形。
[0068]可以在形成第三縫隙SL3時與第三縫隙SL3 —起形成相應(yīng)存儲塊MBl和MB2的接觸區(qū)CTl和CT2中的第五縫隙SL5。例如，第五縫隙SL5可以大體具有沿著一個方向延伸的線形。在第一源極層32是用絕緣層形成的情況下，第三縫隙SL3可以被形成為具有與溝槽T連接的深度。
[0069]接著，通過經(jīng)由第三縫隙SL3將雜質(zhì)摻入溝槽T中的半導(dǎo)體層38來形成第二源極層38B。例如，通過經(jīng)由等離子體摻雜工藝將N型雜質(zhì)摻入溝槽T中的半導(dǎo)體層38來形成第二源極層38B。在其他的實例中，在半導(dǎo)體層38上形成摻入雜質(zhì)的氧化物層，通過經(jīng)由熱處理工藝將氧化物層中的雜質(zhì)擴散到半導(dǎo)體層38然后去除氧化物層來形成第二源極層38B。結(jié)果，半導(dǎo)體層38的形成在溝槽T中的水平區(qū)域變成第二源極層38B，而半導(dǎo)體層38的穿過疊層的垂直區(qū)域變成溝道層38A。
[0070]在圖6A和圖6B中，在第二源極層38B中和第三縫隙SL3的下部形成第三源極層40。例如，沿著第三縫隙SL3和形成有第二源極層38B的溝槽T的內(nèi)表面形成阻擋層，并且在阻擋層上形成金屬層。接著，通過去除形成在除了第一源極層32和第二源極層38B的內(nèi)部區(qū)域以外的其他區(qū)域上的阻擋層和金屬層來形成第三源極層40。這里，阻擋層可以是鈦Ti層、氮化鈦TiN層中的一種，或者是這些層的組合，金屬層可以是鎢W層。在刻蝕阻擋層和金屬層時形成在第三縫隙SL3的下部中的鎢層和形成在第二源極層38B中的鎢層分離開的情況下，本發(fā)明可以通過利用選擇性生長工藝生長鎢層來再次連接鎢層。
[0071]隨后，在第三縫隙SL3中形成絕緣層41。此時，第五縫隙SL5也可以用絕緣層41來填充。這里，絕緣層41可以是利用高溫氧化HTO工藝或高密度等離子體HDP工藝形成的氧化物層，或者是諸如旋涂電介質(zhì)SOD或聚硅氮烷PSZ的氧化物層。
[0072]接著，通過刻蝕第一材料層35和第二材料層36而將接觸區(qū)CTl和CT2圖案化成具有臺階形狀，這并未示出。例如，可以將一對第一材料層35和第二材料層36圖案化以形成一個階梯。
[0073]如圖7A和圖7B中所示，通過刻蝕第一材料層35和第二材料層36來形成第二縫隙SL2，第二縫隙SL2以存儲塊MB1、MB2為單位來劃分第一材料層35和第二材料層36。這里，第二縫隙SL2被形成為具有暴露出每個第一材料層35的深度。
[0074]第二縫隙SL2位于相鄰的存儲塊MBl和MB2的邊界，并且形成在與第一縫隙SLl不同的位置。在絕緣層34暴露在第一縫隙SLl的下表面的情況下，在形成第二縫隙SL2的工藝中絕緣層34可能被刻蝕。因此，在與第一縫隙SLl不同的位置處形成第二縫隙SL2，使得絕緣層34不被刻蝕。
[0075]在形成第二縫隙SL2時，也可以在每個存儲塊MBl和MB2的單元區(qū)C中形成一個或更多個第四縫隙SL4。第四縫隙SL4可以位于不共用第二源極層S2的溝道層38A之間，并且可以形成在暴露出每個第一材料層35的深度。
[0076]在形成第二縫隙SL2時，還可以在相應(yīng)存儲塊MBl和MB2的接觸區(qū)CTl或CT2中形成至少一個第五縫隙SL5 (未示出)。
[0077]隨后，可以通過刻蝕在第二縫隙SL2和第四縫隙SL4中暴露的第一材料層35來形成第一凹陷區(qū)。由于在第三縫隙SL3和第五縫隙SL5被絕緣層41填充的條件下刻蝕第一材料層35，所以可以防止保留的第二材料層36傾斜或坍塌。
[0078]接著，在第一凹陷區(qū)中形成導(dǎo)電層42。例如，在第二縫隙SL2和第四縫隙SL4中形成導(dǎo)電層42，使得第一凹陷區(qū)被導(dǎo)電層42填充，然后通過刻蝕形成在第二縫隙SL2和第四縫隙SL4的內(nèi)表面上的導(dǎo)電層42而將第一凹陷區(qū)中的導(dǎo)電層42分開。
[0079]如果第一縫隙SLl和第二縫隙SL2重疊，則在形成第二縫隙SL2的同時第一縫隙SLl中的絕緣層34被刻蝕。因此，導(dǎo)電層42被形成在第一縫隙SLl中，并且形成在第一縫隙SLl中的導(dǎo)電層42未被去除而是保留下來。然而，第一縫隙SLl和第二縫隙SL2位置不同，因而可以防止以上的現(xiàn)象。
[0080]隨后，在第二縫隙SL2和第四縫隙SL4中形成絕緣層43。另外，可以通過控制沉積條件而在第二縫隙SL2和第四縫隙SL4中形成空氣間隙。
[0081]還可以在形成導(dǎo)電層42之前在第一凹陷區(qū)中形成包括電荷阻擋層等的存儲器層。另外，還可以在形成第二縫隙SL2時形成第五縫隙SL5。在這種情況下，刻蝕在第二縫隙SL2、第四縫隙SL4以及第五縫隙SL5中暴露的第一材料層35，然后在第二縫隙SL2、第四縫隙SL4以及第五縫隙SL5中形成絕緣層43。
[0082]在圖8A和圖8B中，形成穿過第三縫隙SL3與第三源極層40連接的一個或更多個第一接觸插塞CP1。在接觸區(qū)CT1、CT2中形成第二接觸插塞CP2，它們分別與導(dǎo)電層42連接。
[0083]經(jīng)由以上工藝來制造包括第一源極層至第三源極層32、38B以及40的半導(dǎo)體器件。沿著溝槽T和溝道孔H的內(nèi)表面形成存儲器層37，然后在存儲器層37中形成第二源極層38B、第三源極層40以及溝道層38A。因此，不需要用于暴露出溝道孔下表面的源極層的刻蝕工藝，因此可以降低制造半導(dǎo)體器件的工藝的難度水平。
[0084]可以根據(jù)第一材料層35和第二材料層36的種類而改變以上工藝中的一些。具體地，可以改變在形成第二縫隙SL2和第四縫隙SL4的工藝之后所執(zhí)行的工藝中的一些。
[0085]在一個實施例中，在第一材料層35是用導(dǎo)電層來形成而第二材料層36是用層間電介質(zhì)層來形成的情況下，可以將在第二縫隙SL2和第四縫隙SL4暴露的第一材料層35硅化。接著，用絕緣層43來填充第二縫隙SL2和第四縫隙SL4。
[0086]在其他的實施例中，在第一材料層35是用導(dǎo)電層來形成而第二材料層36是用犧牲層來形成的情況下，可以通過選擇性地刻蝕在第二縫隙SL2和第四縫隙SL4暴露的第二材料層36來形成第二凹陷區(qū)。隨后，將在第二縫隙SL2和第四縫隙SL4暴露的第一材料層35硅化，并且用絕緣層43來填充第二凹陷區(qū)、第二縫隙SL2以及第四縫隙SL4。
[0087]以上描述了制造根據(jù)第一實施例的半導(dǎo)體器件的方法?？梢岳玫谝粚嵤├齺碇圃旄鶕?jù)第二實施例至第四實施例的半導(dǎo)體器件?？梢酝ㄟ^調(diào)整第三縫隙SL3的深度來制造第二實施例的半導(dǎo)體器件?？梢酝ㄟ^省略形成溝槽T、犧牲層33、第三縫隙SL3、第二源極層38B和第三源極層40等的步驟來制造第三實施例的半導(dǎo)體器件?？梢酝ㄟ^形成溝槽以將溝道孔對連接并且省略形成第三縫隙SL3、第二源極層38B以及第三源極層40等的步驟來制造第四實施例的半導(dǎo)體器件。
[0088]圖9A和圖9B是說明根據(jù)本發(fā)明的第一實施例的半導(dǎo)體器件的源極層的立體圖。
[0089]如圖9A和圖9B中所示，第二源極層S2形成在第一源極層SI中，并且第一源極層SI包圍第二源極層S2的側(cè)面和下表面。另外，第三源極層S3形成在第二源極層S2中，并且第二源極層S2包圍第三源極層S3的上表面、側(cè)面以及下表面。
[0090]第二源極層S2包括形成在其下表面的至少一個第一開口部分OPl和形成在其上表面的一個或更多個第二開口部分0P2。第一開口部分OPl可以如圖9A中所示具有島形，第一開口部分OPl以恒定的間隔分隔開地設(shè)置。第一開口部分OPl可以如圖9B中所示具有線形。第二開口部分0P2可以具有線形，并且與第一開口部分OPl重疊。
[0091]第三源極層S3包括第二源極層S2中的板層S3-1和從板層S3_l的下表面突出的至少一個突出層S3-2。突出層S3-2可以具有如圖9A中所示的島形，或者如圖9B中所示的線形，并且與第二源極層S2的第一開口部分OPl相對應(yīng)。因此，突出層S3-2經(jīng)由第二源極層S2的第一開口部分OPl與第一源極層SI直接連接。
[0092]圖1OA至圖1OG是說明根據(jù)本發(fā)明的第一實施例的半導(dǎo)體器件的布局的示圖。如圖1OA至圖1OG所示，本實施例的半導(dǎo)體器件可以包括:第一縫隙SLl和第二縫隙SL2，所述第一縫隙SLl和第二縫隙SL2位于相鄰的存儲塊的邊界；第三縫隙SL3和第四縫隙SL4，所述第三縫隙SL3和第四縫隙SL4設(shè)置在相應(yīng)存儲塊的單元區(qū)中；以及第五縫隙SL5，所述第五縫隙SL5位于每個存儲塊的接觸區(qū)中。第一縫隙SLl形成在與第二縫隙SL2不同的位置。第一縫隙SLl至第五縫隙SL5可以同時形成或分開地形成。
[0093]在下文中，將參照圖1OA至圖1OG詳細地描述形成在接觸區(qū)中的第五縫隙SL5的各種形狀和制造方法。為了便于理解，附圖示出相鄰的存儲塊的溝道的一部分。
[0094]如圖1OA中所示，相應(yīng)第五縫隙SL5可以具有沿著一個方向大體平行地延伸的線形。具體地，第五縫隙SL5可以形成在接觸區(qū)CTl和CT2的中央?yún)^(qū)域內(nèi)，并且具有沿著與第一縫隙SLl和第二縫隙SL2的交叉方向的線形。
[0095]如圖1OB中所示，第五縫隙SL5可以大體具有“c”形。具體地，第五縫隙SL5可以形成在接觸區(qū)CTl和CT2的邊緣，并且利用分隔開的線來形成或利用一個線來形成。
[0096]如圖1OC中所示，第五縫隙SL5可以包括沿著一個方向延伸的線部分和從線部分(或例如線形)突出的突出部分。突出部分可以形成在線部分的兩側(cè)或一側(cè)，第二接觸插塞CP2可以位于突出部分之間。第五縫隙SL5可以位于接觸區(qū)CTl和CT2的邊緣，并且對稱地形成或不對稱地形成。
[0097]具有圖1OA至圖1OC中所示布局的半導(dǎo)體器件中的縫隙形成順序如下。形成第三縫隙SL3和第五縫隙SL5，然后用絕緣層41來填充第三縫隙SL3和第五縫隙SL5。隨后，形成第二縫隙SL2和第四縫隙SL4，并且用導(dǎo)電層42來替換第一材料層35。由于用導(dǎo)電層42來替換第一材料層35的工藝是在第五縫隙SL5被絕緣層41填充的條件下執(zhí)行的，所以第一材料層35的一部分可以根據(jù)第五縫隙SL5的位置和形狀而保留在接觸區(qū)CTl和CT2中。即，第一材料層35和第二材料層36可以在接觸區(qū)CTl和CT2的一部分中、例如中央?yún)^(qū)域中依次地層疊，導(dǎo)電層42和第二材料層36可以在單元區(qū)C中和接觸區(qū)CTl和CT2的其他部分中、例如邊緣中交替地層疊。
[0098]如圖1OD中所示，第五縫隙可以包括具有線形的縫隙SL5-1和具有線形的縫隙SL5-2，縫隙SL5-1包括突出部分，縫隙SL5-2形成在縫隙SL5-1之間?？p隙SL5-1可以具有大體相同的形狀，或者縫隙SL5-1中的一些可以具有大體對稱的形狀而其他的縫隙SL5-1可以具有不同的形狀。縫隙SL5-2可以形成在一些縫隙SL5-1之間。
[0099]如圖1OE中所示，第五縫隙可以包括縫隙SL5-1和在縫隙SL5-1之間以線形形成的縫隙SL5-2，縫隙SL5-1包括沿著一個方向延伸的線部分和從線部分兩側(cè)突出的突出部分。第五縫隙SL5-1和SL5-2可以具有魚骨形狀。縫隙SL5-2可以形成在每個縫隙SL5-1之間。
[0100]如圖1OF中所示，第五縫隙可以包括沿著一個方向以線形延伸的縫隙SL5-1，以及沿著與縫隙SL5-1不同的方向在縫隙SL5-1之間形成的縫隙SL5-2?？p隙SL5-1可以具有大體相同的長度?？p隙SL5-1可以在與第一縫隙SLl和第二縫隙SL2的交叉方向上延伸，縫隙SL5-2可以沿著與第一縫隙SLl和第二縫隙SL2大體相同的方向延伸。尤其，縫隙SL5-2可以形成為與第四縫隙SL4大體相同的線。
[0101]如圖1OG中所示，第五縫隙可以包括沿著一個方向以線形延伸的縫隙SL5-1，以及沿著與縫隙SL5-1不同的方向形成在縫隙SL5-1之間的縫隙SL5-2?？p隙SL5-1可以具有不同的長度?？p隙SL5-2可以沿著與第四縫隙SL4大體相同的方向延伸，并且被設(shè)置成與第四縫隙SL4錯開。
[0102]具有圖1OA至圖1OG所示布局的半導(dǎo)體器件中的縫隙形成順序如下。形成縫隙SL3和SL5-1，然后用絕緣層41來填充縫隙SL3和SL5-1。在縫隙SL3和SL5-1被絕緣層41填充的條件下，形成縫隙SL2、SL4以及SL5-2，并且用導(dǎo)電層42來替換第一材料層35。
[0103]結(jié)果，在接觸區(qū)CTl和CT2的形成有縫隙SL5-2的區(qū)域中，第一材料層35被導(dǎo)電層42替換，因而導(dǎo)電層42和第二材料層36在該區(qū)域中層疊。第一材料層35保留在接觸區(qū)CTl和CT2的未形成有縫隙SL5-2的區(qū)域中，所以第一材料層35和第二材料層36在該區(qū)域中層疊。因此,第二接觸插塞CP2可以形成在接觸區(qū)CTl和CT2的中央?yún)^(qū)域和邊緣。
[0104]圖11是說明根據(jù)本發(fā)明的一個實施例的存儲系統(tǒng)的框圖。
[0105]在圖11中，本實施例的存儲系統(tǒng)100可以包括非易失性存儲器件120和存儲器控制器110。
[0106]非易失性存儲器件120可以具有根據(jù)上述布局的結(jié)構(gòu)。非易失性存儲器件120可以是包括快閃存儲器芯片的多芯片封裝。
[0107]存儲器控制器110控制非易失性存儲器件120，并且可以包括SRAMl 11、CPU112、主機接口 113、ECC114以及存儲器接口 115。SRAMl 11用作CPUl 12的操作存儲器。CPU112執(zhí)行用于存儲器控制器110的數(shù)據(jù)交換的控制操作，主機接口 113具有訪問存儲系統(tǒng)100的主機的數(shù)據(jù)交換協(xié)議。ECC114檢測并校正從非易失性存儲器件120讀取的數(shù)據(jù)的錯誤，存儲器接口 115與本發(fā)明的非易失性存儲器件120接口。存儲器控制器110還可以包括用于儲存與主機等進行接口的碼數(shù)據(jù)的ROM。
[0108]存儲系統(tǒng)100可以是包括非易失性存儲器件120和存儲器控制器110的存儲卡或固態(tài)盤SSD0例如，存儲器控制器110經(jīng)由諸如USB、MMC, PC1-E、SATA、PATA, SCS1、ESD1、IDE等的各種接口協(xié)議中的一種與外部設(shè)備(例如主機)通信。
[0109]圖12是說明根據(jù)本發(fā)明的一個實施例的計算系統(tǒng)的示圖。
[0110]在圖12中，本發(fā)明的計算系統(tǒng)200包括與系統(tǒng)總線260電連接的CPU220、RAM230、用戶接口 240、調(diào)制解調(diào)器250以及存儲系統(tǒng)210。在計算系統(tǒng)200是移動設(shè)備的情況下，還可以提供用于將操作電壓供應(yīng)給計算系統(tǒng)200的電池。計算系統(tǒng)200還可以包括應(yīng)用芯片組、CMOS圖像處理器Cl S、移動DRAM等。
[0111]存儲系統(tǒng)210可以包括如圖11所示的非易失性存儲器件212和存儲器控制器211。
[0112]在以上描述中，描述了非易失性存儲器件的結(jié)構(gòu)和制造方法，但是本發(fā)明不局限于非易失性存儲器件。本發(fā)明可以應(yīng)用于包括層疊的導(dǎo)電層和用于以存儲塊為單位來劃分導(dǎo)電層的縫隙的任何半導(dǎo)體器件，例如，易失性存儲器件和非易失性存儲器件。
[0113]盡管已經(jīng)參照本發(fā)明的若干說明性的實施例描述了實施例，但是應(yīng)當理解的是，本領(lǐng)域技術(shù)人員可以設(shè)計出的大量其他的變型和實施例將落入本公開原理的精神和范圍內(nèi)。
[0114]通過以上實施例可以看出，本申請?zhí)峁┝艘韵碌募夹g(shù)方案。
[0115]技術(shù)方案1.一種半導(dǎo)體器件，包括:第一導(dǎo)電層；至少一個第一縫隙，所述至少一個第一縫隙穿過所述第一導(dǎo)電層，并且被配置成以存儲塊為單位來劃分所述第一導(dǎo)電層；第二導(dǎo)電層，所述第二導(dǎo)電層層疊在所述第一導(dǎo)電層上；以及第二縫隙，所述第二縫隙在與所述第一縫隙不同的位置穿過所述第二導(dǎo)電層，并且被配置成以所述存儲塊為單位來劃分所述第二導(dǎo)電層。
[0116]技術(shù)方案2.如技術(shù)方案I所述的半導(dǎo)體器件，其中，所述第一縫隙和所述第二縫隙彼此不重疊。
[0117]技術(shù)方案3.如技術(shù)方案I所述的半導(dǎo)體器件，其中，所述第一導(dǎo)電層是管道柵，至少一個最上面的第二導(dǎo)電層是選擇線，其他的第二導(dǎo)電層是字線。
[0118]技術(shù)方案4.如技術(shù)方案I所述的半導(dǎo)體器件，其中，所述第一導(dǎo)電層是源極層，至少一個最上面的第二導(dǎo)電層是上選擇線，至少一個最下面的第二導(dǎo)電層是下選擇線，其他的第二導(dǎo)電層是字線。
[0119]技術(shù)方案5.—種半導(dǎo)體器件，包括:第一源極層；至少一個第一縫隙，所述至少一個第一縫隙穿過所述第一源極層，并且被配置成以存儲塊為單位來劃分所述第一源極層；導(dǎo)電層，所述導(dǎo)電層層疊在所述第一源極層上；以及至少一個第二縫隙，所述至少一個第二縫隙在與所述第一縫隙不同的位置穿過所述導(dǎo)電層，并且被配置成以所述存儲塊為單位來劃分所述導(dǎo)電層。
[0120]技術(shù)方案6.如技術(shù)方案5所述的半導(dǎo)體器件，其中，所述第一縫隙與所述第二縫
隙不重疊。
[0121]技術(shù)方案7.如技術(shù)方案5所述的半導(dǎo)體器件，還包括:至少一個第二源極層，所述至少一個第二源極層形成在所述第一源極層中；溝道層，所述溝道層與所述第二源極層連接，并且穿通所述導(dǎo)電層；存儲器層，所述存儲器層被配置成包圍所述溝道層和所述第二源極層的外表面；以及至少一個第三源極層，所述至少一個第三源極層形成在所述第二源極層中，并且穿過所述第二源極層和所述存儲器層與所述第一源極層連接。
[0122]技術(shù)方案8.如技術(shù)方案7所述的半導(dǎo)體器件，還包括:至少一個第三縫隙，所述至少一個第三縫隙位于相應(yīng)存儲塊的單元區(qū)中，并且被配置成具有穿通所述第二源極層和所述存儲器層的深度。
[0123]技術(shù)方案9.如技術(shù)方案8所述的半導(dǎo)體器件，還包括:至少一個第一接觸插塞，所述至少一個第一接觸插塞形成在所述第三縫隙中，并且與所述第三源極層連接。
[0124]技術(shù)方案10.如技術(shù)方案5所述的半導(dǎo)體器件，還包括:至少一個第四縫隙，所述至少一個第四縫隙位于相應(yīng)存儲塊的單元區(qū)中，并且被配置成具有穿通所述導(dǎo)電層的深度。
[0125]技術(shù)方案11.如技術(shù)方案5所述的半導(dǎo)體器件，還包括:第二接觸插塞，所述第二接觸插塞位于相應(yīng)存儲塊的接觸區(qū)中，并且分別與所述導(dǎo)電層連接。
[0126]技術(shù)方案12.如技術(shù)方案5所述的半導(dǎo)體器件，還包括:第五縫隙，所述第五縫隙位于相應(yīng)存儲塊的接觸區(qū)中。
[0127]技術(shù)方案13.如技術(shù)方案12所述的半導(dǎo)體器件，其中，所述第五縫隙大體具有線形、包括至少一個突出部分的線形、“c”形、“c”形及包括至少一個突出部分的線形中的一種，或者它們的組合。
[0128]技術(shù)方案14.如技術(shù)方案13所述的半導(dǎo)體器件，還包括:第二接觸插塞，所述第二接觸插塞位于相應(yīng)存儲塊的接觸區(qū)中，并且分別與所述導(dǎo)電層連接，其中，所述第二接觸插塞位于所述突出部分之間或所述線形部分之間。
[0129]技術(shù)方案15.—種包括存儲系統(tǒng)和中央處理單元的計算系統(tǒng)，所述存儲系統(tǒng)包括半導(dǎo)體器件，并且所述半導(dǎo)體器件包括:第一導(dǎo)電層；至少一個第一縫隙，所述至少一個第一縫隙穿過所述第一導(dǎo)電層，并且配置成以存儲塊為單位來劃分所述第一導(dǎo)電層；第二導(dǎo)電層，所述第二導(dǎo)電層層疊在所述第一導(dǎo)電層上；以及第二縫隙，所述第二縫隙在與所述第一縫隙不同的位置穿過所述第二導(dǎo)電層，并且被配置成以存儲塊為單位來劃分所述第二導(dǎo)電層。
[0130]技術(shù)方案16.如技術(shù)方案15所述的計算系統(tǒng)，其中，所述第一縫隙和所述第二縫隙彼此不重疊。
[0131 ] 技術(shù)方案17.如技術(shù)方案15所述的計算系統(tǒng)，其中，所述第一導(dǎo)電層是管道柵，至少一個最上面的第二導(dǎo)電層是選擇線，其他的第二導(dǎo)電層是字線。
[0132]技術(shù)方案18.如技術(shù)方案15所述的計算系統(tǒng)，其中，所述第一導(dǎo)電層是第一源極層，至少一個最上面的第二導(dǎo)電層是上選擇線，至少一個最下面的第二導(dǎo)電層是下選擇線，其他的第二導(dǎo)電層是字線。
[0133]技術(shù)方案19.如技術(shù)方案18所述的計算系統(tǒng)，還包括:至少一個第二源極層，所述至少一個第二源極層形成在所述第一源極層中；溝道層，所述溝道層與所述第二源極層連接，并且穿通所述導(dǎo)電層；存儲器層，所述存儲器層被配置成包圍所述溝道層和所述第二源極層的外表面；以及至少一個第三源極層，所述至少一個第三源極層形成在所述第二源極層中，并且穿過所述第二源極層和所述存儲器層與所述第一源極層連接。
[0134]技術(shù)方案20.如技術(shù)方案19所述的計算系統(tǒng)，還包括:至少一個第三縫隙，所述至少一個第三縫隙位于相應(yīng)存儲塊的單元區(qū)中，并且被配置成具有穿通所述第二源極層和所述存儲器層的深度。
【權(quán)利要求】
1.一種半導(dǎo)體器件，包括: 第一導(dǎo)電層; 至少一個第一縫隙，所述至少一個第一縫隙穿過所述第一導(dǎo)電層，并且被配置成以存儲塊為單位來劃分所述第一導(dǎo)電層； 第二導(dǎo)電層，所述第二導(dǎo)電層層疊在所述第一導(dǎo)電層上；以及第二縫隙，所述第二縫隙在與所述第一縫隙不同的位置穿過所述第二導(dǎo)電層，并且被配置成以所述存儲塊為單位來劃分所述第二導(dǎo)電層。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一縫隙和所述第二縫隙彼此不重疊。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一導(dǎo)電層是管道柵，至少一個最上面的第二導(dǎo)電層是選擇線，其他的第二導(dǎo)電層是字線。
4.如權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一導(dǎo)電層是源極層，至少一個最上面的第二導(dǎo)電層是上選擇線，至少一個最下面的第二導(dǎo)電層是下選擇線，其他的第二導(dǎo)電層是字線。
5.一種半導(dǎo)體器件，包括: 第一源極層； 至少一個第一縫隙，所述至少一個第一縫隙穿過所述第一源極層，并且被配置成以存儲塊為單位來劃分所述第一源極層； 導(dǎo)電層，所述導(dǎo)電層層疊在所述第一源極層上；以及 至少一個第二縫隙，所述至少一個第二縫隙在與所述第一縫隙不同的位置穿過所述導(dǎo)電層，并且被配置成以所述存儲塊為單位來劃分所述導(dǎo)電層。
6.如權(quán)利要求5所述的半導(dǎo)體器件，其中，所述第一縫隙與所述第二縫隙不重疊。
7.如權(quán)利要求5所述的半導(dǎo)體器件，還包括: 至少一個第二源極層，所述至少一個第二源極層形成在所述第一源極層中； 溝道層，所述溝道層與所述第二源極層連接，并且穿通所述導(dǎo)電層； 存儲器層，所述存儲器層被配置成包圍所述溝道層和所述第二源極層的外表面；以及至少一個第三源極層，所述至少一個第三源極層形成在所述第二源極層中，并且穿過所述第二源極層和所述存儲器層與所述第一源極層連接。
8.如權(quán)利要求7所述的半導(dǎo)體器件，還包括: 至少一個第三縫隙，所述至少一個第三縫隙位于相應(yīng)存儲塊的單元區(qū)中，并且被配置成具有穿通所述第二源極層和所述存儲器層的深度。
9.如權(quán)利要求8所述的半導(dǎo)體器件，還包括: 至少一個第一接觸插塞，所述至少一個第一接觸插塞形成在所述第三縫隙中，并且與所述第三源極層連接。
10.如權(quán)利要求5所述的半導(dǎo)體器件，還包括: 至少一個第四縫隙，所述至少一個第四縫隙位于相應(yīng)存儲塊的單元區(qū)中，并且被配置成具有穿通所述導(dǎo)電層的深度。
【文檔編號】H01L27/115GK103811497SQ201310158489
【公開日】2014年5月21日 申請日期:2013年5月2日 優(yōu)先權(quán)日:2012年11月14日
【發(fā)明者】李起洪, 皮昇浩, 樸寅洙 申請人:愛思開海力士有限公司