電容結(jié)構及其制造過程的制作方法
【專利摘要】本發(fā)明提供一種電容結(jié)構及其制造過程，其包括以下步驟：首先在基板上形成模板層，此模板層包括至少一個第一膜層及至少一個第二膜層的堆疊，其中第一膜層與第二膜層交替布置，且具有不同的蝕刻選擇性；接著在模板層中形成開口，再進行濕蝕刻制造過程，使得開口側(cè)壁處的第一膜層相對于第二膜層凹陷；接著在開口的底部及側(cè)壁上形成電容器的下電極，再移除模板層。
【專利說明】電容結(jié)構及其制造過程
【技術領域】
[0001]本發(fā)明是有關于一種集成電路中的元件及其制造方法，且特別是有關于一種電容結(jié)構及其制造過程。
【背景技術】
[0002]現(xiàn)有技術中，動態(tài)隨機存取存儲器(Dynamic Random Access Memory, DRAM)存儲單元包括晶體管及耦接在晶體管的電容器。在某些類型的DRAM的電容器制造過程中，在模板層中的垂直側(cè)壁開口中形成存儲單元的電容器的下電極，再將模板層完全移除，從而將各下電極的暴露面積最大化，以將后續(xù)形成的電容器的電容量最大化。
[0003]因為DRAM的集成度逐漸提升，所以各存儲單元或各下電極的橫向面積漸減，因此需要增加各下電極的高度以將電容的電容量維持在一定標準之上。此外，由于高寬比增加，在模板層的垂直側(cè)壁開口中形成的垂直側(cè)壁下電極的機械強度較低，易于在模板層移除后的制造過程中受損。

【發(fā)明內(nèi)容】

[0004]鑒于前述問題，本發(fā)明提供一種電容結(jié)構的制造過程，可使得電容器不易受到損害。
[0005]本發(fā)明也提供一種電容結(jié)構，可利用本發(fā)明所提供的制造過程所形成。
[0006]本發(fā)明的電容結(jié)構制造過程包括以下步驟:在基板上形成模板層，其包括至少一個第一膜層及至少一個第二膜層的堆疊，其中第一膜層及第二膜層交替布置且具有不同的蝕刻選擇性；接著在模板層中形成開口，再進行濕蝕刻制造過程，使得開口側(cè)壁處的第一膜層相對于第二膜層凹陷；接著在開口的底部及側(cè)壁上形成電容器的下電極，再移除模板層。
[0007]在上述本發(fā)明的電容結(jié)構的制造過程的一實施例中，在模板層形成之后、開口形成之前，還包括:在模板層上形成蓋層，以及形成穿過蓋層且將被開口對準的孔洞。
[0008]在本發(fā)明的電容結(jié)構的制造過程的一實施例中，第一膜層與第二膜層的蝕刻選擇比介于1.5至5.0之間。
[0009]在本發(fā)明的電容結(jié)構的制造過程的一實施例中，該至少一個第一膜層的材料包括摻雜多晶娃，且該至少一個第二膜層的材料包括未摻雜多晶娃。
[0010]在本發(fā)明的電容結(jié)構的制造過程的一實施例中，濕式蝕刻制造過程中所使用的蝕刻劑包括氫氧化銨或氫氧化四甲基銨。
[0011]本發(fā)明的電容結(jié)構的制造過程的一實施例還包括:在模板層形成之前，在基板上形成蝕刻中止層；且在形成電容器的下電極之前，先移除暴露在開口中的蝕刻中止層。
[0012]在本發(fā)明的電容結(jié)構的制造過程的一實施例中，模板層包括兩個第一膜層及一個第二膜層的堆疊，且第二膜層介于這兩個第一膜層之間。
[0013]在本發(fā)明的電容結(jié)構的制造過程的一實施例中，模板層包括兩個第二膜層及一個第一膜層的堆疊，且第一膜層介于兩個第二膜層之間。[0014]本發(fā)明的電容結(jié)構的制造過程的一實施例還包括:形成介電層，此介電層覆蓋電容器的下電極的內(nèi)表面及外表面；且形成電容器的上電極，此上電極覆蓋介電層。
[0015]在本發(fā)明的電容結(jié)構的制造過程的一實施例中，電容器為動態(tài)隨機存取記憶體的電容器。
[0016]本發(fā)明的電容結(jié)構包括下電極、上電極及其間的介電層。下電極大致呈垂直管狀且厚度大致均勻，包括交替布置在垂直方向的至少一個較寬部分及至少一個較窄部分。
[0017]本發(fā)明的電容結(jié)構的一實施例還包括蓋層，此蓋層配置在下電極的頂部的周圍。
[0018]本發(fā)明的電容結(jié)構的一實施例還包括蝕刻中止層，此蝕刻中止層配置在下電極的底部部分的周圍。
[0019]在本發(fā)明的電容結(jié)構的一實施例中，介電層及上電極覆蓋下電極的內(nèi)表面及外表面。
[0020]在本發(fā)明的電容結(jié)構的一實施例中，下電極的材料包括氮化鈦或釕。
[0021 ] 在本發(fā)明的電容結(jié)構的一實施例中，介電層的材料包括高介電常數(shù)材料。
[0022]在本發(fā)明的電容結(jié)構的一實施例中，上電極包括覆蓋介電層的氮化鈦層，以及覆蓋氮化鈦層的多晶硅層。
[0023]因為用于形成電容器下電極的開口的側(cè)壁處的至少一個第一膜層相對于至少一個第二膜層凹陷，下電極具有較大的表面積及不平整的壁結(jié)構。因此，可以增加電容器的電容量，也可以增強下電極的機械強度，從而減少在模板層移除后的制造過程步驟中，下電極受到損害的可能性。
[0024]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。
【專利附圖】

【附圖說明】
[0025]圖1A、圖2、圖3、圖4、圖5、圖6A、圖7及圖8為本發(fā)明一實施例的電容結(jié)構制造過程的截面圖；
[0026]圖1B及圖6B分別示出圖1A及圖6A所示結(jié)構的上視圖，其中圖1A及圖6A分為圖1B及圖6B所示結(jié)構的沿截線1-1’的截面圖；
[0027]圖9及圖10示出本發(fā)明另兩實施例的不同結(jié)構的模板層。
[0028]附圖標記說明:
[0029]100:基板；
[0030]102:接觸窗；
[0031]104:蝕刻中止層；
[0032]105、148、158:模板層；
[0033]106、108、150、152、154、160、162、164:膜層；
[0034]110/1 IOa:蓋層/圖案化蓋層；
[0035]112/112a:硬罩幕層/圖案化硬罩幕層；
[0036]114/114a:可灰化硬罩幕層/圖案化可灰化硬罩幕層；
[0037]116:介電抗反射層；
[0038]118:圖案化光阻層；[0039]120:開口 圖案；
[0040]122、134:開口；
[0041]122a、130a:較寬部分；
[0042]122b、130b:較窄部分；
[0043]130:下電極；
[0044]136:空洞；
[0045]138:介電層；
[0046]140:金屬層；
[0047]142:摻雜多晶硅層；
[0048]144:上電極。
【具體實施方式】
[0049]以下進一步以下列實施例及其附圖來解釋本發(fā)明，然而本發(fā)明的范疇并不限于此。例如，雖然實施例是用具有對應開口圖案的圖案化光阻層來定義圖案化可灰化硬罩幕(Ashable Hard Mask, AHM),并以此圖案化可灰化硬罩幕來定義硬罩幕層(用于定義形成下電極的開口)，但也可用上述圖案化光阻層來直接定義本發(fā)明中的硬罩幕層。
[0050]圖1A、圖2、圖3、圖4、圖5、圖6A、圖7及圖8為本發(fā)明一實施例的電容結(jié)構的制造過程的截面圖。圖1B及圖6B分別示出圖1A及圖6A所示結(jié)構的上視圖，其中圖1A及圖6A分為圖1B及圖6B所示結(jié)構的沿截線1-1’的截面圖。
[0051]參照圖1A及圖1B，提供基板100，其上依序形成有電容器接觸窗102、蝕刻中止層104、模板層105、蓋層110、硬罩幕層112、可灰化硬罩幕層114、介電抗反射層(DARC)116及圖案化光阻層118。模板層105包括第一膜層106及第二膜層108的堆疊，第二膜層108配置在第一膜層106上。圖案化光阻層118中形成有電容器開口圖案120。
[0052]當基板100為用于制造DRAM的基板時，其通常在接觸窗102的平面下方形成有DRAM胞的存取金氧半晶體管(未示出)。蝕刻中止層104的材料可包括氮化硅(Si3N4)或未摻雜硅玻璃(USG)，厚度可為50埃至300埃。
[0053]第一膜層106及第二膜層108的蝕刻選擇性不同。在使用特定蝕刻劑的濕蝕刻制造過程中，第一膜層106的蝕刻率高于第二膜層108，其蝕刻選擇比在1.5至5.0之間。在此選擇比范圍內(nèi)，第一膜層106的材料可包括摻雜多晶娃,且第二膜層108材料包括未摻雜多晶硅。例如，在用作濕蝕刻劑的氫氧化銨(NH4OH)或氫氧化四甲基銨(TMAH)溶液中，摻雜多晶硅與未摻雜者的蝕刻選擇比在1.5?5.0之間。NH4OH或TMAH對摻雜多晶硅(第一膜層106)與未摻雜者(第二膜層108)的蝕刻選擇性依摻質(zhì)種類而定；例如，摻氬、硅、砷或磷時蝕刻率較高，摻硼時較低。此濕蝕刻選擇性是電容器容納開口的輪廓或形狀的變數(shù)。
[0054]蓋層110的材料可包括SiN，厚度可為800埃。硬罩幕層112的材料可包括四乙氧基硅烷(TEOS)氧化物或硼硅玻璃(BSG)，厚度可為6000?8000埃?？苫一舱帜粚?14可包括透明的碳或非晶碳，厚度可為6000?8000埃。介電抗反射層116厚度為260?750埃。上述各層的厚度是依照電容器的總堆疊高度及干式蝕刻的需要來決定。
[0055]參照圖1A及圖2，接著以圖案化光阻層118為罩幕蝕刻并圖案化可灰化硬罩幕層114，其中當圖案化完成時，圖案化光阻層118及介電抗反射層116已耗盡。圖案化可灰化硬罩幕層114a是用作定義硬罩幕層112的罩幕，因此相對于以直接圖案化光阻層定義硬罩幕層的情況而言，本實施例的方法可蝕刻出高寬比較大的圖案。
[0056]參照圖2及圖3，以圖案化可灰化硬罩幕層114a為罩幕蝕刻并圖案化硬罩幕層112及蓋層110，其中當圖案化制造過程完成時，圖案化可灰化硬罩幕層114a已耗盡。
[0057]參照圖3及圖4，以圖案化硬罩幕層112a為罩幕非等向蝕刻并圖案化包括第二膜層108及第一膜層106的模板層105，從而在模板層105中形成開口 122，其中當圖案化制造過程完成時，圖案化硬罩幕層112a有部分被消耗掉。
[0058]參照圖5，進行濕蝕刻制造過程，以使各開口 122側(cè)壁處的第一膜層106相對于第二膜層108凹陷，而在第一膜層106中產(chǎn)生開口 122的較寬部分122a，并在第二膜層108中維持相對較窄部分122b。當?shù)谝荒?06的材料包括摻雜多晶硅且第二膜層108的材料包括未摻雜多晶硅時，濕蝕刻制造過程適用的蝕刻劑可為NH4OH或TMAH。隨后移除殘留的圖案化硬罩幕層112a及蝕刻中止層104的露出部分，以分別露出圖案化蓋層IlOa的頂面及電容器接觸窗102。
[0059]參照圖6A，接著在各開口 122底部及側(cè)壁上形成電容器的下電極130，其大致呈垂直管狀且厚度大致均勻，且有封閉的底端及開放的頂端。下電極130包括較寬部分130a及相對較窄部分130b，其中較寬部分130a配置在開口 122的較寬部分122a，相對較窄部分130b配置在開口 122的較窄部分122b。形成下電極130的步驟可包括:沉積薄導體層，用填充材料填充開口 122，移除開口 122外的薄導體層后再移除填充材料。下電極130的材料可包括金屬材料，如氮化鈦(TiN)或釕(Ru)。接著如上視圖6B所示(截線1-1對應圖6A)，在圖案化蓋層IlOa中形成開口 134暴露出部分的第二膜層108，以便于后續(xù)的移除。
[0060]參照圖6B及圖7，進行另一濕蝕刻制造過程，以經(jīng)由開口 134 (圖6B)移除下電極130之間的第二膜層108及第一膜層106，并留下由蝕刻中止層104、圖案化蓋層IlOa及下電極130外表面所定義的空洞136。當?shù)谝荒?06的材料含摻雜多晶硅且第二膜層108的材料含未摻雜多晶硅時，濕蝕刻制造過程使用的蝕刻劑可為NH4OH或TMAH。
[0061]如圖7所示，因為各下電極130具有由較窄部分130b及較寬部分130a構成、厚度大致相同的不平整的壁結(jié)構，故可增強下電極130的機械強度。因此，在模板層105移除后的制造過程步驟中，下電極130較不易受到損害。
[0062]參照圖8,形成電容器介電層138,其覆蓋各下電極130的內(nèi)表面及外表面,且材料可包括高介電常數(shù)(high-K)材料,例如ZrOx。接著形成金屬層140,其材料例如是氮化鈦或釕。接著形成摻雜多晶硅層142，其覆蓋金屬層140并填充在開口 122及空洞136之中。金屬層140及摻雜多晶娃層142構成常見的電容器上電極144。
[0063]如圖7至圖8所示，因為相對于已知的電容器下電極而言，各電容器的下電極130具有較寬部分130a，因此下電極130的表面積較大且電容器的電容量也較大。
[0064]此外，雖然以上實施例中模板層105包括第一膜層106 (蝕刻選擇性相對較高)及第二膜層108 (蝕刻選擇性相對較低)的堆疊，但本發(fā)明的模板層不限于此結(jié)構。一般來說，該模板層可包括交替布置的至少一個第一膜層及至少一個第二膜層，其中該至少一個第一膜層有相對較高的蝕刻選擇性，該至少一個第二膜層有相對較低的蝕刻選擇性。圖9、10示出本發(fā)明另兩實施例的不同結(jié)構的模板層。
[0065]參照圖9，此實施例中模板層148包括蝕刻選擇性相對較高的膜層150與154，以及蝕刻選擇性相對較低、介于膜層150與154間的膜層152，其中通過濕蝕刻制造過程所用蝕刻劑使膜層150與154相對于膜層152凹陷。因此，后續(xù)在模板層148各開口中形成的下電極包括膜層150及154中的兩個較寬部分，以及膜層152中的一個較窄部分。
[0066]參照圖10，此實施例中模板層158包括蝕刻選擇性相對較低的膜層160與164，以及蝕刻選擇性相對較高、介于膜層160與164間的膜層162，其中通過濕蝕刻制造過程所用蝕刻劑使膜層162相對于膜層160與164凹陷。因此，后續(xù)在模板層158各開口中形成的下電極包括膜層160與164中的兩個較窄部分，以及膜層162中的一個較寬部分。
[0067]在以上兩個實施例中，相對于已知的下電極，以模板層148或158為基底所形成的各電容的下電極也具有至少一個較寬部分及不平整的壁結(jié)構，而可增加各電容器的電容量，也可增強各電容器下電極的機械強度，從而減少在模板層移除后的制造過程步驟中下電極受損的可能性。
[0068]最后應說明的是:以上各實施例僅用以說明本發(fā)明的技術方案，而非對其限制；盡管參照前述各實施例對本發(fā)明進行了詳細的說明，本領域的普通技術人員應當理解:其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特征進行等同替換；而這些修改或者替換，并不使相應技術方案的本質(zhì)脫離本發(fā)明各實施例技術方案的范圍。
【權利要求】
1.一種電容結(jié)構的制造過程，其特征在于，包括: 在基板上形成模板層，該模板層包括至少一個第一膜層及至少一個第二膜層的堆疊，其中該至少一個第一膜層及該至少一個第二膜層交替布置，且具有不同的蝕刻選擇性； 在該模板層中形成開口； 進行濕蝕刻制造過程，使得該開口的側(cè)壁處的該至少一個第一膜層相對于該至少一個第二膜層凹陷； 在該開口的底部及側(cè)壁上形成該電容的下電極；以及 移除該模板層。
2.根據(jù)權利要求1所述的電容結(jié)構的制造過程，其特征在于，在該模板層形成之后、該開口形成之前，還包括: 在該模板層上形成蓋層；以及 在該蓋層中形成孔洞，該孔洞將被該開口對準。
3.根據(jù)權利要求1所述的電容結(jié)構的制造過程，其特征在于，該至少一個第一膜層與該至少一個第二膜層的蝕刻選擇比介于1.5至5.0之間。
4.根據(jù)權利要求3所述的電容結(jié)構的制造過程，其特征在于，該至少一個第一膜層的材料包括摻雜多晶娃，且該至少一個第二膜層的材料包括未摻雜多晶娃。
5.根據(jù)權利要求4所述的電容結(jié)構的制造過程，其特征在于，該濕蝕刻制造過程中所使用的蝕刻劑包括氫氧化銨或氫氧化四甲基銨。
6.根據(jù)權利要求1所述的電容結(jié)構的制造過程，其特征在于，還包括: 在該模板層形成之前，在該基板上形成蝕刻中止層；以及 在形成該電容的該下電極之前，先移除暴露在該開口中的該蝕刻中止層。
7.根據(jù)權利要求1所述的電容結(jié)構的制造過程，其特征在于，該模板層包括兩個第一膜層及一個第二膜層的堆疊，且該第二膜層介于該兩個第一膜層之間。
8.根據(jù)權利要求1所述的電容結(jié)構的制造過程，其特征在于，該模板層包括兩個第二膜層及一個第一膜層的堆疊，且該第一膜層介于該兩個第二膜層之間。
9.根據(jù)權利要求1所述的電容結(jié)構的制造過程，其特征在于，還包括: 形成介電層，該介電層覆蓋該電容器的該下電極的內(nèi)表面及外表面；以及 形成該電容器的上電極，該上電極覆蓋該介電層。
10.根據(jù)權利要求1所述的電容結(jié)構的制造過程，其特征在于，該電容器為動態(tài)隨機存取存儲器的電容器。
11.一種電容結(jié)構，其特征在于，包括: 下電極，其大致呈垂直管狀且具有均勻的厚度，且該下電極包括交替布置在垂直方向的至少一個較寬部分及至少一個較窄部分； 上電極；以及 介電層，其介于該下電極與該上電極之間。
12.根據(jù)權利要求11所述 的電容結(jié)構，其特征在于，還包括蓋層，該蓋層配置在該下電極的頂部的周圍。
13.根據(jù)權利要求11所述的電容結(jié)構，其特征在于，還包括蝕刻中止層，該蝕刻中止層配置在該下電極的底部的周圍。
14.根據(jù)權利要求11所述的電容結(jié)構，其特征在于，該介電層及該上電極覆蓋該下電極的內(nèi)表面及外表面。
15.根據(jù)權利要求11所述的電容結(jié)構，其特征在于，該下電極的材料包括氮化鈦或釕。
16.根據(jù)權利要求11所述的電容結(jié)構，其特征在于，該介電層的材料包括高介電常數(shù)材料。
17.根據(jù)權利要求11所述的電容結(jié)構，其特征在于，該上電極包括氮化鈦層及多晶硅層，該氮化鈦層覆蓋該介 電層，且該多晶硅層覆蓋該氮化鈦層。
【文檔編號】H01L23/522GK103811299SQ201310193905
【公開日】2014年5月21日 申請日期:2013年5月23日 優(yōu)先權日:2012年11月2日
【發(fā)明者】郭啟祥, 陳政順, 謝章耀 申請人:南亞科技股份有限公司