半導(dǎo)體元件的制造方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體元件的制造方法，包括以下步驟：提供基底，基底具有多個柱狀物，且柱狀物周圍具有多個溝渠，每一柱狀物的底部有摻雜區(qū)；在每一摻雜區(qū)下方形成絕緣層。本發(fā)明的半導(dǎo)體元件制造方法，可使垂直式晶體管陣列中各晶體管單元之間的絕緣效果良好。再者，通過配置遮蔽層，或者通過增加?xùn)艠O與柵極間或源極與漏極間的距離，可以降低各晶體管單元之間的耦合效應(yīng)。因此，晶體管單元的效能得以提升。
【專利說明】半導(dǎo)體元件的制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種電子元件的制造方法，且特別是有關(guān)于一種半導(dǎo)體元件的制造方法。

【背景技術(shù)】
[0002]為了提高集成電路的操作速度，符合消費者對于小型化電子裝置的需求，半導(dǎo)體裝置中的晶體管尺寸有持續(xù)縮小的趨勢。然而，隨著晶體管尺寸的縮小，晶體管的通道區(qū)長度也隨之縮短，因此造成晶體管遭受嚴(yán)重的短通道效應(yīng)(short channel effect)以及導(dǎo)通電流(on current)下降等問題。針對此問題,現(xiàn)有的一種解決方法是提高通道區(qū)中的摻雜濃度，然而，此種作法反而會造成漏電流增加，影響元件的可靠性。
[0003]因此，為了克服上述問題，近年來業(yè)界提出將水平方向的晶體管結(jié)構(gòu)改為垂直方向的晶體管結(jié)構(gòu)的方案，舉例來說，將垂直式晶體管結(jié)構(gòu)形成在基底的深溝渠中?；蛘?，將垂直式晶體管結(jié)構(gòu)制作在硅柱陣列的各個硅柱上。如此一來，可以提升集成電路的操作速度與集成度，且能避免短通道效應(yīng)等問題。然而，目前一般的垂直式晶體管在結(jié)構(gòu)設(shè)計與通道控制上仍有很大的改良空間，為此領(lǐng)域所積極研究的目標(biāo)。


【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種半導(dǎo)體元件的制造方法，可使垂直式晶體管陣列中各晶體管單元間的絕緣效果良好。
[0005]本發(fā)明提供一種半導(dǎo)體元件及其制造方法，可以降低垂直式晶體管陣列中各晶體管單元間的耦合效應(yīng)。
[0006]本發(fā)明提出一種半導(dǎo)體元件的制造方法，包括下列步驟:首先，提供基底，上述基底具有多個柱狀物，且柱狀物周圍具有多個溝渠；每一柱狀物的底部有一摻雜區(qū)；在每一摻雜區(qū)下方形成一絕緣層。
[0007]在本發(fā)明的一實施例中，在形成絕緣層以前，移除上述溝渠底部的上述基底，以形成多個開口。
[0008]在本發(fā)明的一實施例中，絕緣層的形成方法包括進(jìn)行氧化過程，使每一開口的側(cè)壁氧化，而形成氧化層。
[0009]在本發(fā)明的一實施例中，上述氧化過程使相鄰兩個開口側(cè)壁部分氧化，在每一摻雜區(qū)下方形成的氧化層彼此分離，從而使每一摻雜區(qū)的底部與基底部分接觸。
[0010]在本發(fā)明的一實施例中，上述氧化過程使相鄰兩個開口側(cè)壁氧化，在每一摻雜區(qū)下方形成的氧化層彼此連接，從而使每一摻雜區(qū)與基底通過上述氧化層分隔。
[0011 ] 在本發(fā)明的一實施例中，在形成絕緣層之前，在每一開口中形成填充層。
[0012]在本發(fā)明的一實施例中，填充層的形成方法為化學(xué)氣相沉積法。
[0013]在本發(fā)明的一實施例中，在形成絕緣層之前，在溝渠的側(cè)壁形成第一保護(hù)襯層，再在第一保護(hù)襯層上形成第二保護(hù)襯層。接著移除柱狀物底部的側(cè)壁上的部分第一保護(hù)襯層。
[0014]在本發(fā)明的一實施例中，在摻雜區(qū)處具有底切。
[0015]在本發(fā)明的一實施例中，在每一溝渠中形成遮蔽層。
[0016]在本發(fā)明的一實施例中，在每一遮蔽層上形成接觸窗，使遮蔽層通過接觸窗與外部電源電性連接。
[0017]在本發(fā)明的一實施例中，遮蔽層與基底電性連接。
[0018]本發(fā)明提出一種半導(dǎo)體元件的制造方法，包括下列步驟。首先，提供基底?；拙哂卸鄠€柱狀物，且柱狀物周圍具有多個溝渠。在溝渠中形成遮蔽層。
[0019]在本發(fā)明的一實施例中，遮蔽層的材料為導(dǎo)體層。
[0020]在本發(fā)明的一實施例中，導(dǎo)體層為摻雜多晶硅、摻雜磊晶硅或金屬。
[0021]在本發(fā)明的一實施例中，上述溝渠包括多個第一方向溝渠與多個第二方向溝渠，且每一第一方向溝渠中的每一柱狀物的側(cè)壁還包括閘介電層與柵極。
[0022]在本發(fā)明的一實施例中，遮蔽層位于第一方向溝渠之中的相鄰的兩個柵極之間。
[0023]在本發(fā)明的一實施例中，遮蔽層位于第二方向溝渠之中。
[0024]在本發(fā)明的一實施例中，遮蔽層位于兩個柵極之間的第一方向溝渠之中以及第二方向溝渠之中。
[0025]在本發(fā)明的一實施例中，遮蔽層的形成方法包括下列步驟。在每一柱狀物的側(cè)壁形成絕緣襯層。在基底上形成遮蔽材料層，以填入在絕緣襯層之間的溝渠中。
[0026]在本發(fā)明的一實施例中，對遮蔽材料層進(jìn)行回蝕以形成遮蔽層，并在遮蔽層上形成頂蓋層。
[0027]在本發(fā)明的一實施例中，在遮蔽層與基底之間形成摻雜接觸區(qū)。
[0028]在本發(fā)明的一實施例中，在遮蔽層上形成接觸窗，使遮蔽層通過接觸窗與外部電源電性連接。
[0029]在本發(fā)明的一實施例中，遮蔽層與基底電性連接。
[0030]本發(fā)明提出一種半導(dǎo)體元件的制造方法，包括下列步驟。提供基底，基底具有多個柱狀物，柱狀物周圍具有多個溝渠。移除每一柱狀物的一部分，以形成底切。在每一底切中形成導(dǎo)體層。
[0031]在本發(fā)明的一實施例中，每一柱狀物的底部有摻雜區(qū)，且底切位于摻雜區(qū)上方。
[0032]在本發(fā)明的一實施例中，每一柱狀物的底部有摻雜區(qū)，且底切位于摻雜區(qū)處。
[0033]在本發(fā)明的一實施例中，在相鄰兩個導(dǎo)體層之間形成遮蔽層。
[0034]在本發(fā)明的一實施例中，在溝渠中形成遮蔽層。
[0035]在本發(fā)明的一實施例中，在遮蔽層上形成接觸窗，使遮蔽層通過接觸窗與外部電源電性連接。
[0036]在本發(fā)明的一實施例中，遮蔽層與基底電性連接。
[0037]本發(fā)明提出一種半導(dǎo)體元件，包括多個柱狀物、摻雜區(qū)以及絕緣層。柱狀物位于基底上，柱狀物周圍具有多個溝渠，每一柱狀物的底部有摻雜區(qū)。絕緣層位于每一摻雜區(qū)下方。
[0038]在本發(fā)明的一實施例中，每一溝渠的下方的基底中具有開口。
[0039]在本發(fā)明的一實施例中，絕緣層包括氧化層，位于每一開口的側(cè)壁。
[0040]在本發(fā)明的一實施例中，位于每一摻雜區(qū)下方的氧化層彼此分離，使每一摻雜區(qū)的底部與基底部分接觸。
[0041]在本發(fā)明的一實施例中，位于每一摻雜區(qū)下方的氧化層彼此連接，使每一摻雜區(qū)與基底通過氧化層分隔。
[0042]在本發(fā)明的一實施例中，半導(dǎo)體元件還包括填充層，位于每一開口中。
[0043]在本發(fā)明的一實施例中，在每一摻雜區(qū)處具有底切。
[0044]在本發(fā)明的一實施例中，半導(dǎo)體元件還包括遮蔽層，位于溝渠之中。
[0045]在本發(fā)明的一實施例中，遮蔽層位于相鄰的兩個上述摻雜區(qū)之間。
[0046]在本發(fā)明的一實施例中，上述溝渠包括多個第一方向溝渠與多個第二方向溝渠，且每一第一方向溝渠中的每一柱狀物的側(cè)壁還包括閘介電層與柵極，其中遮蔽層位于第一方向溝渠中相鄰的兩個柵極之間。
[0047]在本發(fā)明的一實施例中，半導(dǎo)體兀件還包括接觸窗，位于每一遮蔽層上，使遮蔽層通過接觸窗與外部電源電性連接。
[0048]在本發(fā)明的一實施例中，遮蔽層與基底電性連接。
[0049]在本發(fā)明的一實施例中，遮蔽層的材料包括導(dǎo)體層。
[0050]在本發(fā)明的一實施例中，導(dǎo)體層包括摻雜多晶硅、摻雜磊晶硅或金屬。
[0051]本發(fā)明提出一種半導(dǎo)體元件，包括多個柱狀物與導(dǎo)體層。柱狀物位于基底上，柱狀物周圍具有多個溝渠，每一柱狀物具有底切。導(dǎo)體層位于每一底切之中。
[0052]在本發(fā)明的一實施例中，每一柱狀物的底部有摻雜區(qū)，且底切位于摻雜區(qū)上方。
[0053]在本發(fā)明的一實施例中，每一柱狀物的底部有摻雜區(qū)，且底切位于摻雜區(qū)處。
[0054]在本發(fā)明的一實施例中，半導(dǎo)體元件還包括遮蔽層，位于相鄰兩個導(dǎo)體層之間。
[0055]在本發(fā)明的一實施例中，半導(dǎo)體元件還包括遮蔽層，位于每一溝渠之中。
[0056]基于上述，本發(fā)明提供的半導(dǎo)體元件及其制造方法，可使垂直式晶體管陣列中各晶體管單元間的絕緣效果良好。本發(fā)明也提供的半導(dǎo)體元件及其制造方法，可以降低各晶體管單元間的耦合效應(yīng)。
[0057]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細(xì)說明如下。

【專利附圖】

【附圖說明】
[0058]圖1是根據(jù)本發(fā)明所示出的半導(dǎo)體元件立體示意圖；
[0059]圖2A至圖2F是根據(jù)本發(fā)明第一實施例所示出的半導(dǎo)體元件制造流程剖面圖；
[0060]圖3A至圖3D是根據(jù)本發(fā)明第二實施例所示出的半導(dǎo)體元件制造流程剖面圖；
[0061]圖4A至圖4D是根據(jù)本發(fā)明第三實施例所示出的半導(dǎo)體元件制造流程剖面圖；
[0062]圖5A至圖是根據(jù)本發(fā)明第四實施例所示出的半導(dǎo)體元件制造流程剖面圖。
[0063]附圖標(biāo)記說明:
[0064]10:半導(dǎo)體元件；
[0065]20、100、200、300、400:基底；
[0066]22、102、202、302、402:柱狀物；
[0067]24、104、204、304、404:溝渠；
[0068]26、27、106、206、306、406:摻雜區(qū)；
[0069]28、112a、112b、212、312:絕緣層；
[0070]30:位元線；
[0071]32:字元線；
[0072]107,407,409:底切；
[0073]108:保護(hù)襯層；
[0074]110、310:開口；
[0075]111:填充層；
[0076]113a、113b:氧化層；
[0077]114、214、314、324、414:頂蓋層；
[0078]206a:頂部區(qū)域；
[0079]206b:剩余區(qū)域；
[0080]208a:第一保護(hù)襯層；
[0081]208b:第二保護(hù)襯層；
[0082]320:絕緣襯層；
[0083]303:柵極；
[0084]305:閘介電層；
[0085]322、323、325:遮蔽層；
[0086]326:摻雜接觸區(qū)；
[0087]327、427:介電層；
[0088]428、429:導(dǎo)體層。

【具體實施方式】
[0089]圖1是根據(jù)本發(fā)明所示出的半導(dǎo)體元件立體示意圖。
[0090]請參照圖1，根據(jù)本發(fā)明，半導(dǎo)體元件10包括基底20，基底20上形成有多個柱狀物22，且柱狀物22周圍具有多個溝渠24。每一柱狀物22的底部和頂部分別配置有摻雜區(qū)26和摻雜區(qū)27。在每一摻雜區(qū)26下方配置有絕緣層28。在圖1所示出的實例中，絕緣層28將摻雜區(qū)26與基底20隔離，但本發(fā)明并不以此為限，關(guān)于此點，以下將有更詳細(xì)地說明。此外，舉例來說，可將每一柱狀物22制作為垂直式晶體管，此時摻雜區(qū)26與摻雜區(qū)27可分別作為垂直式晶體管的源極或漏極。再者，半導(dǎo)體元件10還可包括多條位元線30(分別連接多個摻雜區(qū)26)、多條字元線32 (即每一垂直式晶體管的柵極)以及電性連接每一柱狀物22的電容器(未示出)，從而構(gòu)成動態(tài)隨機存取存儲器(DRAM)陣列。
[0091]接著，將以剖面圖來說明本發(fā)明的半導(dǎo)體元件的制造方法。在以下描述中，主要以沿一特定方向的剖面線所示出的剖面圖來描述本發(fā)明，具體地說，例如沿著圖1的I1-1I切線所示出的剖面圖。
[0092]圖2A至圖2F是根據(jù)本發(fā)明第一實施例所示出的半導(dǎo)體元件制造流程的剖面圖。
[0093]請參照圖2A，根據(jù)第一實施例，半導(dǎo)體元件的制造方法包括下列步驟。首先提供基底100?；?00例如為硅基底?；?00具有多個柱狀物102。柱狀物102例如是以干式蝕刻過程，沿著相互垂直的兩個方向，在基底100中形成多個第一方向溝渠(例如圖2A中示出的溝渠104)以及多個第二方向溝渠而形成。第一方向溝渠的延伸方向與第二方向溝渠的延伸方向不同。每一柱狀物102的底部有一摻雜區(qū)106。摻雜區(qū)106例如是以離子植入法形成，且摻雜區(qū)106的導(dǎo)電型可與基底100相反。舉例來說，若基底100為P型基底，則可植入η型摻雜，以形成摻雜區(qū)106 ;若基底100為η型基底，則可植入ρ型摻雜，以形成摻雜區(qū)106。再者，每一柱狀物102的頂部可以具有頂蓋層114。頂蓋層114的材料與柱狀物102的材料不同。頂蓋層114的材料例如是氧化硅或是氮化硅。此外，在一實施例中，摻雜區(qū)106可具有底切(undercut) 107，其例如是以等向性蝕刻形成。底切107可增加相鄰兩個摻雜區(qū)106之間的距離，減少寄生電容。然而，本發(fā)明并不以此為限，在另一實施例中，摻雜區(qū)106也可以不具有底切107。
[0094]請參照圖2B，在柱狀物102以及摻雜區(qū)106的側(cè)壁上可形成保護(hù)襯層108。保護(hù)襯層108可以是單一材料層或是多種不同的材料層堆疊而成的堆疊層。保護(hù)襯層108的材料例如為氧化物、氮化物或其組合，且其形成方法例如為化學(xué)氣相沉積法。
[0095]請參照圖2C，移除溝渠104底部的保護(hù)襯層108以及部分的基底100，以形成多個開口 110。移除保護(hù)襯層108以及部分基底100的方法可以采用非等向性蝕刻法，例如為干式蝕刻法。
[0096]請參照圖2D，在第一實施例中，還可選擇性在每一開口 110中形成填充層111，以提供較佳的支撐性，避免柱狀物102折斷。填充層111的形成方法例如是以次常壓化學(xué)氣相沉積法(sub-atmosphere chemical vapor deposit1n, SACVD)形成氧化層，然后，再進(jìn)行回蝕刻，以留下開口 110中的氧化層。
[0097]請參照圖2E以及圖2F，在各摻雜區(qū)106下方形成絕緣層112a或絕緣層112b。絕緣層112a以及絕緣層112b例如是氧化層。絕緣層112a以及絕緣層112b的形成方法例如是進(jìn)行氧化過程，使每一開口 110的側(cè)壁氧化，以形成氧化層113a以及氧化層113b。此氧化過程也可能同時氧化每一開口 110的底部(即填充層111下方的部份基底100)。在圖2E中，每一柱狀物102下方的氧化層113a彼此分離，每一摻雜區(qū)106的底部與基底100部份接觸。在圖2F中，每一柱狀物102下方的氧化層113b彼此連接，在此狀況下，每一摻雜區(qū)106與基底100通過絕緣層112b分隔。
[0098]如圖2E或圖2F所示，在后續(xù)的半導(dǎo)體元件過程中，每一柱狀物102均可形成晶體管單元。在現(xiàn)有的垂直式晶體管過程中，柱狀物底部的摻雜區(qū)中的摻雜可能在后續(xù)熱處理時往基底擴散，從而使晶體管單元與晶體管單元間發(fā)生短路(cell to cell short)。然而，根據(jù)本發(fā)明，由于摻雜區(qū)106與基底100間配置有絕緣層112a或絕緣層112b，可以提供各晶體管單元間的絕緣，因此，可以改善或避免各晶體管單元間產(chǎn)生短路現(xiàn)象。
[0099]圖3A至圖3D是根據(jù)本發(fā)明第二實施例所示出的半導(dǎo)體元件制造流程剖面圖。
[0100]請參照圖3A，根據(jù)第二實施例，半導(dǎo)體元件的制造方法包括以下步驟。提供基底200，基底200具有多個柱狀物202。柱狀物202周圍具有多個溝渠204。摻雜區(qū)206位于每一柱狀物202的底部。頂蓋層214位于每一柱狀物202的頂部。基底200、柱狀物202、溝渠204、摻雜區(qū)206以及頂蓋層214的材料與形成方法可與第一實施例中所述者相同，在此不再贅述。接著，在溝渠204的側(cè)壁形成第一保護(hù)襯層208a，再在第一保護(hù)襯層208a上形成第二保護(hù)襯層208b。第一保護(hù)襯層208a與第二保護(hù)襯層208b的形成方法可與前述保護(hù)襯層108相同，但第一保護(hù)襯層208a與第二保護(hù)襯層208b的材料彼此不同。例如，第一保護(hù)襯層208a可為氮化物；而第二保護(hù)襯層208b可為氧化物。
[0101]請參照圖3B，進(jìn)行干蝕刻過程，以移除位于溝渠204底部的部份第一保護(hù)襯層208a與第二保護(hù)襯層208b。此干蝕刻過程同時也可能移除每一柱狀物202頂部的第一保護(hù)襯層208a與第二保護(hù)襯層208b。
[0102]請參照圖3C，進(jìn)行蝕刻過程，以移除溝渠204側(cè)壁上的部分第一保護(hù)襯層208a，在第二保護(hù)襯層208b與基底200之間形成間隙。此蝕刻過程例如為對第一保護(hù)襯層208a與第二保護(hù)襯層208b具有不同蝕刻速率的濕式蝕刻過程。
[0103]請參照圖3D，進(jìn)行氧化過程，以在摻雜區(qū)206和基底200之間形成絕緣層212。此時,摻雜區(qū)206的頂部區(qū)域206a (如圖3C所示)的側(cè)壁受到第一保護(hù)襯層208a的保護(hù)而并未氧化，摻雜區(qū)206的剩余區(qū)域206b (如圖3C所示)經(jīng)氧化而形成絕緣層212。
[0104]在前述過程中，以部分第一保護(hù)襯層208a來保護(hù)摻雜區(qū)206，從而可以避免在形成絕緣層212時，因為過度氧化而使摻雜區(qū)206完全消失的情形。
[0105]圖4A至圖4B是根據(jù)本發(fā)明第三實施例所示出的半導(dǎo)體元件制造流程剖面圖。
[0106]請參照圖4A，根據(jù)第三實施例，半導(dǎo)體元件的制造方法包括下列步驟。首先，提供基底300，其具有多個柱狀物302，其中多個柱狀物302周圍具有多個溝渠304。此外，每一柱狀物302底部可具有摻雜區(qū)306 ;每一柱狀物302頂部可具有頂蓋層314。柱狀物302的表面上可配置有絕緣襯層320，各摻雜區(qū)306與基底300之間可配置有絕緣層312?；?00、柱狀物302、溝渠304、摻雜區(qū)306、絕緣層312以及頂蓋層314的材料與形成方法可與第一實施例中與其對應(yīng)者類似；絕緣襯層320的形成方法例如可與第一實施例的保護(hù)襯層108相同,在此不再贅述。
[0107]以下將以絕緣層312隔離摻雜區(qū)306與基底300的結(jié)構(gòu)(與圖2F類似，但不具有圖2F中的填充層111)描述本實施例，然而，本發(fā)明并不以此為限。
[0108]請參照圖4B。在柱狀物302之間形成遮蔽層322。遮蔽層322的形成方法例如是將遮蔽材料層填入絕緣襯層320之間的溝渠304中，再對遮蔽材料層進(jìn)行回蝕過程。遮蔽材料層可為導(dǎo)體層，例如摻雜多晶硅、摻雜磊晶硅或金屬(舉例來說，導(dǎo)體層可為Ti或TiN)。遮蔽材料層可以化學(xué)氣相沉積法或是磊晶法形成。
[0109]接著，在每一遮蔽層322上形成頂蓋層324。頂蓋層324的材料例如為氧化物，其例如是先以化學(xué)氣相沉積法沉積一層氧化層，再進(jìn)行化學(xué)機械研磨(CMP)使所述氧化層平坦化，隨后進(jìn)行退火而形成。
[0110]再者，每一遮蔽層322上還可以形成接觸窗(未示出)，使遮蔽層322可通過接觸窗與外部電源電性連接。接觸窗的材料與形成方法可為本【技術(shù)領(lǐng)域】中具有通常知識者所知的任意材料與任意方法，在此不再贅述。
[0111]根據(jù)前述第三實施例的制作方法，遮蔽層322與基底300之間通過絕緣層312分離，但本發(fā)明并不以此為限。如圖4C所示，在第三實施例的其他實施型中，也可先執(zhí)行一蝕刻過程(例如干式蝕刻)，以在每一溝渠304的底部形成開口 310。然后，在基底300上形成位于絕緣襯層320之間的遮蔽層323，以與基底300電性連接。此外，在形成遮蔽層323以前，還可以先在開口 310底部形成摻雜接觸區(qū)326，以降低基底300與遮蔽層323之間的片電阻。摻雜接觸區(qū)326的形成方法例如是離子植入法。遮蔽層323、摻雜接觸區(qū)326與基底300具有相同導(dǎo)電型的摻雜。而后再在摻雜接觸區(qū)326上形成遮蔽層323與頂蓋層324。
[0112]參照圖1，本發(fā)明的半導(dǎo)體元件可具有多個第一方向溝渠和與其垂直的多個第二方向溝渠，例如，第一方向為平行于1-1切線的方向，而第二方向為平行于I1-1I切線的方向。在圖4A至圖4C的描述中，僅針對半導(dǎo)體元件沿一特定方向示出的剖面作說明。在此狀況下，前述的溝渠304即為第一方向溝渠。也即，第三實施例僅說明了在半導(dǎo)體元件的第一方向溝渠中可填入遮蔽層，然而本發(fā)明并不此以為限。在本發(fā)明的其他實施例中，半導(dǎo)體元件的第二方向溝渠中也可填入遮蔽層，其剖面例如圖4D所示。在圖4D中，柱狀物302的相對兩側(cè)均配置有柵極303和閘介電層305，而遮蔽層325配置在相鄰的兩個柵極303之間，且通過介電層327與柵極303之間電性絕緣。遮蔽層325的材料與形成方法可與遮蔽層322與遮蔽層323相同。此外，在遮蔽層325與基底300之間還可配置有摻雜接觸層(未示出)?；蛘咴谡诒螌?25上也可配置有接觸窗(未示出)或頂蓋層(未示出)。此類結(jié)構(gòu)與前述內(nèi)容相似，在此不再贅述。
[0113]如圖4B、圖4C或圖4D所示，在后續(xù)的半導(dǎo)體元件過程中，每一柱狀物302均可形成一晶體管單元。由在晶體管單元的尺寸日漸縮小，因此晶體管單元的柵極與柵極間或源極與漏極間的耦合效應(yīng)愈來愈大。根據(jù)本發(fā)明的制作方法，在柵極與柵極間或源極與漏極間可形成遮蔽層，降低相鄰的晶體管單元間的耦合效應(yīng)。此外，必要時，還可透過外部電源或摻雜接觸層(其可與基極電源VBB電性連接)對遮蔽層施加電壓，以抑制單元與單元間的漏電現(xiàn)象。
[0114]圖5A與圖5B為根據(jù)本發(fā)明第四實施例所示出的半導(dǎo)體元件制作流程剖面圖，且圖5A與圖5B是沿著圖1中的1-1切線所示出的剖面圖
[0115]請參照圖5A，根據(jù)第四實施例，半導(dǎo)體元件的制造方法包括下列步驟。提供基底400，基底400具有多個柱狀物402，且柱狀物402周圍具有多個溝渠404。每一柱狀物402的底部配置有摻雜區(qū)406。每一柱狀物402的頂部可以具有頂蓋層414?；?00、柱狀物402、溝渠404、摻雜區(qū)406以及頂蓋層414的材料與形成方法例如可與第一實施例中對應(yīng)者相同，在此不再贅述。
[0116]請參照圖5B，移除柱狀物402的部分，以在摻雜區(qū)406上方形成底切407。接著，在每一底切407中形成介電層427與導(dǎo)體層428，介電層427與導(dǎo)體層428部分填滿或完全填滿每一底切407。在將每一柱狀物402制作為晶體管的后續(xù)過程中，導(dǎo)體層428可作為晶體管的柵極。介電層427作為閘介電層，且可通過字元線連接各個柵極，例如圖1中所示。
[0117]圖5C與圖為根據(jù)本發(fā)明第四實施例的另一實施型所示出的半導(dǎo)體元件制作流程剖面圖。圖5C與圖是沿著與圖1中的I1-1I切線所示出的剖面圖。
[0118]請參照圖5C。首先，提供基底400，基底400具有多個柱狀物402，且柱狀物402周圍具有多個溝渠404。柱狀物402的底部配置有摻雜區(qū)406。每一柱狀物402的頂部可以具有頂蓋層414?；?00、柱狀物402、溝渠404、摻雜區(qū)406以及頂蓋層414的材料與形成方法例如可與第一實施例中對應(yīng)者相同，在此不再贅述。
[0119]請參照圖移除柱狀物402的部分，以在摻雜區(qū)406處形成底切409。接著，在每一底切409中形成導(dǎo)體層429。在將每一柱狀物402制作為晶體管的后續(xù)過程中，導(dǎo)體層429可作為連接各晶體管的源極與漏極的位元線，例如圖1中所示者。
[0120]此外，在相鄰兩個導(dǎo)體層428之間，以及相鄰兩個導(dǎo)體層429之間均可以第三實施例所述的方式形成遮蔽層，其相關(guān)細(xì)節(jié)在此不再詳述。
[0121]如圖5B或圖所示，在后續(xù)的半導(dǎo)體元件過程中，每一柱狀物402均可形成一晶體管單元。由在晶體管單元的尺寸日漸縮小，因此晶體管單元的柵極與柵極間或源極與漏極間的耦合效應(yīng)愈來愈大。根據(jù)本發(fā)明的制作方法，由于在柱狀物上形成了凹陷結(jié)構(gòu)(底切407或底切409)，因此可以增加?xùn)艠O與柵極間或源極與漏極間的距離，從而降低相鄰的晶體管單元間的耦合效應(yīng)。
[0122]綜上所述，根據(jù)本發(fā)明的半導(dǎo)體元件制造方法，可使垂直式晶體管陣列中各晶體管單元之間的絕緣效果良好。再者，通過配置遮蔽層，或者通過增加?xùn)艠O與柵極間或源極與漏極間的距離，可以降低各晶體管單元之間的耦合效應(yīng)。因此，晶體管單元的效能得以提升。
[0123]最后應(yīng)說明的是:以上各實施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述各實施例對本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對前述各實施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的范圍。
【權(quán)利要求】
1.一種半導(dǎo)體元件的制造方法，其特征在于，包括: 提供基底，上述基底具有多個柱狀物，上述柱狀物周圍具有多個溝渠，每一上述柱狀物的底部有摻雜區(qū)；以及 在每一上述摻雜區(qū)下方形成絕緣層。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征在于，還包括在形成上述絕緣層以前，移除上述溝渠底部的上述基底，以形成多個開口。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體元件的制造方法，其特征在于，上述絕緣層的形成方法包括進(jìn)行氧化過程，使每一上述開口的側(cè)壁氧化，以形成氧化層。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體元件的制造方法，其特征在于，上述氧化過程使相鄰兩個開口側(cè)壁部分氧化，在每一上述摻雜區(qū)下方形成的上述氧化層彼此分離，使每一上述摻雜區(qū)的底部與上述基底部分接觸。
5.根據(jù)權(quán)利要求3所述的半導(dǎo)體元件的制造方法，其特征在于，上述氧化過程使相鄰兩個開口側(cè)壁氧化，在每一上述摻雜區(qū)下方形成的上述氧化層彼此連接，使每一上述摻雜區(qū)與上述基底通過上述氧化層分隔。
6.根據(jù)權(quán)利要求2所述的半導(dǎo)體元件的制造方法，其特征在于，在形成上述絕緣層之前，還包括在每一上述開口中形成填充層。
7.根據(jù)權(quán)利要 求6所述的半導(dǎo)體元件的制造方法，其特征在于，其中上述填充層的形成方法包括化學(xué)氣相沉積法。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征在于，在形成上述絕緣層之前還包括: 在上述溝渠的側(cè)壁形成第一保護(hù)襯層； 在上述第一保護(hù)襯層上形成第二保護(hù)襯層；以及 移除上述柱狀物底部的側(cè)壁上的部分上述第一保護(hù)襯層。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征在于，在每一上述摻雜區(qū)之處具有底切。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征在于，還包括在每一溝渠之中形成遮蔽層。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體元件的制造方法，其特征在于，還包括在每一上述遮蔽層上形成接觸窗，使上述遮蔽層通過上述接觸窗與外部電源電性連接。
12.根據(jù)權(quán)利要求10所述的半導(dǎo)體元件的制造方法，其特征在于，上述遮蔽層與上述基底電性連接。
13.一種半導(dǎo)體元件的制造方法，其特征在于，包括: 提供基底，上述基底具有多個柱狀物，上述柱狀物周圍具有多個溝渠；以及 在上述溝渠中形成遮蔽層。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體元件的制造方法，其特征在于，上述遮蔽層的材料包括導(dǎo)體層。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體元件的制造方法，其特征在于，上述導(dǎo)體層包括摻雜多晶娃、慘雜嘉晶娃或金屬。
16.根據(jù)權(quán)利要求13所述的半導(dǎo)體元件的制造方法，其特征在于，上述溝渠包括多個第一方向溝渠與多個第二方向溝渠，且每一上述第一方向溝渠中的每一上述柱狀物的側(cè)壁還包括閘介電層與柵極。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體元件的制造方法，其特征在于，上述遮蔽層位于上述第一方向溝渠之中的相鄰的兩個上述柵極之間。
18.根據(jù)權(quán)利要求16所述的半導(dǎo)體元件的制造方法，其特征在于，上述遮蔽層位于上述第二方向溝渠之中。
19.根據(jù)權(quán)利要求16所述的半導(dǎo)體元件的制造方法，其特征在于，上述遮蔽層位于上述兩個柵極之間的上述第一方向溝渠之中以及上述第二方向溝渠之中。
20.根據(jù)權(quán)利要求13所述的半導(dǎo)體元件的制造方法，其特征在于，上述遮蔽層的形成方法包括: 在每一上述柱狀物的側(cè)壁形成絕緣襯層；以及 在上述基底上形成遮蔽材料層，以填入在上述絕緣襯層之間的上述溝渠中。
21.根據(jù)權(quán)利要求20所述的半導(dǎo)體元件的制造方法，其特征在于，還包括回蝕上述遮蔽材料層，以形成上述遮蔽層；以及 在上述遮蔽層上形成頂蓋層。
22.根據(jù)權(quán)利要求13所述的半導(dǎo)體元件的制造方法，其特征在于，還包括在上述遮蔽層與上述基底之間形成摻雜接觸區(qū)。
23.根據(jù)權(quán)利要求13所述的半導(dǎo)體元件的制造方法，其特征在于，還包括在上述遮蔽層上形成接觸窗，使上述遮蔽層通過上述接觸窗與外部電源電性連接。
24.根據(jù)權(quán)利要求13所述的半導(dǎo)體元件的制造方法，其特征在于，上述遮蔽層與上述基底電性連接。
25.—種半導(dǎo)體元件的制造方法，其特征在于，包括: 提供基底，上述基底具有多個柱狀物，上述柱狀物周圍具有多個溝渠； 移除每一上述柱狀物的一部分，以形成底切；以及 在每一上述底切之中形成導(dǎo)體層。
26.根據(jù)權(quán)利要求25所述的半導(dǎo)體元件的制造方法，其特征在于，每一上述柱狀物的底部有摻雜區(qū)，且上述底切位于上述摻雜區(qū)上方。
27.根據(jù)權(quán)利要求25所述的半導(dǎo)體元件的制造方法，其特征在于，每一上述柱狀物的底部有摻雜區(qū)，且上述底切位于上述摻雜區(qū)處。
28.根據(jù)權(quán)利要求25所述的半導(dǎo)體元件的制造方法，其特征在于，還包括在相鄰兩個上述導(dǎo)體層之間形成遮蔽層。
29.根據(jù)權(quán)利要求25所述的半導(dǎo)體元件的制造方法，其特征在于，還包括在上述溝渠之中形成遮蔽層。
30.根據(jù)權(quán)利要求29所述的半導(dǎo)體元件的制造方法，其特征在于，還包括在上述遮蔽層上形成接觸窗，使上述遮蔽層通過上述接觸窗與外部電源電性連接。
31.根據(jù)權(quán)利要求29所述的半導(dǎo)體元件的制造方法，其特征在于，上述遮蔽層與上述基底電性連接。
32.—種半導(dǎo)體元件，其特征在于，包括: 多個柱狀物在基底上，上述柱狀物周圍具有多個溝渠；摻雜區(qū)，位于每一上述柱狀物的底部；以及 絕緣層，位于每一上述摻雜區(qū)下方。
33.根據(jù)權(quán)利要求32所述的半導(dǎo)體元件，其特征在于，每一所述溝渠的下方的上述基底中具有開口。
34.根據(jù)權(quán)利要求33所述的半導(dǎo)體元件，其特征在于，所述絕緣層包括氧化層，位于每一上述開口的側(cè)壁。
35.根據(jù)權(quán)利要求34所述的半導(dǎo)體元件，其特征在于，位于每一上述摻雜區(qū)下方的上述氧化層彼此分離，使每一上述摻雜區(qū)的底部與上述基底部分接觸。
36.根據(jù)權(quán)利要求34所述的半導(dǎo)體元件，其特征在于，位于每一上述摻雜區(qū)下方的上述氧化層彼此連接，使每一上述摻雜區(qū)與上述基底通過上述氧化層分隔。
37.根據(jù)權(quán)利要求33所述的半導(dǎo)體元件，其特征在于，還包括填充層，位于每一上述開口中。
38.根據(jù)權(quán)利要求32所述的半導(dǎo)體元件，其特征在于，在每一上述摻雜區(qū)之處具有底切。
39.根據(jù)權(quán) 利要求32所述的半導(dǎo)體元件，其特征在于，還包括遮蔽層，位于上述溝渠之中。
40.根據(jù)權(quán)利要求39所述的半導(dǎo)體元件，其特征在于，上述遮蔽層位于相鄰的兩個上述摻雜區(qū)之間。
41.根據(jù)權(quán)利要求39所述的半導(dǎo)體元件，其特征在于，上述溝渠包括多個第一方向溝渠與多個第二方向溝渠，且每一上述第一方向溝渠中的每一上述柱狀物的側(cè)壁還包括閘介電層與柵極，其中上述遮蔽層位于上述第一方向溝渠中相鄰的兩個柵極之間。
42.根據(jù)權(quán)利要求39所述的半導(dǎo)體元件，其特征在于，還包括在接觸窗位于每一上述遮蔽層上，使上述遮蔽層通過上述接觸窗與外部電源電性連接。
43.根據(jù)權(quán)利要求39所述的半導(dǎo)體元件，其特征在于，上述遮蔽層與上述基底電性連接。
44.根據(jù)權(quán)利要求39所述的半導(dǎo)體元件，其特征在于，上述遮蔽層的材料包括導(dǎo)體層。
45.根據(jù)權(quán)利要求44所述的半導(dǎo)體元件，其特征在于，上述導(dǎo)體層包括摻雜多晶硅、摻雜嘉晶娃或金屬。
46.一種半導(dǎo)體元件，其特征在于，包括: 多個柱狀物，位于基底上，上述柱狀物周圍具有多個溝渠，每一上述柱狀物具有底切；以及 導(dǎo)體層，位于每一上述底切之中。
47.根據(jù)權(quán)利要求46所述的半導(dǎo)體元件，其特征在于，每一上述柱狀物的底部有摻雜區(qū)，且上述底切位于上述摻雜區(qū)上方。
48.根據(jù)權(quán)利要求46所述的半導(dǎo)體元件，其特征在于，每一上述柱狀物的底部有摻雜區(qū)，且上述底切位于上述摻雜區(qū)處。
49.根據(jù)權(quán)利要求46所述的半導(dǎo)體元件，其特征在于，還包括遮蔽層，位于相鄰兩個上述導(dǎo)體層之間。
50.根據(jù)權(quán)利要求46所述的半導(dǎo)體元件，其特征在于，還包括遮蔽層，位于上述溝渠之中。
【文檔編號】H01L21/762GK104051320SQ201310198486
【公開日】2014年9月17日 申請日期:2013年5月24日 優(yōu)先權(quán)日:2013年3月11日
【發(fā)明者】俞建安, 張原菘, 林義峰, 張錦標(biāo), 吳奇煌, 王文杰 申請人:南亞科技股份有限公司