淺溝槽的制作方法
【專利摘要】本申請?zhí)峁┝艘环N淺溝槽的制作方法。該制作方法包括：步驟S1，將表面具有介質(zhì)層的襯底劃分為存儲單元區(qū)和邏輯電路區(qū)；步驟S2，在掩膜的保護(hù)下，在存儲單元區(qū)刻蝕形成第一淺溝槽，在邏輯電路區(qū)刻蝕形成預(yù)形成槽，預(yù)形成槽寬度大于第一淺溝槽的寬度；步驟S3，在存儲單元區(qū)和邏輯電路區(qū)形成犧牲層，其中，存儲單元區(qū)的犧牲層填充第一淺溝槽，邏輯電路區(qū)的犧牲層與預(yù)形成槽形成共形臺階覆蓋結(jié)構(gòu)；以及步驟S4，將預(yù)形成槽刻蝕形成第二淺溝槽，并去除犧牲層。經(jīng)過一次對準(zhǔn)刻蝕形成第一淺溝槽和預(yù)形成槽，提高了淺溝槽的開口大小的精準(zhǔn)度；犧牲層取代了保護(hù)第一淺溝槽的掩膜層，而且其去除過程與第二淺溝槽繼續(xù)刻蝕同時進(jìn)行，簡化了制作流程。
【專利說明】
淺溝槽的制作方法

【技術(shù)領(lǐng)域】
[0001]本申請涉及半導(dǎo)體存儲器制造領(lǐng)域，具體而言，涉及一種淺溝槽的制作方法。

【背景技術(shù)】
[0002]半導(dǎo)體存儲器制造領(lǐng)域中，存儲器電路一般包括存儲單元陣列區(qū)以及邏輯電路區(qū)。存儲單元陣列區(qū)內(nèi)各單元之間通過淺溝槽隔離(STI)結(jié)構(gòu)相互隔離；同時邏輯電路區(qū)中，各半導(dǎo)體器件之間也需要通過STI絕緣隔離，防止漏電的產(chǎn)生。由于使用的環(huán)境不同，且存儲單元陣列區(qū)的線寬尺寸較外圍電路的邏輯電路區(qū)更小，器件密集程度更高，因此存儲單元陣列區(qū)中的淺溝槽隔離的寬度也較邏輯電路區(qū)上的小，深度更淺。
[0003]現(xiàn)有的存儲器制造工藝中，存儲器電路的淺溝槽隔離存在兩種基本的制造方法。一種是采用分區(qū)域制造的方法，也就是在分別制作存儲單元陣列區(qū)淺溝槽隔離和邏輯電路區(qū)淺溝槽隔離，該方式存在以下問題:分區(qū)域形成淺溝槽隔離時，需要使用兩次掩膜，掩膜圖形分別對應(yīng)存儲單元陣列區(qū)以及邏輯電路區(qū)，因此制作掩膜的成本較高，且需要經(jīng)過兩次掩膜對準(zhǔn)，所形成的淺溝槽隔離對準(zhǔn)精度較低。
[0004]中國專利申請200910194794.9提出了“雙重深度的淺溝槽隔離制造方法”，圖1至圖6示出了實施該方法各步驟后襯底的剖面結(jié)構(gòu)示意圖，該方法包括以下各步驟:
[0005]提供半導(dǎo)體基底，該半導(dǎo)體基底包括襯底100’以及襯底表面的介質(zhì)層200’，且該半導(dǎo)體基底包括第一區(qū)域I ’和第二區(qū)域II’，該半導(dǎo)體基底的剖面結(jié)構(gòu)如圖1所示；
[0006]在介質(zhì)層200’表面形成第一掩膜層301’，并圖形化第一掩膜層301’，得到的半導(dǎo)體橫剖面結(jié)構(gòu)如圖2所示；
[0007]以第一掩膜層301’為掩膜，刻蝕介質(zhì)層200’和襯底100’，在第一區(qū)域I ’以及第二區(qū)域II’內(nèi)分給形成第一溝槽401’，得到的半導(dǎo)體截面如圖3所示；
[0008]去除第一掩膜層301’，在第一區(qū)域I ’的表面形成第二掩膜層302’，得到的半導(dǎo)體剖面結(jié)構(gòu)如圖4所示；
[0009]在第二區(qū)域II’的第一溝槽401’內(nèi)繼續(xù)刻蝕襯底100’，形成第二溝槽402’，得到的半導(dǎo)體剖面結(jié)構(gòu)如圖5所示。
[0010]去除第二掩膜層302’，得到的半導(dǎo)體剖面結(jié)構(gòu)如圖6所示，第一溝槽401’經(jīng)過填充后成為第一區(qū)域I ’的淺溝槽隔離結(jié)構(gòu)，第二溝槽402’經(jīng)過填充后成為第二區(qū)域II’的淺溝槽隔離結(jié)構(gòu)。
[0011]在上述方法中，仍然需要利用第二掩膜302’保護(hù)第一區(qū)域I ’的第一溝槽401’，避免其尺寸在對第二區(qū)域II’的第一溝槽401’進(jìn)行進(jìn)一步刻蝕過程中受到破壞。因此，該方法仍然需要耗費較高的成本及復(fù)雜的工藝對存儲單元陣列區(qū)淺溝槽隔離和的邏輯電路區(qū)的淺溝槽隔離進(jìn)行分別處理。


【發(fā)明內(nèi)容】

[0012]本申請旨在提供一種淺溝槽的制作方法，在不需要第二掩膜層的保護(hù)下實現(xiàn)對存儲單元區(qū)和邏輯電路區(qū)的淺溝槽的刻蝕。
[0013]本申請?zhí)峁┝艘环N淺溝槽的制作方法，包括以下步驟:步驟SI，將表面具有介質(zhì)層的襯底劃分為存儲單元區(qū)和邏輯電路區(qū)；步驟S2，在掩膜的保護(hù)下，在存儲單元區(qū)刻蝕形成第一淺溝槽，在邏輯電路區(qū)刻蝕形成預(yù)形成槽，預(yù)形成槽寬度大于第一淺溝槽的寬度；步驟S3，在存儲單元區(qū)和邏輯電路區(qū)形成犧牲層，其中，存儲單元區(qū)的犧牲層填充第一淺溝槽，邏輯電路區(qū)的犧牲層與預(yù)形成槽形成共形臺階覆蓋結(jié)構(gòu)；以及步驟S4，將預(yù)形成槽刻蝕形成第二淺溝槽，并去除犧牲層。
[0014]應(yīng)用本申請的技術(shù)方案，步驟S2按照第一淺溝槽和第二淺溝槽的預(yù)定開口大小刻蝕形成第一淺溝槽和預(yù)形成槽，不需要對開口處進(jìn)行再次刻蝕，提高了淺溝槽的開口大小的精準(zhǔn)度；而且，再通過所設(shè)置的犧牲層不僅取代了目前的掩膜層，而且其去除過程與邏輯電路區(qū)的第二淺溝槽繼續(xù)刻蝕同時進(jìn)行，簡化了淺溝槽的制作流程。

【專利附圖】

【附圖說明】
[0015]構(gòu)成本申請的一部分的說明書附圖用來提供對本申請的進(jìn)一步理解，本申請的示意性實施方式及其說明用于解釋本申請，并不構(gòu)成對本申請的不當(dāng)限定。在附圖中:
[0016]圖1至圖6示出了實施現(xiàn)有技術(shù)的各步驟后半導(dǎo)體器件的剖面結(jié)構(gòu)示意圖；
[0017]圖7示出了本申請?zhí)峁┑膬?yōu)選實施方式的淺溝槽制作方法的流程圖；
[0018]圖8示出了劃分存儲單元區(qū)與邏輯電路區(qū)的半導(dǎo)體器件的剖面結(jié)構(gòu)示意圖；
[0019]圖9示出了在圖8所示的半導(dǎo)體器件上刻蝕形成第一淺溝槽和預(yù)形成槽后的半導(dǎo)體器件的剖面結(jié)構(gòu)示意圖；
[0020]圖10示出了在圖9所示的半導(dǎo)體器件上形成犧牲層后的半導(dǎo)體器件的剖面結(jié)構(gòu)示意圖；
[0021]圖11示出了去除部分圖10所示的犧牲層的半導(dǎo)體器件的剖面結(jié)構(gòu)示意圖；以及
[0022]圖12示出了去除部分圖11所示的剩余犧牲層的半導(dǎo)體器件的剖面結(jié)構(gòu)示意圖。

【具體實施方式】
[0023]應(yīng)該指出，以下詳細(xì)說明都是例示性的，旨在對本申請?zhí)峁┻M(jìn)一步的說明。除非另有指明，本文使用的所有技術(shù)和科學(xué)術(shù)語具有與本申請所屬【技術(shù)領(lǐng)域】的普通技術(shù)人員通常理解的相同含義。
[0024]需要注意的是，這里所使用的術(shù)語僅是為了描述【具體實施方式】，而非意圖限制根據(jù)本申請的示例性實施方式。如在這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復(fù)數(shù)形式，此外，還應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用屬于“包含”和/或“包括”時，其指明存在特征、步驟、操作、器件、組件和/或它們的組合。
[0025]為了便于描述，在這里可以使用空間相對術(shù)語，如“在……之上”、“在……上方”、“上面的”等，用來描述如在圖中所示的一個器件或特征與其他器件或特征的空間位置關(guān)系。應(yīng)當(dāng)理解的是，空間相對術(shù)語旨在包含除了器件在圖中所描述的方位之外的在使用或操作中的不同方位。例如，如果附圖中的器件被倒置，則描述為“在其他器件或構(gòu)造上方”或“在其他器件或構(gòu)造之上”的器件之后將被定位為“在其他器件或構(gòu)造下方”或“在其他器件或構(gòu)造之下”。因而，示例性術(shù)語“在……上方”可以包括“在……上方”和“在……下方”兩種方位。該器件也可以其他不同方式定位(旋轉(zhuǎn)90度或處于其他方位)，并且對這里所使用的空間相對描述符作出相應(yīng)解釋。
[0026]現(xiàn)在，將參照附圖更詳細(xì)地描述根據(jù)本申請的示例性實施方式。然而，這些示例性實施方式可以由多種不同的形式來實施，并且不應(yīng)當(dāng)被解釋為只限于這里所闡述的實施方式。應(yīng)當(dāng)理解的是，提供這些實施方式是為了使得本申請的公開徹底且完整，并且將這些示例性實施方式的構(gòu)思充分傳達(dá)給本領(lǐng)域普通技術(shù)人員，在附圖中，為了清楚起見，擴(kuò)大了層和區(qū)域的厚度，并且使用相同的附圖標(biāo)記表示相同的器件，因而將省略對它們的描述。
[0027]圖7示出了本申請?zhí)峁┑膬?yōu)選實施方式的淺溝槽制作方法流程圖。如圖7所示，在本申請的一種典型的實施方式中，該制作方法包括:步驟SI，將表面具有介質(zhì)層的襯底劃分為存儲單元區(qū)I和邏輯電路區(qū)II ;步驟S2，在掩膜的保護(hù)下，在存儲單元區(qū)I刻蝕形成第一淺溝槽，在邏輯電路區(qū)II刻蝕形成預(yù)形成槽，預(yù)形成槽寬度大于第一淺溝槽的寬度；步驟S3，在存儲單元區(qū)I和邏輯電路區(qū)II形成犧牲層，其中，存儲單元區(qū)的犧牲層填充第一淺溝槽，邏輯電路區(qū)的犧牲層與預(yù)形成槽形成共形臺階覆蓋結(jié)構(gòu)；以及步驟S4，將預(yù)形成槽刻蝕形成第二淺溝槽，并去除犧牲層。
[0028]目前，為了滿足不同存儲單元區(qū)與邏輯電路區(qū)對電性能的不同要求，位于存儲單元區(qū)的第一淺溝槽的寬度與深度均小于位于邏輯電路區(qū)的第二淺溝槽的寬度與深度，在上述制作淺溝槽的過程中，步驟S2按照第一淺溝槽和第二淺溝槽的預(yù)定開口大小刻蝕形成第一淺溝槽101和預(yù)形成槽103，不需要對開口處進(jìn)行再次刻蝕，提高了淺溝槽的開口大小的精準(zhǔn)度；而且，再通過所設(shè)置的犧牲層300不僅取代了目前的掩膜層，而且其去除過程與邏輯電路區(qū)II的第二淺溝槽102繼續(xù)刻蝕同時進(jìn)行，簡化了淺溝槽的制作流程。
[0029]圖8至12示出了本申請?zhí)峁┑陌雽?dǎo)體器件制作方法不同步驟中半導(dǎo)體器件的剖面結(jié)構(gòu)示意圖。下文將直接以該優(yōu)選【具體實施方式】為例，說明本申請?zhí)峁┲谱鞣椒ǖ木唧w步驟。需要注意的是，圖8至12僅為示意圖，其目的在于簡潔、清楚地闡述本申請所提出的發(fā)明構(gòu)思。
[0030]圖8示出了包括襯底100和介質(zhì)層200的半導(dǎo)體器件劃分存儲單元區(qū)I與邏輯電路區(qū)II后的半導(dǎo)體器件的剖面結(jié)構(gòu)示意圖1。其中，襯底100可以是硅襯底，也可以具有摻雜區(qū)域，例如P井和N井區(qū)域。
[0031]為了使得到的半導(dǎo)體存儲器的柵極與源極之間絕緣，在本申請?zhí)峁┑囊环N具體的實施方式中，結(jié)合圖8所示，上述的介質(zhì)層200包括柵介電層201和浮柵層202，柵介電層201設(shè)置在襯底100的上方，浮柵層202設(shè)置在柵介電層201的上方。在襯底100上方設(shè)置的柵介電層201為后續(xù)形成的浮柵層202提供緩沖，避免將浮柵層202直接設(shè)置在襯底100上時由于應(yīng)力較大在襯底表面產(chǎn)生位錯的缺點，柵介電層201可以米用熱氧化或沉積形成，浮柵層202可以采用沉積工藝形成。
[0032]通常本領(lǐng)域常用的半導(dǎo)體器件的存儲單元區(qū)I和邏輯電路區(qū)II的電性能不同，因此，本申請優(yōu)選邏輯電路區(qū)的柵介電層201的厚度大于存儲單元區(qū)的柵介電層201的厚度。在邏輯電路區(qū)II通常會有驅(qū)動電壓比較高的電路，需要更深的淺溝槽來對其有源區(qū)進(jìn)行隔離，當(dāng)邏輯電路區(qū)II的柵介電層201的厚度大于存儲單元區(qū)I的柵介電層201的厚度時更好地實現(xiàn)對有源區(qū)的隔離作用。
[0033]本申請優(yōu)選的實施方式中，柵介電層201可以選自二氧化硅、氮化硅、高K介電材料或者其他適合的材料；高1(介電材料可以是LaO，A10, ZrO, T1, Ta2O5, Y2O3, SrT13,BaT13, BaZrO, Hf3ZrO, HfLaO, HfS1, LaS1, AlS1, HfTaO, HfT1, Al2O3, Si3N4 以及其他適合的材料。形成柵介電層201的方法包括原子層沉積、化學(xué)氣相沉積，物理氣相沉積，熱氧化、UV-臭氧氧化(uv-ozone oxidat1n)或上述方法的結(jié)合；浮柵層202的材質(zhì)為可以是金屬、金屬合金、金屬氮化物或金屬硅化物、多晶硅以及其他適合的材料，形成浮柵層202的方法包括原子層沉積、化學(xué)氣相沉積，物理氣相沉積或上述方法的結(jié)合等常規(guī)方法，上述方法已經(jīng)被本領(lǐng)域技術(shù)人員所公知，其常用或變形均在本申請保護(hù)的范圍內(nèi)，在此不再贅述。
[0034]圖9示出了在圖8所示的半導(dǎo)體器件上刻蝕形成第一淺溝槽101和預(yù)形成槽103后的半導(dǎo)體器件的剖面結(jié)構(gòu)示意圖。如圖9所示，在存儲單元區(qū)I和邏輯電路區(qū)I對應(yīng)第一淺溝槽101和第二淺溝槽102的開口大小，刻蝕出第一淺溝槽101和預(yù)形成槽103。在本申請的優(yōu)選實施方式中，在同時刻蝕形成第一淺溝槽101和預(yù)形成槽103時，利用掩膜對半導(dǎo)體器件中不需要在此時刻蝕的部位進(jìn)行保護(hù)，比如在本申請的一種具體的實施方式中在掩膜的保護(hù)下進(jìn)行刻蝕，在介質(zhì)層200的最上部設(shè)置掩膜層204，優(yōu)選該掩膜層204為光刻膠層，采用的光刻制備工藝包括氣相成底模、旋轉(zhuǎn)烘膠、軟烘、對準(zhǔn)和曝光、曝光后烘焙、顯影、堅膜烘焙、顯影檢查等步驟，形成光刻膠圖形然后進(jìn)行刻蝕一形成第一淺溝槽101和預(yù)形成槽103。在刻蝕形成第一淺溝槽101和預(yù)形成槽103后設(shè)置圖10中所示的犧牲層300之前，可以將掩膜層204去除，去除方法采用本領(lǐng)域的常規(guī)方法即可；當(dāng)然，該掩膜層204在設(shè)置犧牲層300時可以保留，在完成第一淺溝槽101和第二淺溝槽102的刻蝕之后采用本領(lǐng)域的常規(guī)方法去除即可。
[0035]在實施上述刻蝕過程時，可以采用常規(guī)的刻蝕氣體，優(yōu)選采用選自HBr、Cl2、02、N2、NF3> Ar、He和CF4組成的組中的一種或多種作為刻蝕氣體。
[0036]在本申請的一種具體的實施方式中，為了保護(hù)浮柵層202在刻蝕過程中受到損傷，影響其表面的平整性，保證后續(xù)形成性能優(yōu)良的半導(dǎo)體器件，上述介質(zhì)層200還包括刻蝕阻擋層203，刻蝕阻擋層203位于浮柵層202的上方、掩膜層204的下方。在刻蝕形成淺溝槽的過程中，依次刻蝕掩膜層204、刻蝕阻擋層203、浮柵層202、柵介電層201和襯底100形成第一淺溝槽101和預(yù)形成槽103，各層的刻蝕可以依據(jù)其材料不同選用對應(yīng)的刻蝕工藝。本申請為了強(qiáng)化刻蝕阻擋層203的阻擋作用以及便于形成精確的淺溝槽開口，優(yōu)選刻蝕阻擋層203為氮化硅層或氧化硅層或由氧化硅層和氮化硅層上下疊置形成的雙層結(jié)構(gòu)
[0037]圖10示出了在圖9所示的半導(dǎo)體器件上形成犧牲層300后的半導(dǎo)體器件的剖面結(jié)構(gòu)示意圖。如圖10所示，在所形成的如圖9所示的第一淺溝槽101和預(yù)形成槽103內(nèi)以及存儲單元區(qū)I和邏輯電路區(qū)II的上表面設(shè)置犧牲層300，其中，存儲單元區(qū)I的第一淺溝槽101內(nèi)充滿犧牲層300，邏輯電路區(qū)II的犧牲層300與預(yù)形成槽103形成共形臺階覆蓋結(jié)構(gòu)301，即位于存儲單元區(qū)I和邏輯電路區(qū)II的上表面設(shè)置犧牲層300以及預(yù)形成槽103上的犧牲層300的厚度一致。完成上述步驟后，第一淺溝槽101及存儲單元區(qū)I和邏輯電路區(qū)II的上表面設(shè)置犧牲層300，預(yù)形成槽103與邏輯電路區(qū)II的犧牲層300形成共形臺階覆蓋結(jié)構(gòu)。
[0038]本申請的優(yōu)選實施方式的犧牲層300的設(shè)置方法可以采用本領(lǐng)域常用的犧牲層的方法，優(yōu)選步驟S3中采用化學(xué)氣相沉積法、物理氣相沉積法或原子層沉積法共形淀積(conformal deposit1n)形成犧牲層300,或者采用旋涂法形成犧牲層300。本申請優(yōu)選形成犧牲層的材料選自絕緣材料、非晶碳和金屬材料中的一種或多種。
[0039]圖12示出了去除圖10所示的犧牲層300的半導(dǎo)體器件的剖面結(jié)構(gòu)示意圖。將預(yù)形成槽103刻蝕形成第二淺溝槽102的過程中，預(yù)形成槽103中的犧牲層300與第一淺溝槽101的犧牲層以及位于存儲單元區(qū)I和邏輯電路區(qū)II的上表面設(shè)置犧牲層300被同時刻蝕，由于預(yù)形成槽103內(nèi)的犧牲層300的厚度較第一淺溝槽101內(nèi)的犧牲層300薄，因此預(yù)形成槽103的犧牲層300的刻蝕較第一淺溝槽101內(nèi)犧牲層300的刻蝕快，在相同的刻蝕條件下，當(dāng)邏輯電路區(qū)II的預(yù)形成槽103在犧牲層300被完全去除之后沿預(yù)形成槽103的側(cè)壁繼續(xù)向襯底100的內(nèi)部刻蝕并達(dá)到預(yù)定深度，與此同時，可以控制存儲單元區(qū)I的第一淺溝槽101內(nèi)的犧牲層300完全去除形成具有如圖12所示的剖面結(jié)構(gòu)的半導(dǎo)體器件。在完成上述步驟后，形成完整的第一淺溝槽101和第二淺溝槽102，圖12中未示出的掩膜層204在設(shè)置犧牲層300之前被去除，當(dāng)然也可以在完成第一淺溝槽101和第二淺溝槽102的刻蝕之后去除，本領(lǐng)域技術(shù)人員在實際操作時可以根據(jù)實際的操作條件進(jìn)行選擇。
[0040]在本申請的一種優(yōu)選的實施方式中，上述共形臺階覆蓋結(jié)構(gòu)301的厚度與存儲單元區(qū)I的第一淺溝槽101的寬度比在1:2?1:1之間。優(yōu)選通過在同一反應(yīng)腔體中使用CxHyFz (其中O彡X彡4，0彡y彡4，0彡z彡4)氣體，偏置電壓小于50V，刻蝕壓力在10?10mT之間的反應(yīng)條件控制共形臺階覆蓋結(jié)構(gòu)301的厚度與存儲單元區(qū)I的第一淺溝槽101的寬度比在預(yù)定范圍內(nèi)，能夠比較準(zhǔn)確地控制犧牲層300的在兩個區(qū)域內(nèi)的刻蝕速度之間的配合，進(jìn)而得到理想深度的第二淺溝槽102以及在較短時間內(nèi)完成第二淺溝槽102的制作。
[0041]如果完成第二淺溝槽102的刻蝕后第一淺溝槽101內(nèi)還殘留有犧牲材料時，將圖10所示出的半導(dǎo)體器件制作成為圖12所示出的半導(dǎo)體器件的過程也可以有其他可替代的方式，如首先去除部分圖10所示的半導(dǎo)體器件的犧牲層，得到具有如圖11所示的剖面結(jié)構(gòu)的半導(dǎo)體器件，然后再去除殘留在第一淺溝槽101內(nèi)的犧牲材料。具體可以采用以下優(yōu)選的實施方式:步驟S41，刻蝕去除共形臺階覆蓋結(jié)構(gòu)；步驟S42，沿預(yù)形成槽的側(cè)壁對襯底刻蝕以形成第二淺溝槽，襯底的選擇比與犧牲層的選擇比的比值大于2:1 ;步驟S43，去除第一淺溝槽內(nèi)的犧牲層。在上述實施方式中，由于犧牲層300的材料與襯底100的材料不同，同樣的刻蝕氣體對各自的選擇比不同，因此選擇對襯底的選擇比與對所述犧牲層的選擇比的比值大于2:1的刻蝕氣體進(jìn)行刻蝕，在相同的刻蝕條件下通過控制刻蝕比和刻蝕條件來調(diào)節(jié)第一淺溝槽101內(nèi)的犧牲層300的刻蝕速度和沿預(yù)形成槽103的側(cè)壁方向?qū)σr底100的刻蝕速度，使在第一淺溝槽101內(nèi)的犧牲層300在刻蝕完成之前完成第二淺溝槽102的刻蝕，然后采用常規(guī)方法去除第一淺溝槽101內(nèi)殘留的犧牲材料，比如在同一蝕刻反應(yīng)腔體中運用含有O2及其等離子體的灰化工藝去除。
[0042]在對襯底100進(jìn)行刻蝕時，為了能夠得到形狀規(guī)則、性能優(yōu)良的第一淺溝槽101和第二淺溝槽102，優(yōu)選采用各向異性干法實施步驟S2和步驟S42中的刻蝕。
[0043]在刻蝕、去除犧牲層300時，優(yōu)選采用濕法刻蝕或各向異性干法刻蝕實施步驟S41和步驟S43。比如濕法刻蝕能夠采用氫氟酸溶液進(jìn)行刻蝕，各向異性干法刻蝕能夠采用基于氟化碳?xì)怏w的各向異性刻蝕。
[0044]本申請設(shè)置犧牲層300的目的是為了保護(hù)已經(jīng)形成的第一淺溝槽101在后續(xù)的刻蝕過程中受到損壞，并且需要在后續(xù)的刻蝕過程中能夠被同時刻蝕，因此優(yōu)選形成犧牲層300的材料選自絕緣材料、非晶碳和金屬材料中的一種或多種。
[0045]在本申請的另一種具體的實施方式中，襯底100為硅襯底，步驟S3采用在同一反應(yīng)腔體中利用等離子體化學(xué)沉積法在硅襯底表面沉積形成犧牲層，步驟S42中的刻蝕氣體為由CxHyFzXl2和HBr形成的混合氣體，其中O彡x彡4，0彡y彡4，0彡z彡4，混合氣體中CxHyFz的體積含量為I?20%，Cl2與HBr的體積比為1:20?20:1，且混合氣體的總流量為10?lOOOsccm，刻蝕過程中的壓力為3?10mT,激發(fā)功率為100?1500W，偏置電壓為20?700V，同時完成第二淺溝槽102的刻蝕以及犧牲層300的去除，得到的第一淺溝槽的深度為500?2000 A，開口寬度為30?200nm，第二淺溝槽的深度為500?4000 A，開口寬度為30?200nm。
[0046]本申請淺溝槽的制作淺具有以下優(yōu)勢:
[0047]I)、步驟S2按照第一淺溝槽和第二淺溝槽的預(yù)定開口大小刻蝕形成第一淺溝槽101和預(yù)形成槽103，不需要對開口處進(jìn)行再次刻蝕，提高了淺溝槽的開口大小的精準(zhǔn)度；
[0048]2)、所設(shè)置的犧牲層300不僅取代了目前的掩膜層，而且犧牲層300的去除過程與邏輯電路區(qū)II的第二淺溝槽102繼續(xù)刻蝕同時進(jìn)行，簡化了淺溝槽的制作流程。
[0049]以上僅為本申請的優(yōu)選實施方式而已，并不用于限制本申請，對于本領(lǐng)域的技術(shù)人員來說，本申請可以有各種更改和變化。凡在本申請的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本申請的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種淺溝槽的制作方法，其特征在于，所述制作方法包括: 步驟Si，將表面具有介質(zhì)層的襯底劃分為存儲單元區(qū)和邏輯電路區(qū)； 步驟S2，在掩膜的保護(hù)下，在所述存儲單元區(qū)刻蝕形成第一淺溝槽，在所述邏輯電路區(qū)刻蝕形成預(yù)形成槽，所述預(yù)形成槽寬度大于所述第一淺溝槽的寬度； 步驟S3，在所述存儲單元區(qū)和所述邏輯電路區(qū)形成犧牲層，其中，所述存儲單元區(qū)的犧牲層填充所述第一淺溝槽，所述邏輯電路區(qū)的犧牲層與所述預(yù)形成槽形成共形臺階覆蓋結(jié)構(gòu)；以及 步驟S4，將所述預(yù)形成槽刻蝕形成第二淺溝槽，并去除所述犧牲層。
2.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，所述共形臺階覆蓋結(jié)構(gòu)的厚度與所述第一淺溝槽的寬度比在1:2?1:1之間。
3.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，所述步驟S4還包括: 步驟S41，刻蝕去除所述共形臺階覆蓋結(jié)構(gòu)； 步驟S42，沿所述預(yù)形成槽的側(cè)壁對所述襯底刻蝕以形成所述第二淺溝槽，所述襯底的選擇比與所述犧牲層的選擇比的比值大于2:1 ; 步驟S43，去除所述第一淺溝槽內(nèi)的犧牲層。
4.根據(jù)權(quán)利要求3所述的制作方法，其特征在于，采用各向異性干法刻蝕實施所述步驟S2中的刻蝕和所述步驟S42中的刻蝕。
5.根據(jù)權(quán)利要求3所述的制作方法，其特征在于，采用濕法刻蝕或各向異性干法刻蝕實施所述步驟S41和所述步驟S43。
6.根據(jù)權(quán)利要求4所述的制作方法，其特征在于，所述刻蝕采用選自HBr、Cl2,02、N2,NF3> Ar、He和CF4組成的組中的一種或多種作為刻蝕氣體。
7.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，所述步驟S3中采用化學(xué)氣相沉積法、物理氣相沉積法或原子層沉積法共形淀積形成所述犧牲層，或者采用旋涂法形成所述犧牲層。
8.根據(jù)權(quán)利要求7所述的制作方法，其特征在于，形成所述犧牲層的材料選自絕緣材料、非晶碳和金屬材料中的一種或多種。
9.根據(jù)權(quán)利要求3至8中任一項所述的制作方法，其特征在于，所述襯底為硅襯底，所述步驟S3采用在同一反應(yīng)腔體中利用等離子體化學(xué)沉積法在所述硅襯底表面沉積形成所述犧牲層，所述步驟S42中的刻蝕氣體為由CxHyFz、Cl2和HBr形成的混合氣體，其中0^x^4,0^yi^4,0i^zi^ 4,所述混合氣體中所述CxHyFz的體積含量為I?20%,所述Cl2與所述HBr的體積比為1:20?20:1，且所述混合氣體的總流量為10?lOOOsccm，刻蝕壓力為3?10mT,激發(fā)功率為100?1500W，偏置電壓為20?700V。
10.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，所述介質(zhì)層包括: 柵介電層，設(shè)置在所述襯底的上方； 浮柵層，設(shè)置在所述柵介電層的上方。
11.根據(jù)權(quán)利要求9所述的制作方法，其特征在于，所述邏輯電路區(qū)的柵介電層的厚度大于所述存儲單元區(qū)的柵介電層的厚度。
【文檔編號】H01L21/306GK104183534SQ201310202800
【公開日】2014年12月3日 申請日期:2013年5月27日 優(yōu)先權(quán)日:2013年5月27日
【發(fā)明者】張翼英, 何其旸 申請人:中芯國際集成電路制造(上海)有限公司