Cmos器件的制造方法
【專利摘要】本發(fā)明公開了一種CMOS器件的制造方法，包括步驟：形成淺溝槽場氧并隔離出有源區(qū)。形成CMOS器件的阱區(qū)。在硅襯底的正面依次生長柵氧化層、多晶硅層并對多晶硅層進行摻雜。依次沉積金屬硅化鎢層和頂層氮化硅層。采用光刻工藝定義出柵極圖形，采用較重聚合物方式刻蝕依次對頂層氮化硅層、金屬硅化鎢層進行干法刻蝕，對多晶硅層進行干法刻蝕工藝形成柵極結(jié)構(gòu)。形成僅覆蓋在頂層氮化硅層、金屬硅化鎢層的側(cè)面的第一介質(zhì)層側(cè)墻。本發(fā)明能夠提高CMOS器件的自對準(zhǔn)接觸孔和柵極之間的擊穿電壓，提高器件的性倉巨。
【專利說明】CMOS器件的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種半導(dǎo)體集成電路制造工藝方法，特別是涉及一種CMOS器件的制 造方法。
【背景技術(shù)】
[0002] 現(xiàn)有CMOS器件制造工藝中，一種是利用在柵極的多晶硅層（Poly Si)上沉積一層 導(dǎo)電金屬層來實現(xiàn)NM0S器件和PM0S器件的柵極互聯(lián)，用于柵極互聯(lián)的層導(dǎo)電金屬大多是 金屬硅化鎢（WSI)和自對準(zhǔn)鈷硅化物（Co salicide)。如圖1所示，是現(xiàn)有方法形成的CMOS 器件的俯視圖；圖2是沿圖1中AA'線的CMOS器件的剖視圖。現(xiàn)有方法包括步驟：
[0003] 利用光刻刻蝕工藝在硅襯底1上形成淺溝槽，由所述淺溝槽定義出有源區(qū)；在所 述淺溝槽中填充氧化硅形成淺溝槽場氧3,由所述淺溝槽場氧3對所述有源區(qū)進行隔離.
[0004] 在所述硅襯底1的有源區(qū)表面生長一層犧牲氧化層，并進行粒子注入形成各種阱 區(qū)2 ;對于NM0S器件，阱區(qū)2為P型；對于PM0S器件，阱區(qū)2為N型。
[0005] 在所述硅襯底的正面利用濕法去除掉犧牲氧化層，并生長一層?xùn)叛鯇?,然后沉積 一層多晶硅層6;隨后進行N型多晶硅層和P型多晶硅層的植入，N型多晶硅層用于形成 NM0S器件的柵極，P型多晶硅層用于形成PM0S器件的柵極。
[0006] 在所述娃襯底2上沉積一層金屬娃化鶴7和氮化娃8,然后利用干法刻蝕工藝依次 對氮化硅8、金屬硅化鎢7和多晶硅層6進行刻蝕形成柵極，即柵極由刻蝕后的多晶硅層6、 金屬娃化鶴7和氮化娃8疊加形成。
[0007] 然后進行后繼工藝步驟，后續(xù)工藝步驟包括：
[0008] 采用自對準(zhǔn)離子注入工藝在柵極兩側(cè)形成NM0S器件或PM0S器件的輕摻雜漏區(qū) (LDD);在柵極的側(cè)面形成側(cè)墻，圖2中的側(cè)墻也是由氮化硅介質(zhì)層組成。
[0009] 采用自對準(zhǔn)離子注入工藝在形成側(cè)墻的柵極兩側(cè)形成NM0S器件或PM0S器件的源 漏區(qū)。
[0010] 沉積層間膜4,層間膜4將柵極和柵極外側(cè)區(qū)域如淺溝槽場氧3、有源區(qū)或有源區(qū) 表面的柵氧5覆蓋。
[0011] 之后進行自對準(zhǔn)接觸孔圖形定義，進行刻蝕將自對準(zhǔn)接觸孔區(qū)域的層間膜4去除 形成自對準(zhǔn)接觸孔9，并在自對準(zhǔn)接觸孔9中填充金屬。自對準(zhǔn)接觸孔9的底部尺寸不是自 對準(zhǔn)接觸孔圖形定義，而是由位于兩個相鄰的柵極的側(cè)墻之間的距離進行定義。
[0012] 現(xiàn)有方法的一個缺點是，在刻蝕形成柵極時，雖然對氮化硅8、金屬硅化鎢7和多 晶硅層6的兩側(cè)邊緣能夠通過光刻工藝良好對齊，但是在后續(xù)工藝中，金屬硅化鎢7在熱作 用下晶粒會變大，從而造成金屬硅化鎢7膨脹，如圖2中所示，金屬硅化鎢7的寬度要大于 多晶娃層6和氣化娃8的覽度，從而在側(cè)墻刻蝕完成后，棚極金屬娃化鶴7處的側(cè)墻即圖2 的標(biāo)記10所示區(qū)域的側(cè)墻厚度要會較??；再加上自對準(zhǔn)接觸孔9刻蝕的時候也會對側(cè)墻造 成一定的破壞，所以會使標(biāo)記10所示區(qū)域的側(cè)墻厚度更薄。在CMOS器件工作中，電壓會加 在自對準(zhǔn)接觸孔9和金屬硅化鎢7之間，由于柵極金屬硅化鎢處的側(cè)墻變薄，會使自對準(zhǔn)接 觸孔9和金屬硅化鎢7之間的耐壓能力變差，并在電學(xué)測試擊穿電壓測試時在金屬硅化鎢7 的地方更容易發(fā)生擊穿，造成自對準(zhǔn)接觸孔9和柵極之間的形成通路失效或擊穿電壓偏低 的問題，造成器件不能正常工作。
【發(fā)明內(nèi)容】
[0013] 本發(fā)明所要解決的技術(shù)問題是提供一種CMOS器件的制造方法，能夠提高CMOS器 件的自對準(zhǔn)接觸孔和柵極之間的擊穿電壓，提高器件的性能。
[0014] 為解決上述技術(shù)問題，本發(fā)明提供的CMOS器件的制造方法包括如下步驟：
[0015] 步驟一、利用光刻刻蝕工藝在硅襯底上形成淺溝槽，由所述淺溝槽定義出有源區(qū)； 在所述淺溝槽中填充氧化硅形成淺溝槽場氧，由所述淺溝槽場氧對所述有源區(qū)進行隔離。
[0016] 步驟二、進行離子注入形成CMOS器件的阱區(qū)，所述CMOS器件的阱區(qū)包括用于形成 NM0S器件的P型阱區(qū)和用于形成PM0S器件的N型阱區(qū)。
[0017] 步驟三、在所述硅襯底的正面依次生長柵氧化層、多晶硅層，在用于形成NM0S器 件的柵極區(qū)域的所述多晶硅層中進行N型離子注入、在用于形成PM0S器件的柵極區(qū)域的所 述多晶硅層中進行P型離子注入。
[0018] 步驟四、在進行了 N型和P型離子注入的所述多晶硅層表面依次沉積金屬硅化鎢 層和頂層氮化硅層。
[0019] 步驟五、采用光刻工藝定義出NM0S器件或PM0S器件的柵極圖形。
[0020] 進行第一次干法異向刻蝕工藝，所述第一次干法異向刻蝕工藝并將NM0S器件或 PM0S器件的柵極區(qū)域外的所述頂層氮化硅層去除并露出所述金屬硅化鎢層表面；進行第 二次干法異向刻蝕工藝，所述第二次干法異向刻蝕工藝將NM0S器件或PM0S器件的柵極區(qū) 域外所述金屬硅化鎢層去除并露出所述多晶硅層表面，所述第一次干法異向刻蝕工藝和所 述第二次干法異向刻蝕工藝都采用較重聚合物（polymer)方式刻蝕，所述較重聚合物方式 的刻蝕是指能夠在被刻蝕層的側(cè)壁形成聚合物積聚的刻蝕，這樣，所述第一次干法異向刻 蝕工藝和所述第二次干法異向刻蝕工藝完成后在刻蝕后的所述頂層氮化硅層和所述金屬 硅化鎢層的側(cè)面形成聚合物側(cè)壁。
[0021] 進行第三次干法異向刻蝕工藝，所述第三次干法異向刻蝕工藝將NM0S器件或 PM0S器件的柵極區(qū)域外所述多晶硅層去除，所述第三次干法異向刻蝕工藝完成后所述多晶 硅層的側(cè)面分別比所對應(yīng)的所述頂層氮化硅層和所述金屬硅化鎢層的側(cè)面凸出一個所述 聚合物側(cè)壁的寬度的距離，由所述多晶硅層、所述金屬硅化鎢層和所述頂層氮化硅層組成 的柵極結(jié)構(gòu)。
[0022] 步驟六、去除所述聚合物側(cè)壁，在所述硅襯底正面淀積一層第一介質(zhì)層，對所述第 一介質(zhì)層進行刻蝕并在所述柵極結(jié)構(gòu)的所述金屬硅化鎢層和所述頂層氮化硅層的側(cè)面形 成由刻蝕后余下的所述第一介質(zhì)層組成的第一介質(zhì)層側(cè)墻，所述第一介質(zhì)層側(cè)墻不覆蓋所 述多晶硅層的側(cè)面。
[0023] 進一步的改進是，在步驟六形成所述第一介質(zhì)層側(cè)墻之后還包括如下步驟：
[0024] 步驟七、在所述硅襯底正面沉積第二介質(zhì)層，對所述第二介質(zhì)層進行刻蝕并在形 成有所述第一介質(zhì)層側(cè)墻的所述柵極結(jié)構(gòu)的側(cè)面形成由刻蝕后余下的所述第二介質(zhì)層組 成的第二介質(zhì)層側(cè)墻。
[0025] 步驟八、在形成所述第二介質(zhì)層側(cè)墻后的所述硅襯底正面沉積層間膜，所述層間 膜將所述柵極結(jié)構(gòu)以及所述柵極結(jié)構(gòu)外的區(qū)域全部覆蓋。
[0026] 步驟九、采用光刻工藝定義出自對準(zhǔn)接觸孔區(qū)域，對所述自對準(zhǔn)接觸孔區(qū)域的所 述層間膜全部去除形成自對準(zhǔn)接觸孔，所述自對準(zhǔn)接觸孔的底部區(qū)域大小由相鄰兩個所述 柵極結(jié)構(gòu)的所述第二介質(zhì)層側(cè)墻之間的距離自定義。
[0027] 本發(fā)明在干法刻蝕工藝形成柵極結(jié)構(gòu)過程中，對頂層氮化硅層和金屬硅化鎢層的 刻蝕采用較重聚合物方式刻蝕，這樣刻蝕后能夠在頂層氮化硅層和金屬硅化鎢層的側(cè)面形 成一定寬度的聚合物側(cè)壁，聚合物側(cè)壁在后續(xù)的多晶硅層的干法刻蝕中能夠起到掩膜層的 作用，從而能使刻蝕后的多晶硅的側(cè)面會凸出于頂層氮化硅層和金屬硅化鎢層的側(cè)面外， 能夠避免或減少后續(xù)工藝的熱過程會使金屬硅化鎢向柵極結(jié)構(gòu)外側(cè)膨脹延伸，之后再在柵 極結(jié)構(gòu)的頂層氮化硅層和金屬硅化鎢層形成第一介質(zhì)層側(cè)墻，能使后續(xù)在金屬硅化鎢處形 成的側(cè)墻的厚度增加，能夠提高CMOS器件的自對準(zhǔn)接觸孔和柵極之間的擊穿電壓，提高器 件的性能。
【專利附圖】
【附圖說明】
[0028] 下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進一步詳細(xì)的說明：
[0029] 圖1是現(xiàn)有方法形成的CMOS器件的俯視圖；
[0030] 圖2是沿圖1中AA'線的CMOS器件的剖視圖；
[0031] 圖3是本發(fā)明實施例方法的流程圖；
[0032] 圖4-圖5是本發(fā)明實施例方法中CMOS器件的剖面圖。
【具體實施方式】
[0033] 如圖3所示，是本發(fā)明實施例方法的流程圖；如圖4至圖5所示，是本發(fā)明實施例 方法各步驟中CMOS器件的剖面圖。本發(fā)明實施例CMOS器件的制造方法包括如下步驟：
[0034] 步驟一、如圖4所示，利用光刻刻蝕工藝在硅襯底101上形成淺溝槽，由所述淺溝 槽定義出有源區(qū)；在所述淺溝槽中填充氧化硅形成淺溝槽場氧103,由所述淺溝槽場氧103 對所述有源區(qū)進行隔離。
[0035] 步驟二、如圖4所示，在所述硅襯底1的所述有源區(qū)表面生長一層犧牲氧化層；
[0036] 進行離子注入形成CMOS器件的阱區(qū)102,所述阱區(qū)102的離子注入穿過所述犧牲 氧化層。所述CMOS器件的阱區(qū)102包括用于形成NM0S器件的P型阱區(qū)和用于形成PM0S 器件的N型阱區(qū)。
[0037] 所述阱區(qū)102形成后利用濕法刻蝕工藝去除所述犧牲氧化層。
[0038] 步驟三、如圖4所示，在所述硅襯底101的正面依次生長柵氧化層105、多晶硅層 106,在用于形成NM0S器件的柵極區(qū)域的所述多晶硅層106中進行N型離子注入、在用于形 成PM0S器件的柵極區(qū)域的所述多晶硅層106中進行P型離子注入。
[0039] 步驟四、如圖4所示，在進行了 N型和P型離子注入的所述多晶硅層106表面依次 沉積金屬娃化鶴層107和頂層氮化娃層108。
[0040] 步驟五、如圖5所示，采用光刻工藝形成光刻膠圖形并由該光刻膠圖形定義出 NM0S器件和PM0S器件的柵極圖形。
[0041] 以所述光刻膠圖形為掩膜進行第一次干法異向刻蝕工藝，所述第一次干法異向刻 蝕工藝并將NM0S器件或PM0S器件的柵極區(qū)域外的所述頂層氮化硅層108去除并露出所述 金屬娃化鶴層107表面。
[0042] 以所述光刻膠圖形為掩膜進行第二次干法異向刻蝕工藝，所述第二次干法異向刻 蝕工藝將NM0S器件或PM0S器件的柵極區(qū)域外所述金屬硅化鎢層107去除并露出所述多晶 硅層106表面，所述第一次干法異向刻蝕工藝和所述第二次干法異向刻蝕工藝都采用較重 聚合物方式刻蝕，所述較重聚合物方式的刻蝕是指能夠在被刻蝕層的側(cè)壁形成聚合物積聚 的刻蝕，這樣，所述第一次干法異向刻蝕工藝和所述第二次干法異向刻蝕工藝完成后在刻 蝕后的所述頂層氮化硅層108和所述金屬硅化鎢層107的側(cè)面形成聚合物側(cè)壁。
[0043] 以所述光刻膠圖形和所述聚合物側(cè)壁為掩膜進行第三次干法異向刻蝕工藝，所述 第三次干法異向刻蝕工藝將NM0S器件或PM0S器件的柵極區(qū)域外所述多晶硅層106去除， 所述第三次干法異向刻蝕工藝完成后所述多晶硅層106的側(cè)面分別比所對應(yīng)的所述頂層 氮化硅層108和所述金屬硅化鎢層107的側(cè)面凸出一個所述聚合物側(cè)壁的寬度的距離，由 所述多晶硅層106、所述金屬硅化鎢層107和所述頂層氮化硅層108組成的柵極結(jié)構(gòu)。
[0044] 步驟六、去除所述光刻膠圖形和所述聚合物側(cè)壁，在所述硅襯底正面淀積一層第 一介質(zhì)層110,所述第一介質(zhì)層110能為二氧化硅。對所述第一介質(zhì)層110進行刻蝕并在所 述柵極結(jié)構(gòu)的所述金屬硅化鎢層107和所述頂層氮化硅層108的側(cè)面形成由刻蝕后余下的 所述第一介質(zhì)層110組成的第一介質(zhì)層側(cè)墻110,所述第一介質(zhì)層側(cè)墻110不覆蓋所述多晶 娃層的側(cè)面。
[0045] 步驟七、在所述柵極結(jié)構(gòu)的第一介質(zhì)層側(cè)墻110形成之，能夠采用自對準(zhǔn)輕摻雜 漏區(qū)離子注入工藝在所述柵極結(jié)構(gòu)兩側(cè)的所述阱區(qū)102中形成輕摻雜漏區(qū)（LDD)。對于 NM0S器件，LDD為N型摻雜；對于PM0S器件，LDD為P型摻雜。LDD的邊緣和所述多晶硅層 106的邊緣自對準(zhǔn)。
[0046] 如圖5所示，在所述硅襯底101正面沉積第二介質(zhì)層111，對所述第二介質(zhì)層111 進行刻蝕并在形成有所述第一介質(zhì)層側(cè)墻110的所述柵極結(jié)構(gòu)的側(cè)面形成由刻蝕后余下 的所述第二介質(zhì)層111組成的第二介質(zhì)層側(cè)墻111。本發(fā)明實施例中所述第二介質(zhì)層111 的材料選用氮化硅。在所述金屬硅化鎢107刻蝕之后、以及所述第二介質(zhì)層側(cè)墻111形成 之前，所述金屬硅化鎢107會在工藝過程中的熱的作用下膨脹，由于本發(fā)明在步驟五的刻 蝕方法形成的所述金屬娃化鶴107的寬度小于多晶娃層106的寬度，而所述柵極結(jié)構(gòu)的寬 度由所述多晶硅層106的寬度決定，故本發(fā)明實施例中的所述金屬硅化鎢107在膨脹后的 寬度也會小于現(xiàn)有技術(shù)中的寬度。較佳為，圖5中所示的所述金屬硅化鎢107在膨脹后的 寬度保持在小于等于所述柵極的寬度。
[0047] 另外，本發(fā)明實施例中，在所述金屬硅化鎢107的側(cè)面還形成有所述第一介質(zhì)層 側(cè)墻110,所以在所述金屬硅化鎢107的側(cè)面位置處的側(cè)墻是由所述第一介質(zhì)層側(cè)墻110和 所述第二介質(zhì)層側(cè)墻111兩部分組成的，所述金屬硅化鎢107的側(cè)面位置處的側(cè)墻會保持 較厚的厚度。
[0048] 在形成所述所述第二介質(zhì)層側(cè)墻111之后，采用自對準(zhǔn)源漏注入在所述柵極結(jié)構(gòu) 的兩側(cè)的所述阱區(qū)102中形成源漏區(qū)。對于NM0S器件，源漏區(qū)為N型摻雜；對于PM0S器 件，源漏區(qū)為P型摻雜。源漏區(qū)的邊緣和所述多晶硅層6的邊緣自對準(zhǔn)。
[0049] 步驟八、如圖5所示，在形成所述第二介質(zhì)層側(cè)墻111以及所述源漏區(qū)后的所述硅 襯底101正面沉積層間膜112,所述層間膜112將所述柵極結(jié)構(gòu)以及所述柵極結(jié)構(gòu)外的區(qū)域 全部覆蓋，所述柵極結(jié)構(gòu)外的區(qū)域包括所述淺溝槽場氧103、所述有源區(qū)，以及形成于所述 有源區(qū)中的阱區(qū)102和源漏區(qū)。
[0050] 步驟九、如圖5所示，采用光刻工藝定義出自對準(zhǔn)接觸孔區(qū)域，對所述自對準(zhǔn)接觸 孔區(qū)域的所述層間膜112全部去除形成自對準(zhǔn)接觸孔109,所述自對準(zhǔn)接觸孔109的底部區(qū) 域大小由相鄰兩個所述柵極結(jié)構(gòu)的所述第二介質(zhì)層側(cè)墻111之間的距離自定義。最后在所 述自對準(zhǔn)接觸孔109中填充金屬形成電極引出結(jié)構(gòu)。比較圖2和圖5可知，本發(fā)明實施例 在所述金屬硅化鎢107側(cè)面處的側(cè)墻厚度變厚，這樣當(dāng)CMOS器件工作時，能夠增加在該位 置處的承受所述自對準(zhǔn)接觸孔109和所述金屬硅化鎢107之間的電壓的能力，從而能夠提 高器件的擊穿電壓并提高器件的性能。
[0051] 以上通過具體實施例對本發(fā)明進行了詳細(xì)的說明，但這些并非構(gòu)成對本發(fā)明的限 制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進，這些也應(yīng) 視為本發(fā)明的保護范圍。
【權(quán)利要求】
1. 一種CMOS器件的制造方法，其特征在于，包括如下步驟： 步驟一、利用光刻刻蝕工藝在硅襯底上形成淺溝槽，由所述淺溝槽定義出有源區(qū)；在所 述淺溝槽中填充氧化硅形成淺溝槽場氧，由所述淺溝槽場氧對所述有源區(qū)進行隔離； 步驟二、進行離子注入形成CMOS器件的阱區(qū)，所述CMOS器件的阱區(qū)包括用于形成NM0S 器件的P型阱區(qū)和用于形成PM0S器件的N型阱區(qū)； 步驟三、在所述硅襯底的正面依次生長柵氧化層、多晶硅層，在用于形成NM0S器件的 柵極區(qū)域的所述多晶硅層中進行N型離子注入、在用于形成PM0S器件的柵極區(qū)域的所述多 晶硅層中進行P型離子注入； 步驟四、在進行了N型和P型離子注入的所述多晶硅層表面依次沉積金屬硅化鎢層和 頂層氮化硅層； 步驟五、采用光刻工藝定義出NM0S器件或PM0S器件的柵極圖形； 進行第一次干法異向刻蝕工藝，所述第一次干法異向刻蝕工藝并將NM0S器件或PM0S 器件的柵極區(qū)域外的所述頂層氮化硅層去除并露出所述金屬硅化鎢層表面；進行第二次干 法異向刻蝕工藝，所述第二次干法異向刻蝕工藝將NM0S器件或PM0S器件的柵極區(qū)域外所 述金屬硅化鎢層去除并露出所述多晶硅層表面，所述第一次干法異向刻蝕工藝和所述第二 次干法異向刻蝕工藝都采用較重聚合物方式刻蝕，所述第一次干法異向刻蝕工藝和所述第 二次干法異向刻蝕工藝完成后在刻蝕后的所述頂層氮化硅層和所述金屬硅化鎢層的側(cè)面 形成聚合物側(cè)壁； 進行第三次干法異向刻蝕工藝，所述第三次干法異向刻蝕工藝將NM0S器件或PM0S器 件的柵極區(qū)域外所述多晶硅層去除，所述第三次干法異向刻蝕工藝完成后所述多晶硅層的 側(cè)面分別比所對應(yīng)的所述頂層氮化硅層和所述金屬硅化鎢層的側(cè)面凸出一個所述聚合物 側(cè)壁的寬度的距離，由所述多晶硅層、所述金屬硅化鎢層和所述頂層氮化硅層組成的柵極 結(jié)構(gòu)； 步驟六、去除所述聚合物側(cè)壁，在所述硅襯底正面淀積一層第一介質(zhì)層，對所述第一介 質(zhì)層進行刻蝕并在所述柵極結(jié)構(gòu)的所述金屬硅化鎢層和所述頂層氮化硅層的側(cè)面形成由 刻蝕后余下的所述第一介質(zhì)層組成的第一介質(zhì)層側(cè)墻，所述第一介質(zhì)層側(cè)墻不覆蓋所述多 晶硅層的側(cè)面。
2. 如權(quán)利要求1所述的CMOS器件的制造方法，其特征在于：在步驟六形成所述第一介 質(zhì)層側(cè)墻之后還包括如下步驟： 步驟七、在所述硅襯底正面沉積第二介質(zhì)層，對所述第二介質(zhì)層進行刻蝕并在形成有 所述第一介質(zhì)層側(cè)墻的所述柵極結(jié)構(gòu)的側(cè)面形成由刻蝕后余下的所述第二介質(zhì)層組成的 第二介質(zhì)層側(cè)墻； 步驟八、在形成所述第二介質(zhì)層側(cè)墻后的所述硅襯底正面沉積層間膜，所述層間膜將 所述柵極結(jié)構(gòu)以及所述柵極結(jié)構(gòu)外的區(qū)域全部覆蓋； 步驟九、采用光刻工藝定義出自對準(zhǔn)接觸孔區(qū)域，對所述自對準(zhǔn)接觸孔區(qū)域的所述層 間膜全部去除形成自對準(zhǔn)接觸孔，所述自對準(zhǔn)接觸孔的底部區(qū)域大小由相鄰兩個所述柵極 結(jié)構(gòu)的所述第二介質(zhì)層側(cè)墻之間的距離自定義。
【文檔編號】H01L21/8238GK104217999SQ201310207822
【公開日】2014年12月17日 申請日期:2013年5月30日 優(yōu)先權(quán)日:2013年5月30日
【發(fā)明者】郭振強, 陳瑜, 羅嘯, 馬斌, 陳華倫 申請人:上海華虹宏力半導(dǎo)體制造有限公司