精密收發(fā)器的低電壓保護(hù)設(shè)備及其形成方法
【專利摘要】本發(fā)明涉及精密收發(fā)器的低電壓保護(hù)設(shè)備及其形成方法。提供了一種雙向保護(hù)設(shè)備包括雙向NPN雙極晶體管，其包括由第一n阱區(qū)形成的發(fā)射極／集電極、由p阱區(qū)形成的基極，以及由第二n阱區(qū)形成的集電極／發(fā)射極。P型有源區(qū)形成在第一n阱區(qū)和第二n阱區(qū)中以形成PNPNP結(jié)構(gòu)，使用由n型盆和p型盆組成的雙盆隔離使PNPNP結(jié)構(gòu)與襯底隔離。所述雙盆隔離通過防止與PNPNP結(jié)構(gòu)相關(guān)聯(lián)的阱將載流子注入到襯底中而防止在集成電路供電的應(yīng)力狀態(tài)期間引起的閉鎖。選擇有源區(qū)和與PNPNP結(jié)構(gòu)相關(guān)聯(lián)的阱的大小、間距和摻雜濃度以提供觸發(fā)電壓和保持電壓特性的微調(diào)控制，從而使能夠在使用低電壓精密接口信號(hào)的高電壓應(yīng)用中實(shí)施雙向保護(hù)設(shè)備。
【專利說明】精密收發(fā)器的低電壓保護(hù)設(shè)備及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實(shí)施方案涉及電子系統(tǒng)，更具體來說，涉及精密收發(fā)器系統(tǒng)的雙盆隔離雙向保護(hù)設(shè)備。
【背景技術(shù)】
[0002]某些電子系統(tǒng)可能遭受瞬態(tài)電事件，或具有快速變化的電壓和高功率的相對(duì)較短的持續(xù)時(shí)間的電信號(hào)。例如，瞬態(tài)電事件可以包括起因于從物體或人突然釋放電荷到電子系統(tǒng)的電氣過應(yīng)力/靜電放電(E0S/ESD)事件。
[0003]由于在相對(duì)較小區(qū)域的IC上的過電壓狀態(tài)和/或高電平的功耗，瞬態(tài)電事件可能損壞電子系統(tǒng)內(nèi)的集成電路(IC)。高功耗可能增加IC溫度，并且可能導(dǎo)致眾多問題，例如，柵氧化層擊穿現(xiàn)象、結(jié)損害、金屬損傷和表面電荷積累。此外，瞬態(tài)電事件可能引起閉鎖(換句話說，無意形成低阻抗路徑)，由此干擾IC的運(yùn)行和可能導(dǎo)致對(duì)IC的永久性損傷。

【發(fā)明內(nèi)容】

[0004]在一個(gè)實(shí)施方案中，提供一種提供防御瞬態(tài)電事件的保護(hù)的裝置。裝置包括第一n型阱區(qū)、第二 n型阱區(qū)、第一 p型阱區(qū)、被配置成環(huán)繞第一 p型阱區(qū)、第一 n型阱區(qū)和第二n型阱區(qū)的p型盆、被配置成環(huán)繞p型盆的n型盆、安置在第一 n型阱區(qū)中的第一 p型有源區(qū)，以及安置在第二 n型阱區(qū)中的第二 p型有源區(qū)。第一 p型阱區(qū)安置在第一 n型阱區(qū)與第二 n型阱區(qū)之間，并且第一 n型阱區(qū)、第一 p型阱區(qū)和第二 n型阱區(qū)被配置成NPN雙向雙極晶體管。另外，第一 P型有源區(qū)、第一 n型阱區(qū)和p型盆被配置成第一 PNP雙極晶體管，并且第二 P型有源區(qū)、第二 n型阱區(qū)和p型盆被配置成第二 PNP雙極晶體管。
[0005]在另一實(shí)施方案中，提供一種提供防御瞬態(tài)電事件的保護(hù)的裝置。裝置包括第一n型阱區(qū)、第二 n型阱區(qū)、第一 p型阱區(qū)、用于隔離的第一構(gòu)件、用于隔離的第二構(gòu)件、安置在第一 n型阱區(qū)中的第一 p型有源區(qū)，以及安置在第二 n型阱區(qū)中的第二 p型有源區(qū)。第一P型阱區(qū)安置在第一 n型阱區(qū)與第二 n型阱區(qū)之間，并且第一 n型阱區(qū)、第一 p型阱區(qū)和第二 n型阱區(qū)被配置成NPN雙向雙極晶體管。第一隔離構(gòu)件為p型并且環(huán)繞第一 p型阱區(qū)、第一n型阱區(qū)和第二n型阱區(qū)。第二隔離構(gòu)件為n型并且環(huán)繞第一隔離構(gòu)件。另外，第一P型有源區(qū)、第一 n型阱區(qū)和第一隔離構(gòu)件被配置成第一 PNP雙極晶體管，并且第二 p型有源區(qū)、第二 n型阱區(qū)和第一隔離構(gòu)件被配置成第二 PNP雙極晶體管。
【專利附圖】

【附圖說明】
[0006]圖1為收發(fā)器系統(tǒng)的一個(gè)實(shí)例的示意性框圖。
[0007]圖2為示出根據(jù)一個(gè)實(shí)施方案的雙向保護(hù)設(shè)備的電流與電壓之間的關(guān)系的曲線圖。
[0008]圖3為收發(fā)機(jī)系統(tǒng)接口的一個(gè)實(shí)例的電路圖。
[0009]圖4為圖示根據(jù)一個(gè)實(shí)施方案的雙向保護(hù)電路的電路圖。[0010]圖5A為根據(jù)一個(gè)實(shí)施方案的實(shí)施圖4的保護(hù)電路的雙盆隔離雙向保護(hù)設(shè)備的示意性透視圖。
[0011]圖5B為沿線5B-5B截取的圖5A的雙盆隔離保護(hù)設(shè)備的附說明的橫截面圖。
[0012]圖6A為根據(jù)一個(gè)實(shí)施方案的雙盆隔離保護(hù)設(shè)備的示意性俯視布局視圖。
[0013]圖6B為沿線6B-6B截取的圖6A的雙盆隔離保護(hù)設(shè)備的附說明的橫截面圖。
[0014]圖7A為根據(jù)另一實(shí)施方案的雙盆隔離雙向保護(hù)設(shè)備的示意性透視圖。
[0015]圖7B為根據(jù)又一實(shí)施方案的雙盆隔離雙向保護(hù)設(shè)備的示意性透視圖。
[0016]圖8為根據(jù)另一實(shí)施方案的雙盆隔離保護(hù)設(shè)備的橫截面圖。
[0017]圖9A至圖91圖示具有用于提供例如精密收發(fā)器的對(duì)稱和非對(duì)稱操作的可變幾何特征的雙盆隔離雙向保護(hù)設(shè)備的各種實(shí)施方案的局部橫截面圖。
【具體實(shí)施方式】
[0018]某些實(shí)施方案的以下詳細(xì)描述提供本發(fā)明的具體實(shí)施方案的各種描述。然而，本發(fā)明可以用由權(quán)利要求書定義和覆蓋的許多不同的方式來實(shí)施。在這個(gè)描述中，參考附圖，其中相似的參考數(shù)字指示相同或功能類似的元件。
[0019]ESD/E0S應(yīng)力狀態(tài)在以可變正和負(fù)電壓擺動(dòng)和在惡劣的工業(yè)和汽車環(huán)境下操作的精密通信收發(fā)器中更嚴(yán)重。為了使穩(wěn)健的精密通信收發(fā)器能夠在此類環(huán)境下操作，在現(xiàn)有技術(shù)中遇到限制以在供電電路時(shí)在沒有將大電流注入到公共襯底中的情況下放電高電壓過應(yīng)力。高襯底電流注入(其可以稱為多數(shù)載流子注入)可能由形成在保護(hù)設(shè)備的端子與襯底之間的雙極寄生晶體管引起。例如，寄生PNP雙極晶體管可以具有由保護(hù)設(shè)備的p型區(qū)域形成的發(fā)射極、由環(huán)繞保護(hù)設(shè)備的n型盆形成的基極，以及由p型襯底形成的集電極。雙極寄生晶體管可以將空穴注入到襯底中，這可能導(dǎo)致形成在與保護(hù)設(shè)備的公共襯底中的內(nèi)部電路中的不可預(yù)知的閉鎖狀態(tài)。
[0020]可以通過使用試錯(cuò)法增加核心電路塊與保護(hù)設(shè)備之間的間距而減少閉鎖路徑觸發(fā)的風(fēng)險(xiǎn)，減輕寄生雙極電流注入的效應(yīng)。然而，這種方法可能導(dǎo)致不可預(yù)知的設(shè)計(jì)迭代、過多的硅片面積增加、由于泄漏注入到襯底中引起的額外的能量消耗，和/或額外的開發(fā)成本。因此，需要為精密收發(fā)器IC提供防御此類嚴(yán)酷的瞬態(tài)電環(huán)境的芯片上保護(hù)。此外，需要提供允許收發(fā)器雙向工作電壓擺動(dòng)在亞±15V的范圍中的保護(hù)方案，這個(gè)范圍相對(duì)于接地或功率低的基準(zhǔn)對(duì)稱或不對(duì)稱。此外，需要將瞬態(tài)應(yīng)力電壓夾到電路的瞬態(tài)安全操作區(qū)域內(nèi)的安全水平，以及在供電應(yīng)力狀態(tài)期間在沒有將多數(shù)載流子注入到襯底中的情況下放電高應(yīng)力狀態(tài)。
[0021 ] 包括保護(hù)設(shè)備的電子系統(tǒng)的實(shí)例的概述
[0022]圖1為收發(fā)器系統(tǒng)10的一個(gè)實(shí)例的示意性框圖。收發(fā)器系統(tǒng)10包括收發(fā)器電路
1、核心控制電路2、功率低去耦電路3、第一引腳4、第二引腳5、第一保護(hù)設(shè)備7a以及第二保護(hù)設(shè)備7b。
[0023]第一引腳4和第二引腳5共同地操作為微分信號(hào)接口，例如，低電壓微分信號(hào)(LVDS)接口。收發(fā)器電路I電連接到第一引腳4和第二引腳5，并且可以用于通過微分信號(hào)接口接收和/或傳輸信號(hào)。核心控制電路2被配置成為收發(fā)器電路I產(chǎn)生控制信號(hào)以便控制通過微分信號(hào)接口對(duì)信號(hào)的操作。例如，核心控制電路2可以用于控制收發(fā)器電路I以使用第一引腳4和第二引腳5提供全雙工或半雙工信號(hào)。
[0024]第一保護(hù)設(shè)備7a電連接在第一引腳4與第一或功率低電壓供應(yīng)V1之間，并且第二保護(hù)設(shè)備7b電連接在第二引腳5與功率低電壓供應(yīng)V1之間。例如，功率低電壓供應(yīng)V1可以為低阻抗功率低供應(yīng)(例如，接地)，并且第一保護(hù)設(shè)備7a和第二保護(hù)設(shè)備7b可以用于分別保護(hù)第一引腳4和第二引腳5不受瞬態(tài)電事件9影響。例如，當(dāng)在第一引腳4上接收瞬態(tài)電事件9時(shí)，第一保護(hù)設(shè)備7a可以將與瞬態(tài)電事件9相關(guān)聯(lián)的電流轉(zhuǎn)移或分流到功率低電壓供應(yīng)％。同樣地，當(dāng)在第二引腳5上接收瞬態(tài)電事件9時(shí)，第二保護(hù)設(shè)備7b可以將電流分流到功率低電壓供應(yīng)Vp在某些實(shí)施中，功率低電壓供應(yīng)V1電連接到一個(gè)或多個(gè)功率低的襯墊或引腳(例如，接地引腳)。
[0025]瞬態(tài)電事件9可以是快速變化的高能信號(hào)，例如，靜電放電(ESD)事件。瞬態(tài)電事件9可能與用戶接觸引起的過電壓事件相關(guān)聯(lián)。在其它實(shí)施中，瞬態(tài)電事件9可能由制造商產(chǎn)生以在規(guī)定的應(yīng)力狀態(tài)下測試收發(fā)器系統(tǒng)10的穩(wěn)健性，可以通過各種組織，例如，聯(lián)合電子設(shè)備工程會(huì)議(JEDEC)、國際電工技術(shù)委員會(huì)(IEC)和汽車工程委員會(huì)(AEC)設(shè)置的標(biāo)準(zhǔn)來描述規(guī)定的應(yīng)力狀態(tài)。
[0026]功率低去耦電路3可以用于隔離收發(fā)器電路I使用的功率低電壓供應(yīng)與第一保護(hù)設(shè)備7a和第二保護(hù)設(shè)備7b使用的功率低電壓供應(yīng)V1,以轉(zhuǎn)移與瞬態(tài)電事件9相關(guān)聯(lián)的電流。例如，功率低去耦電路3 可以幫助防止在瞬態(tài)電事件9期間通過功率低電壓供應(yīng)V1將電流注入到收發(fā)器電路I中，由此幫助防止收發(fā)器系統(tǒng)10中的過電壓狀態(tài)或閉鎖。
[0027]第一保護(hù)設(shè)備7a和第二保護(hù)設(shè)備7b可以與收發(fā)器電路1、核心控制電路2和/或功率低去耦電路3整合在芯片上。然而，第一保護(hù)設(shè)備7a和第二保護(hù)設(shè)備7b也可以布置在單獨(dú)IC上，例如，單獨(dú)封裝的IC或密封在與收發(fā)器電路系統(tǒng)的共同封裝中的1C。因此，第一保護(hù)設(shè)備7a和第二保護(hù)設(shè)備7b可以與系統(tǒng)級(jí)芯片應(yīng)用的常見的半導(dǎo)體襯底中的收發(fā)器整合在一起，收發(fā)器被提供為系統(tǒng)級(jí)封裝應(yīng)用的共同封裝中的單獨(dú)1C，或被放置在單獨(dú)封裝的獨(dú)立IC中。
[0028]通過向IC的引腳或襯墊提供保護(hù)設(shè)備而增強(qiáng)電子電路可靠性。通過在瞬態(tài)電事件的電壓達(dá)到觸發(fā)電壓時(shí)從高阻抗?fàn)顟B(tài)轉(zhuǎn)變?yōu)榈妥杩範(fàn)顟B(tài)，保護(hù)設(shè)備可以在襯墊處在預(yù)定義的安全范圍內(nèi)保持電壓電平。此后，在瞬態(tài)電事件的電壓達(dá)到可能導(dǎo)致IC損壞的最常見的原因中的一個(gè)的正或負(fù)破壞電壓之前，保護(hù)設(shè)備可以分流與瞬態(tài)電事件相關(guān)聯(lián)的至少一部分電流。例如，保護(hù)設(shè)備可以被配置成保護(hù)內(nèi)部電路不受超過IC功率高和功率低(例如，接地)電壓供應(yīng)電平的瞬態(tài)信號(hào)影響?？赡苄枰Ｗo(hù)設(shè)備可配置為不同的電流和電壓(1-V)阻塞特性，以及能夠在正常操作電壓條件下以快速操作性能和低靜態(tài)功耗提供防御正和負(fù)瞬態(tài)電事件的保護(hù)。
[0029]圖2為示出根據(jù)一個(gè)實(shí)施方案的雙向保護(hù)設(shè)備的電流與電壓之間的關(guān)系的曲線圖19。如曲線圖19中所示，當(dāng)瞬態(tài)信號(hào)的電壓Vteansient達(dá)到正觸發(fā)電壓+Vtr時(shí)，雙向保護(hù)設(shè)備可以從高阻抗?fàn)顟B(tài)+Zh轉(zhuǎn)變?yōu)榈妥杩範(fàn)顟B(tài)+Zp此后，只要瞬態(tài)信號(hào)電壓電平保持高于正保持電壓+Vh，雙向保護(hù)設(shè)備可以分流大量的電流并且保持在低阻抗?fàn)顟B(tài)+?中。通過配置保護(hù)設(shè)備具有觸發(fā)電壓+Vtk和保持電壓+Vh，保護(hù)設(shè)備可以具有改善的性能，同時(shí)具有抵抗意外激活的增強(qiáng)的穩(wěn)定性。
[0030]當(dāng)瞬態(tài)信號(hào)的電壓Vtkansient達(dá)到負(fù)觸發(fā)電壓-Vtk時(shí)，雙向保護(hù)設(shè)備也可以從高阻抗?fàn)顟B(tài)-Zh轉(zhuǎn)變?yōu)榈妥杩範(fàn)顟B(tài)-Zp只要負(fù)瞬態(tài)信號(hào)的電壓量值大于負(fù)保持電壓-V1A電壓量值，雙向保護(hù)設(shè)備可以保持在低阻抗?fàn)顟B(tài)-?中。保護(hù)設(shè)備的雙向操作可以允許相對(duì)于使用用于保護(hù)不受正和負(fù)瞬態(tài)電事件影響的單獨(dú)結(jié)構(gòu)的設(shè)計(jì)而言布局區(qū)域減少，由此實(shí)現(xiàn)低電壓操作的更可擴(kuò)展性設(shè)計(jì)解決方案。
[0031]如圖2中所示，雙向保護(hù)設(shè)備可以被配置成在瞬態(tài)信號(hào)的電壓Vteansient達(dá)到原本可能導(dǎo)致?lián)p壞IC的正破壞電壓+Vf或負(fù)破壞電壓-Vf之前轉(zhuǎn)變?yōu)榈妥杩範(fàn)顟B(tài)。當(dāng)正常工作電壓+Vtff存在于雙向保護(hù)設(shè)備上時(shí)，雙向保護(hù)設(shè)備應(yīng)該傳導(dǎo)相對(duì)較小的漏電流ImM；E，由此減少或最小化靜態(tài)功耗并且增強(qiáng)IC的能量效率。
[0032]雙向保護(hù)設(shè)備可以被配置成在正常工作電壓下具有非常低的泄漏并且在內(nèi)部或核心設(shè)備達(dá)到過電壓狀態(tài)之前在瞬態(tài)電事件期間觸發(fā)。在本文所述的某些實(shí)施中，保護(hù)設(shè)備被配置成提供具有在約IOV至約12V的范圍中的量值的正向和反向觸發(fā)電壓以及具有在約2.5V至約5V的范圍中的量值的正向和反向保持電壓，以便將核心設(shè)備上的電壓量值限于小于約14V。然而，其它實(shí)施是可能的，包括例如低噪聲的精密應(yīng)用，其中單模或雙模收發(fā)器接口可以在±3V、±5V的范圍中對(duì)稱地操作，或例如在約-1.8V至3.3V的范圍中不對(duì)稱地操作。另外，可以與核心電路協(xié)同設(shè)計(jì)隔離的保護(hù)設(shè)備以使得觸發(fā)電壓足夠低以保護(hù)收發(fā)器接口，同時(shí)擊穿電壓足夠高以最小化泄漏和誤觸發(fā)的風(fēng)險(xiǎn)，例如，至少超出工作電壓3V至4V。
[0033]在圖2中，沿水平軸表示電壓，并且沿垂直軸表示電流。在說明性實(shí)施方案中，保護(hù)設(shè)備具有對(duì)稱的1-V特性。在其它實(shí)施中，本文所述的保護(hù)設(shè)備可以具有不對(duì)稱的1-V特性。例如，保護(hù)設(shè)備可以具有用在曲線圖的正區(qū)域和負(fù)區(qū)域中的不同的1-V曲線表示的不同的觸發(fā)電壓、保持電壓和/或破壞電壓。
[0034]圖3為收發(fā)器系統(tǒng)或收發(fā)器系統(tǒng)接口 20的一個(gè)實(shí)例的電路圖，收發(fā)器系統(tǒng)或收發(fā)器系統(tǒng)接口 20可以包括本文所述的一個(gè)或多個(gè)保護(hù)設(shè)備。收發(fā)器系統(tǒng)20包括核心控制電路2、功率低去f禹電路3、第一引腳4、第二引腳5、第一保護(hù)設(shè)備7a、第二保護(hù)設(shè)備7b、第一電阻器26、第二電阻器27、內(nèi)部電路29，以及第一輸入/輸出收發(fā)器電路30和第二輸入/輸出收發(fā)器電路31。例如，在正常操作環(huán)境中，收發(fā)器系統(tǒng)20可以是接口 1C，例如，半雙工或全雙工通信收發(fā)器1C，其中第一引腳4和第二引腳5直接暴露給用戶，例如，直接連接到車輛用電纜或工業(yè)機(jī)械吊帶。收發(fā)器系統(tǒng)20可以用于通過接口，例如，與將第一引腳4和第二引腳5連接到汽車或工業(yè)可編程邏輯控制器(PLC)的電機(jī)控制單元(ECU)的電纜相關(guān)聯(lián)的接口傳達(dá)數(shù)據(jù)。
[0035]第一輸入/輸出收發(fā)器電路30和第二輸入/輸出收發(fā)器電路31分別通過第一電阻器26和第二電阻器27電連接到第一引腳4和第二引腳5。在輸入/輸出收發(fā)器電路與引腳之間的信號(hào)路徑中包括電阻器可以幫助防止將與在引腳上接收的瞬態(tài)電事件相關(guān)聯(lián)的電流注入到輸入/輸出收發(fā)器電路中。然而，包括此電阻器也可能影響使用輸入/輸出收發(fā)器電路接收或傳輸?shù)男盘?hào)的完整性。在某些實(shí)施中，第一電阻器26和第二電阻器27具有被選擇以在約OQ (省去的)與約15Q之間的范圍中(例如，約IOQ )的電阻。然而，本領(lǐng)域普通技術(shù)人員將容易確定其它適合的電阻值，例如，與信號(hào)處理完整性和/或最小噪聲約束相關(guān)聯(lián)的電阻值。
[0036]已提供第一保護(hù)設(shè)備7a和第二保護(hù)設(shè)備7b來保護(hù)第一輸入/輸出收發(fā)器電路30和第二輸入/輸出收發(fā)器電路31、內(nèi)部電路29和/或核心控制電路2免受由于在第一引腳4和第二引腳5上接收的瞬態(tài)電事件導(dǎo)致的損壞。第一保護(hù)設(shè)備7a電連接在第一引腳4與功率低電壓供應(yīng)V1之間，并且第二保護(hù)設(shè)備7b電連接在第一引腳4與功率低電壓供應(yīng)V1之間。第一保護(hù)設(shè)備7a可以被配置成響應(yīng)于第一引腳4上的過電壓或欠電壓狀態(tài)而從高阻抗?fàn)顟B(tài)轉(zhuǎn)變?yōu)榈妥杩範(fàn)顟B(tài)，由此將電流從第一引腳4分流到功率低電壓供應(yīng) '。同樣地，第二保護(hù)設(shè)備7b可以被配置成響應(yīng)于第二引腳5上的過電壓或欠電壓狀態(tài)而從高阻抗?fàn)顟B(tài)轉(zhuǎn)變?yōu)榈妥杩範(fàn)顟B(tài)。
[0037]已將說明性功率低去耦電路3安置在第一或功率低電壓供SV1與第二或內(nèi)部功率低電壓供應(yīng)V2之間的電路徑中，第二或內(nèi)部功率低電壓供應(yīng)V2用于供電第一輸入/輸出收發(fā)器電路30和第二輸入/輸出收發(fā)器電路31。包括功率低去耦電路3可以通過減少多數(shù)載流子注入到用于形成輸入/輸出收發(fā)器電路的襯底中，幫助防止在第一引腳4和/或第二引腳5上接收瞬態(tài)電事件時(shí)第一輸入/輸出收發(fā)器電路30和第二輸入/輸出收發(fā)器電路31的閉鎖。在某些實(shí)施中，功率低去耦電路3包括與一個(gè)或多個(gè)夾緊結(jié)構(gòu)(例如，反并聯(lián)二極管或結(jié)型雙極晶體管結(jié)構(gòu))串聯(lián)的電阻器。
[0038]內(nèi)部電路29電I禹合到第一輸入/輸出收發(fā)器電路30和第二輸入/輸出收發(fā)器電路31,并且可以用于處理第一輸入/輸出收發(fā)器電路30和第二輸入/輸出收發(fā)器電路31接收的信號(hào)。為了在第一引腳4和第二引腳5上接收和傳輸信號(hào),核心控制電路2已被配置成為內(nèi)部電路29、第一輸入/輸出收發(fā)器電路30和第二輸入/輸出收發(fā)器電路31中的每個(gè)產(chǎn)生控制信號(hào)。
[0039]已圖不第一輸入/輸出收發(fā)器電路30包括適合于在第一引腳4上傳輸和接收信號(hào)的電路系統(tǒng)的一個(gè)實(shí)例。盡管為清楚起見在圖3中未圖示，但是第二輸入/輸出收發(fā)器電路31可以具有類似的電路結(jié)構(gòu)。說明性第一輸入/輸出收發(fā)器電路30包括第一輸出電路22、第二輸出電路23、第一仲裁電路24、第二仲裁電路25、第三電阻器28、第一 n型金屬氧化物半導(dǎo)體(NMOS)晶體管32以及功率鉗40。如本文所用并且如本領(lǐng)域普通技術(shù)人員將了解，MOS晶體管可以具有由不是金屬的材料(例如，多晶硅)制成的柵極，并且可以具有不只是用二氧化硅，而是用其它電介質(zhì)，例如，用于先進(jìn)的亞40納米工藝技術(shù)的高介電常數(shù)電介質(zhì)實(shí)施的介電區(qū)。
[0040]第一輸出電路22和第二輸出電路23可以用于在第一引腳4上電傳輸信號(hào)。例如，第一輸出電路22電連接在內(nèi)部功率低電壓供應(yīng)V2與第一引腳4之間，并且可以用于減少第一引腳4的電壓。另外，第二輸出電路23電連接在第三或功率聞電壓供應(yīng)V3與第一引腳4之間，并且可以用于增加第一引腳4的電壓。
[0041]第一輸出電路22包括第二至第四NMOS晶體管33_35。第二 NMOS晶體管33包括電連接到內(nèi)部功率低電壓供應(yīng)V2的源極和體(body)以及電連接到第三NMOS晶體管34的源極的漏極。第四NMOS晶體管35包括電連接到第三NMOS晶體管34的漏極的源極以及通過第一電阻器26電連接到第一引腳4的漏極。第三NMOS晶體管34和第四NMOS晶體管35各自進(jìn)一步包括電連接到第四電壓供應(yīng)V4的體。在某些實(shí)施中，第四電壓供應(yīng)V4被選擇具有低于內(nèi)部功率低電壓供應(yīng)V2的電壓以幫助實(shí)現(xiàn)目標(biāo)信號(hào)的性能。例如，第一引腳4上的信號(hào)狀態(tài)可以包括正和負(fù)電壓信號(hào)電平，并且第四電壓供應(yīng)V4可以用于在第一引腳4具有相對(duì)低電壓電平時(shí)防止第三NMOS晶體管34和第四NMOS晶體管35的體變成正向偏壓。第二至第四NMOS晶體管33-35各自進(jìn)一步包括被配置成使用核心控制電路2控制的柵極。在某些實(shí)施中，第二 NMOS晶體管33的柵極的電壓電平被控制以提供第一輸出電路22的所需的反向電流，第三NMOS晶體管34的柵極的電壓電平被控制以提供第一輸出電路22的用于增加輸出阻抗的所需的電阻，并且第四NMOS晶體管35的柵極的電壓電平被控制以接通和斷開第一輸出電路22,從而在第一引腳4上產(chǎn)生信號(hào)。
[0042]第二輸出電路23包括第一 p型金屬氧化物半導(dǎo)體(PMOS)晶體管36和第二 p型金屬氧化物半導(dǎo)體(PMOS)晶體管37。第一 PMOS晶體管36包括電連接到功率高電壓供應(yīng)V3的源極和體以及電連接到第二 PMOS晶體管37的源極的漏極。第二 PMOS晶體管37進(jìn)一步包括通過第一電阻器26電連接到第一引腳4的漏極。第二 PMOS晶體管37進(jìn)一步包括電連接到第五電壓供應(yīng)V5的體。在某些實(shí)施中，第五電壓供應(yīng)V5被選擇具有高于第三電壓供應(yīng)V3的電壓，并且可以具有被選擇以幫助在第一引腳4的電壓增加高于第三電壓供應(yīng)V3時(shí)防止第二 PMOS晶體管37的體變成正向偏壓的量值。第一 PMOS晶體管36和第二 PMOS晶體管37各自包括可以使用核心控制電路2控制的柵極。在某些實(shí)施中，第一 PMOS晶體管36的柵極的電壓電平被控制以提供第二輸出電路23的所需的源電流，并且第二 PMOS晶體管37的柵極的電壓電平被控制以接通和斷開第二輸出電路23，從而在第一引腳4上產(chǎn)生信號(hào)。
[0043]第一 NMOS晶體管32可以用于將在第一引腳4上接收的信號(hào)傳遞到內(nèi)部電路29。第一 NMOS晶體管32包括電連接到內(nèi)部電路29的漏極以及通過第一電阻器26和第三電阻器28電連接到第一引腳4的源極。核心控制電路2可以控制第一 NMOS晶體管32的柵極的電勢，由此控制內(nèi)部電路29與第一引腳4之間的阻抗并且允許內(nèi)部電路29感測第一引腳4上的電壓電平。如圖2中所示，第一 NMOS晶體管32可以包括電連接到第四電勢V4的體。
[0044]在某些實(shí)施中，可以包括第一仲裁電路24和第二仲裁電路25以分別產(chǎn)生第四電壓供應(yīng)V4和第五電壓供應(yīng)V5。第一仲裁電路24可以控制第四電壓供應(yīng)V4的電壓電平等于約內(nèi)部功率低電壓供應(yīng)％和第一引腳4的電壓中的較小者。另外，第二仲裁電路25可以控制第五電壓供應(yīng)V5的電壓電平等于約功率高電壓供應(yīng)V3和第一引腳4的電壓中的較大者。第一仲裁電路24和第二仲裁電路25可以允許第一引腳4處的電壓在發(fā)信號(hào)期間下降低于內(nèi)部功率低電壓供應(yīng)V2和增加高于功率高電壓供應(yīng)V3。
[0045]第一仲裁電路24包括第五NMOS晶體管41、第六NMOS晶體管42、第七NMOS晶體管43、第五電阻器44和第六電阻器45。第五NMOS晶體管41包括電連接到內(nèi)部功率低電壓供應(yīng)V2的漏極，以及電連接到第六NMOS晶體管42的源極和體以及電連接到第六電阻器45的第一端的源極和體。第六電阻器45進(jìn)一步包括電連接到第七NMOS晶體管43的漏極的第二端。第七匪OS晶體管43進(jìn)一步包括電連接到第四電壓供應(yīng)V4的源極和體。第五電阻器44包括電連接到第六NMOS晶體管42的漏極的第一端以及通過第一電阻器26電連接到第一引腳4的第二端。第五至第七NMOS晶體管41-43各自進(jìn)一步包括使用核心控制電路2控制的柵極。第二仲裁電路25包括第三PMOS晶體管46、第四PMOS晶體管47、第五PMOS晶體管48、第七電阻器49和第八電阻器50。第三PMOS晶體管46包括電連接到第三電壓供應(yīng)V3的漏極，以及電連接到第四PMOS晶體管47的源極和體以及電連接到第八電阻器50的第一端的源極和體。第八電阻器50進(jìn)一步包括電連接到第五PMOS晶體管48的漏極的第二端。第五PMOS晶體管48進(jìn)一步包括電連接到第五電壓供應(yīng)V5的源極和體。第三至第五PMOS晶體管46-48各自進(jìn)一步包括使用核心控制電路2控制的柵極。第七電阻器49包括電連接到第四PMOS晶體管47的漏極的第一端以及通過第一電阻器26電連接到第一引腳4的第二端。
[0046]當(dāng)在第一引腳4上接收瞬態(tài)電事件時(shí)，第一引腳4的電壓可以增加直到達(dá)到第一保護(hù)設(shè)備7a的觸發(fā)電壓(參見圖2)。然而，在某些實(shí)施中，可能在第一保護(hù)設(shè)備7a激活之前在第一引腳4上存在過沖電壓。在一個(gè)實(shí)施方案中，第一仲裁電路24、第二仲裁電路25、第一輸出電路22和第二輸出電路23被配置成具有大于第一保護(hù)設(shè)備7a的過沖電壓的觸發(fā)電壓以幫助防止仲裁電路24、25和/或輸出電路22、23在第一保護(hù)設(shè)備7a激活之前在瞬態(tài)電事件期間擊穿。在一個(gè)實(shí)施中，至少兩個(gè)p-n結(jié)安置在第一引腳4與內(nèi)部功率低電壓供應(yīng)V2之間的每個(gè)電路徑中以防止第一引腳4與內(nèi)部功率低電壓供應(yīng)V2之間的寄生路徑在第一保護(hù)設(shè)備7a接通之前在瞬態(tài)電事件期間激活。如圖2中所示，通過級(jí)聯(lián)MOS晶體管設(shè)備，至少兩個(gè)P-n結(jié)可以提供在第一引腳4與內(nèi)部功率低電壓供應(yīng)V2之間的這些電路中。在某些實(shí)施中，功率鉗40也可以被包括并且被配置成具有比第一輸出電路22更少數(shù)量的級(jí)聯(lián)的設(shè)備以便幫助減少過沖。
[0047]可以分別在第一仲裁電路24和第二仲裁電路25中包括第五電阻器44和第七電阻器49以通過第一仲裁電路24和第二仲裁電路25增加第一引腳4與第二電壓供應(yīng)V2之間的寄生電路徑中的阻抗。在一個(gè)實(shí)施中，第五電阻器44和第七電阻器49各自具有被選擇為在約30Q與約85Q之間的范圍中(例如，約72Q)的電阻。第六電阻器45和第八電阻器50也可以通過第一仲裁電路24和第二仲裁電路25幫助增加第一引腳4與內(nèi)部功率低電壓供應(yīng)V2之間的寄生路徑中的阻抗，以及幫助第一仲裁電路24和第二仲裁電路25分別產(chǎn)生第四電壓V4和第五電壓V5。在某些實(shí)施中，第六電阻器45和第八電阻器50各自具有被選擇為在約30 Q與約85 Q之間的范圍中(例如，約75 Q )的電阻。盡管上文已描述各種電阻器值，但是本領(lǐng)域普通技術(shù)人員將容易確定其它適合的電阻值。
[0048]圖1的收發(fā)器系統(tǒng)10和圖3的收發(fā)器系統(tǒng)30說明適合用于本文所述的保護(hù)設(shè)備的電子系統(tǒng)的兩個(gè)實(shí)例。然而，可以用其它方式配置收發(fā)器系統(tǒng)以滿足通信協(xié)議約束和/或假條件公差。另外，盡管已在收發(fā)器系統(tǒng)的情況下說明保護(hù)設(shè)備，但是本文所述的保護(hù)設(shè)備可以用于大范圍的IC和其它電子設(shè)備，例如包括工業(yè)控制系統(tǒng)、接口系統(tǒng)、電源管理系統(tǒng)、微機(jī)電系統(tǒng)(MEMS)、傳感器系統(tǒng)、汽車系統(tǒng)、無線基礎(chǔ)設(shè)施系統(tǒng)和/或數(shù)字信號(hào)處理(DSP)系統(tǒng)。另外，盡管已將收發(fā)器系統(tǒng)說明為包括兩個(gè)信號(hào)引腳和兩個(gè)保護(hù)設(shè)備，但是可以包括更多或更少的保護(hù)設(shè)備和引腳以滿足系統(tǒng)規(guī)范。此外，可以用其它方式，例如通過電連接引腳與功率高引腳之間的每個(gè)保護(hù)設(shè)備來布置保護(hù)設(shè)備。
[0049]雙盆隔離雙向保護(hù)設(shè)備
[0050]本文提供雙盆隔離雙向保護(hù)設(shè)備和其形成方法。在某些實(shí)施中，雙向保護(hù)設(shè)備包括雙向NPN雙極晶體管，其包括由第一 n阱區(qū)形成的發(fā)射極/集電極、由p阱區(qū)形成的基極，以及由第二 n阱區(qū)形成的集電極/發(fā)射極。P型有源區(qū)形成在第一 n阱區(qū)和第二 n阱區(qū)中以形成PNPNP結(jié)構(gòu)，使用由n型隔離區(qū)或盆和p型隔離區(qū)或盆組成的雙盆隔離使PNPNP結(jié)構(gòu)與襯底隔離。雙盆隔離防止在瞬態(tài)電事件期間與PNPNP結(jié)構(gòu)相關(guān)聯(lián)的阱將載流子注入到襯底中，以及防止與外部組件和電路系統(tǒng)互動(dòng)。例如，雙盆隔離防止形成寄生雙極結(jié)構(gòu)，其包括由PNPNP結(jié)構(gòu)的阱形成的發(fā)射極和由襯底形成的集電極，由此增加保護(hù)設(shè)備與襯底的隔離以及增強(qiáng)IC閉鎖抗擾性。當(dāng)在供電IC時(shí)在IC引腳處獲得大的應(yīng)力狀態(tài)時(shí)，經(jīng)常在精密收發(fā)器應(yīng)用中觀察到閉鎖。在某些實(shí)施中，可以選擇有源區(qū)和與PNPNP結(jié)構(gòu)相關(guān)聯(lián)的阱的大小、間距和摻雜濃度以提供觸發(fā)電壓和保持電壓特性的微調(diào)控制，從而使能夠在使用低電壓精密接口信號(hào)的應(yīng)用中實(shí)施雙向保護(hù)設(shè)備。雙向保護(hù)設(shè)備可以用于以實(shí)質(zhì)上較低成本為塊狀隔離的雙極CMOS DMOS(BOT)工藝提供比得上絕緣體上硅(SOI)工藝的水平的閉鎖穩(wěn)健性。
[0051]圖4為圖示根據(jù)一個(gè)實(shí)施方案的雙向保護(hù)電路60的電路圖。說明性保護(hù)電路60電連接在第一引腳或襯墊61與第二引腳或襯墊62之間，并且可以用于提供低電壓雙向閉鎖電壓保護(hù)。雙向保護(hù)電路60包括NPN雙向雙極晶體管63、第一 PNP雙極晶體管64、第二PNP雙極晶體管65、第一 NPN雙極晶體管66、第二 NPN雙極晶體管67，以及第一至第八電阻器71-78。保護(hù)電路60可以適合于服務(wù)于例如圖1和圖3的保護(hù)設(shè)備7a、7b中的任何一個(gè)。
[0052]當(dāng)存在過電壓或欠電壓狀態(tài)時(shí)，保護(hù)電路60可以在第一襯墊61與第二襯墊62之間提供電流分流路徑。例如，第一襯墊61可以是IC的信號(hào)引腳或襯墊，例如，圖1和圖3的第一信號(hào)引腳4和第二信號(hào)引腳5，并且第二襯墊62可以是功率低引腳或襯墊，例如，與圖1和圖3的功率低電壓供應(yīng)V1相關(guān)聯(lián)的襯墊。在某些實(shí)施中，第二襯墊62為接地襯墊。
[0053]第一 PNP雙極晶體管64包括電連接到第一襯墊61、第一電阻器71的第一端和第三電阻器73的第一端的發(fā)射極。第一 PNP雙極晶體管64進(jìn)一步包括電連接到NPN雙向雙極晶體管63的集電極/發(fā)射極C/E和第一電阻器71的第二端的基極。第一 PNP雙極晶體管64進(jìn)一步包括電連接到第五電阻器75的第一端和第一 NPN雙極晶體管66的基極的集電極。第一 NPN雙極晶體管66進(jìn)一步包括電連接到第三電阻器73的第二端的發(fā)射極和電連接到第七電阻器77的第一端的集電極。第二 PNP雙極晶體管65包括電連接到第二襯墊62、第二電阻器72的第一端和第四電阻器74的第一端的發(fā)射極。第二 PNP雙極晶體管65進(jìn)一步包括電連接到NPN雙向雙極晶體管63的發(fā)射極/集電極E/C和第二電阻器72的第二端的基極。第二 PNP雙極晶體管65進(jìn)一步包括電連接到第六電阻器76的第一端和第二NPN雙極晶體管67的基極的集電極。第六電阻器76進(jìn)一步包括電連接到第五電阻器75的第二端和NPN雙向雙極晶體管63的基極的第二端。第二 NPN雙極晶體管67進(jìn)一步包括電連接到第四電阻器74的第二端的發(fā)射極和電連接到第八電阻器78的第一端的集電極。第八電阻器78進(jìn)一步包括電連接到第七電阻器77的第二端的第二端。
[0054]NPN雙向雙極晶體管63雙向地操作，并且作為發(fā)射極和集電極的發(fā)射極/集電極E/C和集電極/發(fā)射極C/E的操作可以取決于第一襯墊61和第二襯墊62的電壓狀態(tài)。例如，當(dāng)?shù)谝灰r墊61與第二襯墊62之間的電壓差約大于保護(hù)電路60的正觸發(fā)電壓+Vtr (參見圖2)時(shí)，NPN雙向雙極晶體管63的發(fā)射極/集電極E/C充當(dāng)發(fā)射極，并且雙向雙極晶體管的集電極/發(fā)射極C/E充當(dāng)集電極。相反，當(dāng)?shù)谝灰r墊61與第二襯墊62之間的電壓差約小于保護(hù)電路60的負(fù)觸發(fā)電壓-Vtk (參見圖2)時(shí)，NPN雙向雙極晶體管63的發(fā)射極/集電極E/C充當(dāng)集電極，并且NPN雙向雙極晶體管63的集電極/發(fā)射極C/E充當(dāng)發(fā)射極。
[0055]當(dāng)瞬態(tài)電事件相對(duì)于第二襯墊62而言增加第一襯墊61的電壓時(shí)，NPN雙向雙極晶體管63和第一 PNP雙極晶體管64操作為第一交叉耦合雙極PNPN或硅可控整流器(SCR)式結(jié)構(gòu)。具體來說，NPN雙向雙極晶體管63和第一 PNP雙極晶體管64被反饋布置，以使得第一 PNP雙極晶體管64的集電極電流的增加會(huì)增加NPN雙向雙極晶體管63的基極電流并且NPN雙向雙極晶體管63的集電極電流的增加會(huì)增加第一 PNP雙極晶體管64的基極電流。隨著第一襯墊61與第二襯墊62之間的電壓在正瞬態(tài)電事件期間增加并且達(dá)到保護(hù)電路60的正向觸發(fā)電壓，NPN雙向雙極晶體管63與第一 PNP雙極晶體管64之間的反饋可以是再生的并且使保護(hù)電路60進(jìn)入低阻抗?fàn)顟B(tài)。此后，只要第一襯墊61和第二襯墊62上的電壓超過保護(hù)電路60的正向保持電壓，這些晶體管之間的反饋可以將保護(hù)電路60保持在低阻抗?fàn)顟B(tài)中。當(dāng)瞬態(tài)電事件相對(duì)于第二襯墊62而言減少第一襯墊61的電壓時(shí)，NPN雙向雙極晶體管63和第二 PNP雙極晶體管65操作為第二交叉耦合雙極PNPN或SCR式結(jié)構(gòu)，這個(gè)結(jié)構(gòu)可以用與上文所述類似的方式操作。由于第一交叉耦合雙極PNPN結(jié)構(gòu)和第二交叉耦合雙極PNPN結(jié)構(gòu)各自包括NPN雙向雙極晶體管63，故第一交叉耦合雙極PNPN結(jié)構(gòu)和第二交叉耦合雙極PNPN結(jié)構(gòu)在本文中被稱為共同操作為PNPNP結(jié)構(gòu)。
[0056]通過相對(duì)于第一 PNP雙極晶體管64的增益和傳導(dǎo)強(qiáng)度控制NPN雙向雙極晶體管63的增益和傳導(dǎo)強(qiáng)度，以及通過選擇第一電阻器71的值，可以調(diào)整保護(hù)電路60的正向觸發(fā)電壓和保持電壓，其中第一電阻器71安置在第一 PNP雙極晶體管64的基極發(fā)射極結(jié)上并且可以在瞬態(tài)電事件期間加快第一 PNP雙極晶體管64的接通。同樣地，通過相對(duì)于第二PNP雙極晶體管65的增益和傳導(dǎo)強(qiáng)度控制NPN雙向雙極晶體管63的增益和傳導(dǎo)強(qiáng)度，以及通過選擇第二電阻器72的值，可以調(diào)整保護(hù)電路60的反向觸發(fā)電壓和保持電壓。可以選擇有源區(qū)和與NPN雙向雙極晶體管63、第一 PNP雙極晶體管64、第二 PNP雙極晶體管65相關(guān)聯(lián)的阱的大小、間距和摻雜濃度以提供觸發(fā)電壓和保持電壓特性的微調(diào)控制，從而使能夠在使用低電壓精密接口信號(hào)的應(yīng)用中實(shí)施保護(hù)電路60。
[0057]保護(hù)電路60包括雙盆隔離，其防止保護(hù)電路60與形成在與保護(hù)電路60的公共襯底中的外部組件和電路系統(tǒng)互動(dòng)，由此為IC提供優(yōu)越的閉鎖抗擾性。具體來說，如圖4中所示，第一 NPN雙極晶體管66、第二 NPN雙極晶體管67的基極以及第五電阻器75、第六電阻器76與p型隔離區(qū)或盆68相關(guān)聯(lián)，而第一 NPN雙極晶體管66、第二 NPN雙極晶體管67的集電極以及第七電阻器77、第八電阻器78與n型隔離區(qū)或盆69相關(guān)聯(lián)。雙盆隔離防止在襯底上形成寄生雙極機(jī)構(gòu)以及在第一襯墊61與第二襯墊62之間接收的瞬態(tài)電事件期間減少保護(hù)電路60注入到襯底中的電荷的量。
[0058]圖5A為根據(jù)一個(gè)實(shí)施方案的實(shí)施圖4的保護(hù)電路60的雙盆隔離雙向保護(hù)設(shè)備80的示意性透視圖。保護(hù)設(shè)備80包括p型襯底(P-SUB) 81、n型埋層(NBL) 89、p型外延層(P-EPI) 91、深p阱(DPW) 93、第一至第四高電壓n阱(HVNW) 84a-84d、第一至第三高電壓p阱(HVPW) 82a-82c、第一淺 n 阱(SHNW) 94a、第二淺 n 阱(SHNW) 94b、淺 p 阱(SHPW) 92、第一至第四P型有源(P+)區(qū)83a-83d、第一至第六n型有源(N+)區(qū)85a_85f、第一柵氧化層86a、第二柵氧化層86b、第一柵極區(qū)87a、第二柵極區(qū)87b以及氧化物區(qū)88。圖5B為沿線5B-5B截取的圖5A的保護(hù)設(shè)備80的橫截面圖。圖5B的保護(hù)設(shè)備80已附有說明以示出由說明性結(jié)構(gòu)形成的等效電路設(shè)備，例如，圖4的NPN雙向雙極晶體管63、第一 PNP雙極晶體管64、第二 PNP雙極晶體管65、第一 NPN雙極晶體管66、第二 NPN雙極晶體管67以及第一至第八電阻器71-78。另外，橫截面已附有說明以示出第一襯墊61和第二襯墊62以及在保護(hù)設(shè)備80內(nèi)和到襯墊的電連接。[0059]NBL89形成在P-SUB81中，P-EPI91形成在P-SUB81上，并且DPW93形成在NBL89上方的P-EPI91中。在某些實(shí)施中，在精密收發(fā)器應(yīng)用的混合信號(hào)高電壓雙極CM0S-DM0S出⑶)工藝技術(shù)中，P-EPI91為允許在相對(duì)高電壓狀態(tài)下(通常高達(dá)300V)操作的輕摻雜區(qū)。第一至第四HVNW84a-84d和第一至第三HVPW82a_82c形成在P-EPI91中以使得第一 HVPW82a 在第一 HVNW84a 與第二 HVNW84b 之間，第二 HVPW82b 在第二 HVNW84b 與第三HVNW84c之間，并且第三HVPW82c在第三HVNW84c與第四HVNW84d之間。如圖5A中所示，第一 HVPW82a、第三HVPW82c和DPW93形成p型隔離區(qū)或盆，其環(huán)繞第二 HVNW84b、第三HVNW84C、第二 HVPW82b以及形成在其中的結(jié)構(gòu)和設(shè)備的底部和側(cè)面。具體來說，DPW93在第二 HVNW84b、第三HVNW84c和第二 HVPW82b下方延伸，而第一 HVPW82a和第三HVPW82c接觸DPW93并且環(huán)繞第二 HVNW84b、第三HVNW84c和第二 HVPW82b的側(cè)面。另外，第一 HVNW84a、第四HVNW84d和NBL89形成環(huán)繞p型盆的n型隔離區(qū)或盆。具體來說，NBL89在DPW93、第一 HVPW82a和第三HVPW82c下方延伸，而第一 HVNW84a和第四HVNW84d接觸NBL89并且環(huán)繞第一 HVPW82a和第三HVPW82C的側(cè)面。由p型盆和n型盆形成的雙盆結(jié)構(gòu)可以完全隔離保護(hù)設(shè)備80與形成在P-SUB81和/或P-EPI91中的其它設(shè)備。
[0060]第一 SHNW94a形成在第二 HVNW84b中，第二 SHNW94b形成在第三HVNW84c中，并且SHPW92形成在第二 HVPW82b中。第一 N+區(qū)域85a和第六N+區(qū)域85f分別形成在第一 HVNW84a和第四HVNW84d中，并且第一 P+區(qū)域83a和第四P+區(qū)域83d分別形成在第一 HVPW82a和第三HVPW82C中。第一柵氧化層86a和第二柵氧化層86b分別形成在第一SHNW94a和第二 SHNW94b上方的P-EPI91的表面90上。第一柵極區(qū)87a和第二柵極區(qū)87b分別形成在第一柵氧化層86a和第二柵氧化層86b上方，并且可以是多晶硅層。在柵氧化層86a、86b的每個(gè)側(cè)面，可以形成間隔隔離區(qū)(未示出)作為制造過程的一部分。第三N+區(qū)域85c在第一柵極區(qū)87a的第一側(cè)面上，并且包括SHPW92中的第一部分和第一 SHNW94a中的第二部分。第二 P+區(qū)域83b在第一柵極區(qū)87a的與第一側(cè)面相對(duì)的第二側(cè)面上的第一SHNW94a中。第四N+區(qū)域85d在第二柵極區(qū)87b的第一側(cè)面上，并且包括SHPW92中的第一部分和第二 SHNW94b中的第二部分。第三P+區(qū)域83c在第二柵極區(qū)87b的與第一側(cè)面相對(duì)的第二側(cè)面上的第二 SHNW94b中。第二 N+區(qū)域85b在第二 P+區(qū)域83b的與第一柵極區(qū)87a相對(duì)的側(cè)面上的第一 SHNW94a中。第五N+區(qū)域85e在第三P+區(qū)域83c的與第二柵極區(qū)87b相對(duì)的側(cè)面上的第二 SHNW94b中。
[0061]說明性保護(hù)設(shè)備80包括氧化物區(qū)88。隔離區(qū)的形成可以涉及蝕刻P-EPI91中的溝槽、用電介質(zhì)(例如，二氧化硅(SiO2))填充溝槽，以及使用任何適合的方法(例如，化學(xué)機(jī)械平坦化)去除過量的電介質(zhì)。在某些實(shí)施中，氧化物區(qū)88可以是安置在有源區(qū)之間的淺溝槽區(qū)或硅的局部氧化(LOCOS)區(qū)。
[0062]可以使用任何適合的制造過程形成保護(hù)設(shè)備80。在一個(gè)實(shí)施方案中，可以用NBL89植入P-SUB81，并且可以使用外延生長過程將P-EPI91生長在P-SUB81和NBL89上方。此后，可以將DPW93植入在P-EPI91中，并且可以將HVPW82a-82c和HVNW84a_84d植入在P-EPI91中。接著，可以植入SHPW92和SHNW94a、94b，并且如上文先前所述可以將氧化物區(qū)88形成在P-EPI91中。此后，可以將柵氧化物區(qū)86a、86b和柵極區(qū)87a、87b形成在P-EPI91的表面90上方，接著植入N+區(qū)域85a-85f和P+區(qū)域83a_83d。盡管已描述保護(hù)設(shè)備80的一個(gè)可能的制造過程，但是本領(lǐng)域普通技術(shù)人員將認(rèn)識(shí)到變化和其它實(shí)施是可能的。[0063]在一個(gè)實(shí)施方案中，P+區(qū)域83a_83d和N+區(qū)域85a_85f具有進(jìn)入到P-EPI91的表面90中的在約0.15iim與約0.5 iim之間的范圍中(例如，約0.2 y m)的深度，SHPW92和SHNW94a、94b具有進(jìn)入到P-EPI91中的在約0.5 y m與約1.5 y m之間的范圍中(例如，約l.0um)的深度，并且HVPW82a-82c和HVNW84a_84d具有進(jìn)入到P-EPI91中的在約3.0 y m與約4.5 iim之間的范圍中(例如，約3.5iim)的深度。另外，P-EPI91可以具有在約4與約6 ii m之間的范圍中(例如，約4.5 ii m)的厚度，并且NBL89的峰值摻雜可以具有進(jìn)入到P-SUB81中的在約4.0 ii m與約5.5 y m之間的范圍中(例如,約5.0 y m)的深度。如圖5A至圖5B中所示，HVPW82a-82c可以具有足以到達(dá)DPW93的深度，并且HVNW84a_84d可以具有足以到達(dá)NBL89的深度。DPW摻雜峰值的深度可以在1.5iim至3iim的范圍中，例如，2.0iim。在某些實(shí)施中，氧化物區(qū)88可以比P+區(qū)域83a-83d和N+區(qū)域85a_85f相對(duì)更深。盡管上文已描述深度的各種實(shí)例，但是本領(lǐng)域普通技術(shù)人員將容易確定其它適合的深度值。
[0064]在一個(gè)實(shí)施方案中，P-SUB81具有在約0.5 X IO15原子/厘米_3或cm_3至約1.5X IO15CnT3的范圍中(例如，約1.0X 1015cm_3)的峰值摻雜濃度，P-EPI91具有在約IX IO14CnT3至約8.0X IO14CnT3的范圍中(例如，約2.0XlO1W3)的峰值摻雜濃度。另外，DPW93具有在約8 X IO16CnT3至約2 X 1017cm_3的范圍中(例如，約1.0 X 1017cm_3)的峰值摻雜濃度，并且NBL89具有在約0.5 X IO17CnT3至約4X IO17CnT3的范圍中(例如，約2.5 X IO1W)的峰值摻雜濃度。此外，P+區(qū)域83a-83d和N+區(qū)域85a-85f具有在約I X 102°cnT3至約8 X IO2ciCnT3的范圍中(例如，約5 X 102°cnT3)的峰值摻雜濃度，SHPW92和SHNW94a、94b具有在約2.5 X IO17CnT3至約9.5 X 1017cm_3的范圍中(例如，約7.0 X 1017cm_3)的峰值摻雜濃度，并且HVPW82a-82c 和 HVNW84a_84d 具有在約 1.5 X IO16CnT3 至約 7.5 X IO16CnT3 的范圍中(例如，約3.0X 1016cm_3)的峰值摻雜濃度。因此，HVPW82a-82c可以具有小于SHPW92的峰值摻雜濃度的峰值摻雜濃度，但是HVPW82a-82c的深度可以大于SHPW92的深度。類似地，HVNW84a_84d可以具有小于SHNW94a、94b的峰值摻雜濃度的峰值摻雜濃度，但是HVNW84a_84d的深度可以大于SHNW94a、94b的深度。盡管上文已描述各種范圍的峰值摻雜濃度和深度，但是本領(lǐng)域普通技術(shù)人員將容易確定其它適合的摻雜濃度。
[0065]保護(hù)設(shè)備80可以經(jīng)受后端處理以形成觸點(diǎn)和金屬化。另外，盡管在圖5A至圖5B中未圖示，但是P-SUB81也可以包括形成在其中的其它設(shè)備或結(jié)構(gòu)。本領(lǐng)域技術(shù)人員將了解為清楚起見，已從這個(gè)圖中省略這些細(xì)節(jié)。
[0066]現(xiàn)在參照?qǐng)D5B，第一襯墊61電連接到第二 P+區(qū)域83b和第二 N+區(qū)域85b，并且第二襯墊62電連接到第三P+區(qū)域83c和第五N+區(qū)域83e。另外，第一 N+區(qū)域85a電連接到第六N+區(qū)域85f，并且第一 P+區(qū)域83a電連接到第四P+區(qū)域83d。NPN雙向雙極晶體管63包括由第一 n阱區(qū)(包括第一 SHNW94a和第二 HVNW84b)形成的集電極/發(fā)射極C/E、由P阱區(qū)(包括SHPW92和HVPW82b)形成的基極，以及由第二 n阱區(qū)(包括第二 SHNW94b和第三HVNW84C)形成的發(fā)射極/集電極E/C。第一 PNP雙極晶體管64包括由第二 P+區(qū)域83b形成的發(fā)射極、由第一 SHNW94a和第二 HVNW84b形成的基極，以及由DPW93形成的集電極。第二 PNP雙極晶體管65包括由第三P+區(qū)域83c形成的發(fā)射極、由第二 SHNW94b和第三HVNW84C形成的基極，以及由DPW93形成的集電極。第一 NPN雙極晶體管66包括由第一SHNW94a形成的發(fā)射極、由第一 HVPW82a形成的基極，以及由第一 HVNW84a形成的集電極。第二 NPN雙極晶體管67包括由第二 SHNW94b形成的發(fā)射極、由第三HVPW82c形成的基極，以及由第四HVNW84d形成的集電極。第一電阻器71和第三電阻器73由第一 SHNW94a的電阻形成，并且第二電阻器72和第四電阻器74由第二 SHNW94b的電阻形成。第五電阻器75和第六電阻器76由DPW93的電阻形成，并且第七電阻器77和第八電阻器78分別由第一HVNW84a和第四HVNW84d的電阻形成。
[0067]如圖5B中所示，由NBL89、第一 HVNW84a和第四HVNW84d形成的n型盆可以是電浮的。另外，由DPW93、第一 HVPW82a和第三HVPW82c形成的p型盆可以是電浮的。相對(duì)于使P型盆和/或n型盆電偏壓到固定電勢的配置而言，以這種方式配置p型盆和n型盆可以增加在第一襯墊61和第二襯墊62上的最大容許電壓擺動(dòng)。然而，在一些配置(例如，低泄漏實(shí)施)中，P型盆和/或n型盆可以電連接到電壓供應(yīng)。例如，p型盆可以通過在IM-Ohm的范圍中的高阻抗電連接到等于或小于第一襯墊61和第二襯墊62的最小工作電壓的功率低電壓供應(yīng)，并且n型盆可以電連接到等于或大于第一襯墊61和第二襯墊62的最大工作電壓的功率高電壓供應(yīng)。在一個(gè)實(shí)施方案中，n型盆電連接到等于或大于第一襯墊61和第二襯墊62的最大工作電壓的功率高電壓供應(yīng)以提供保護(hù)設(shè)備與襯底的更強(qiáng)隔離，而p型盆被配置成電浮的以在第一襯墊61與第二襯墊62之間提供最大雙向電壓擺動(dòng)。
[0068]以類似于較早所述的方式，可以通過控制與保護(hù)設(shè)備80相關(guān)聯(lián)的PNPNP結(jié)構(gòu)來調(diào)整保護(hù)設(shè)備80的保護(hù)特性。例如，通過控制與NPN雙向雙極晶體管63和第一 PNP雙極晶體管64相關(guān)聯(lián)的第一 PNPN結(jié)構(gòu)的電阻和相對(duì)設(shè)備強(qiáng)度，可以調(diào)整保護(hù)設(shè)備80的正向觸發(fā)電壓和保持電壓，并且通過控制由NPN雙向雙極晶體管63和第二 PNP雙極晶體管65形成的第二 PNPN結(jié)構(gòu)的電阻和相對(duì)設(shè)備強(qiáng)度，可以調(diào)整保護(hù)設(shè)備80的反向觸發(fā)電壓和保持電壓。第一 PNPN結(jié)構(gòu)和第二 PNPN結(jié)構(gòu)共同操作為PNPNP結(jié)構(gòu)。在說明性配置中，已在保護(hù)設(shè)備80中包括SHPW92、第一 SHNW94a和第二 SHNW94b以控制在設(shè)備的表面附近的擊穿。為進(jìn)一步控制設(shè)備的保護(hù)特性，已沿著SHPW92與第一 SHNW94a和第二 SHNW94b之間的邊界包括第三N+區(qū)域85c和第四N+區(qū)域85d。第三N+區(qū)域85c和第四N+區(qū)域85d具有比第一SHNW94a和第二 SHNW94b更高的摻雜濃度，因此可以用于控制NPN雙向雙極晶體管63的擊穿電壓并且在瞬態(tài)電事件期間增強(qiáng)PNPNP結(jié)構(gòu)內(nèi)的反饋。
[0069]另外，保護(hù)設(shè)備80包括第一柵極區(qū)87a和第二柵極區(qū)87b，但不包括常規(guī)的金屬氧化物半導(dǎo)體(MOS)晶體管形成，這是因?yàn)橐褜⒉煌瑩诫s極性的有源區(qū)植入在第一柵極區(qū)87a和第二柵極區(qū)87b中的每個(gè)的相對(duì)側(cè)面上。然而，在相對(duì)于第二襯墊62的電壓而言增加第一襯墊61的電壓的瞬態(tài)電事件期間，電流可能以更多的橫向均勻性從第一襯墊61流向第一柵極區(qū)87a，由此提供在第一柵極區(qū)87a下的傳導(dǎo)路徑，對(duì)于這個(gè)傳導(dǎo)路徑載流子可以到達(dá)第三N+區(qū)域85c并且激勵(lì)擊穿。同樣地，在相對(duì)于第一襯墊61的電壓而言增加第二襯墊62的電壓的瞬態(tài)電事件期間，電流可能以更多的橫向均勻性從第二襯墊62流向第二柵極區(qū)87b，由此提供在第二柵極區(qū)87b下的傳導(dǎo)路徑，對(duì)于這個(gè)傳導(dǎo)路徑載流子可以到達(dá)第四N+區(qū)域85d。然而，在正常操作條件期間，甚至在相對(duì)較高的準(zhǔn)靜態(tài)電壓下，第一襯墊61和第二襯墊62與第三N+有源區(qū)85c和第四N+有源區(qū)85d之間的阻抗可能相對(duì)較高，由此提供防御保護(hù)設(shè)備80的意外激活的增強(qiáng)保護(hù)以及最小化穩(wěn)定漏電流。
[0070]用于保護(hù)設(shè)備80的雙盆隔離防止形成P-SUB81的寄生雙極結(jié)構(gòu)，由此增強(qiáng)保護(hù)設(shè)備80的隔離。例如，保護(hù)設(shè)備80已附有說明以示出寄生PNP雙極晶體管99，其包括由DPW93形成的發(fā)射極、由NBL89形成的基極，以及由P-SUB81形成的集電極。如圖5B中所示，寄生PNP雙極晶體管99包括由p型盆和n型盆形成而不是由用于形成雙向雙極晶體管63的阱(例如，SHNW94a、SHNW94b和SHPW92)形成的發(fā)射極和基極。這個(gè)寄生PNP雙極的n型盆基極可以在功率高電壓下被偏壓，從而在加電狀態(tài)期間不與雙向設(shè)備功能性互動(dòng)的情況下以及通過消除從保護(hù)夾到相同襯底中的其它組件的任何潛在的閉鎖路徑，進(jìn)一步消除襯底的任何電流路徑。
[0071]盡管保護(hù)設(shè)備80說明圖4的保護(hù)電路60的一個(gè)實(shí)施，但是可以用其它方式實(shí)施保護(hù)電路60。例如，可以用其它方式實(shí)施用于隔離保護(hù)設(shè)備與襯底的p型盆和n型盆。如本文所用并且如本領(lǐng)域技術(shù)人員將理解，術(shù)語“n型盆”指任何適合的n型盆，包括例如用于埋n層技術(shù)或深n阱技術(shù)的n型盆。同樣地，術(shù)語“p型盆”指任何適合的P型盆。
[0072]圖6A為根據(jù)一個(gè)實(shí)施方案的雙盆隔離雙向保護(hù)設(shè)備100的示意性俯視布局視圖。圖6B為沿線6B-6B截取的圖6A的保護(hù)設(shè)備100的附說明的橫截面圖。保護(hù)設(shè)備100包括P型襯底(P-SUB) 81、n型埋層(NBL) 89、p型外延層(P-EPI) 91、第一至第四高電壓n阱(HVNW)84a-84d、第一至第五高電壓 p 阱(HVPW) 82a_82e、第一淺 n 阱(SHNW) 94a、第二淺 n阱(SHNW) 94b、淺p阱(SHPW) 92、第一至第五p型有源(P+)區(qū)83a_83e、第一至第六n型有源(N+)區(qū)85a-85f、第一柵氧化層86a、第二柵氧化層86b、第一柵極區(qū)87a、第二柵極區(qū)87b以及氧化物區(qū)88。為了清楚的目的，在圖6A的俯視布局視圖中只圖示HVNW和HVPW。這個(gè)布局俯視圖也可以包括嵌入式粘結(jié)墊(未示出)，其允許形成區(qū)域有效的保護(hù)并且促進(jìn)在芯片外圍的封裝結(jié)合兼容性。
[0073]保護(hù)設(shè)備100說明圖5A至圖5B的保護(hù)設(shè)備80的環(huán)形實(shí)施的一個(gè)實(shí)例。除了保護(hù)設(shè)備100進(jìn)一步包括第四HVPW82d、第五HVPW82e和第五P+區(qū)域83e之外，圖6A至圖6B的保護(hù)設(shè)備100類似于圖5A至圖5B的保護(hù)設(shè)備80。另外，保護(hù)設(shè)備100被配置成圈環(huán)，以使得第四HVNW84d為環(huán)繞第四HVPW82d的第一環(huán)、第三HVPW82c為環(huán)繞第四HVNW84d的第二環(huán)、第三HVNW84c為環(huán)繞第三HVPW82c的第三環(huán)、第二 HVPW82b為環(huán)繞第三HVNW84c的第四環(huán)、第二 HVNW84b為環(huán)繞第二 HVPW82b的第五環(huán)、第一 HVPW82a為環(huán)繞第二 HVNW84b的第六環(huán)、第一 HVNW84a為環(huán)繞第一 HVPW82a的第七環(huán)，并且第五HVPW82e為環(huán)繞第一 HVNW84a的第八環(huán)。將阱配置成環(huán)可以幫助改善電流處理能力和/或減少保護(hù)設(shè)備的覆蓋區(qū)。
[0074]盡管圖6A至圖6B圖示設(shè)備的中心包括第四HVPW82d的配置，但是在某些實(shí)施中，可以在設(shè)備的中心使用n型阱區(qū)(例如，HVNW)而不是p型阱區(qū)。另外，在某些配置中，第四HVNW84d和第四HVPW82d可以被省略并且第三HVPW82c可以被配置成操作為保護(hù)設(shè)備的中心。
[0075]第五HVPW82e包括形成在其中的第五P+區(qū)域83e，并且可以用作環(huán)繞保護(hù)設(shè)備100的保護(hù)環(huán)。保護(hù)環(huán)可以用于在瞬態(tài)電事件期間進(jìn)一步減少注入到P-EPI91和/或P-SUB81中的電荷的量。在某些實(shí)施中，保護(hù)環(huán)可以連接到功率低電壓供應(yīng)。
[0076]在一個(gè)實(shí)施方案中，信號(hào)襯墊電連接到第二 P+區(qū)域83b和第二 N+區(qū)域85b，并且功率低襯墊電連接到第三P+區(qū)域83c和第五N+區(qū)域85e。
[0077]圖6B已附有說明以示出上文對(duì)于保護(hù)設(shè)備100所述的阱、區(qū)域和層的各種尺寸。例如，保護(hù)設(shè)備100已附有說明以示出對(duì)應(yīng)于HVPW82b的寬度的第一尺寸Cl1、對(duì)應(yīng)于HVNW82a的寬度的第二尺寸d2、對(duì)應(yīng)于第二 N+區(qū)域85b與第二 P+區(qū)域83b之間的間距的第三尺寸d3，以及對(duì)應(yīng)于第二 P+區(qū)域83b與第三N+區(qū)域85c之間的間距的第四尺寸d4。盡管就左邊一半的設(shè)備示出尺寸，但是右邊一半的設(shè)備可以被配置成具有類似的尺寸。
[0078]在一個(gè)實(shí)施方案中，第一尺寸Cl1具有被選擇在約2.5iim至約8iim的范圍中(例如的大小，第二尺寸d2具有被選擇在約4iim至約8iim的范圍中(例如，6.5iim)的大小,第三尺寸d3具有被選擇在約0 ii m (對(duì)接的)至約2 ii m的范圍中(例如，0.6 u m)的大小，并且第四尺寸d4具有被選擇在約0.25 ii m至約2 ii m的范圍中(例如，I U m)的大小。然而，本領(lǐng)域技術(shù)人員將容易確定其它尺寸。
[0079]在一個(gè)實(shí)施方案中，保護(hù)設(shè)備100的覆蓋區(qū)具有在約220iim至約170iim的范圍中(例如，約200iim)的寬度X1，并且保護(hù)設(shè)備100具有在約220 iim至約170 的范圍中(例如，約200 iim)的高度X2以實(shí)現(xiàn)8kV IEC-61000-4-2ESD穩(wěn)健水平。然而，本領(lǐng)域技術(shù)人
員將容易確定其它尺寸。
[0080]圖7A為根據(jù)另一實(shí)施方案的雙盆隔離雙向保護(hù)設(shè)備110的示意性透視圖。除了保護(hù)設(shè)備110包括第二 P+區(qū)域83b、第三P+區(qū)域83c、第二 N+區(qū)域85b和第五N+區(qū)域85e的不同配置之外，保護(hù)設(shè)備110類似于上文參照?qǐng)D5A至圖5B所述的保護(hù)設(shè)備80。具體來說，在圖7A的保護(hù)設(shè)備110中，第二 P+區(qū)域83b包括沿X方向安置的多個(gè)島區(qū)113bl，并且第二 N+區(qū)域85b包括沿X方向安置的細(xì)長區(qū)域115b2和在y方向上延伸的突出區(qū)域115bl以使得突出區(qū)域115bl中的每個(gè)在島區(qū)113bl中的兩個(gè)之間延伸。類似地，第三P+區(qū)域83c包括沿X方向安置的多個(gè)島區(qū)113cl，并且第五N+區(qū)域85e包括沿x方向安置的細(xì)長區(qū)域115e2和在y方向上延伸的突出區(qū)域115el以使得突出區(qū)域115el中的每個(gè)在島區(qū)113cl中的兩個(gè)之間延伸。
[0081]相對(duì)于圖5A至圖5B的保護(hù)設(shè)備80而言，以這種方式配置保護(hù)設(shè)備110可以用于增加圖7A的保護(hù)設(shè)備110的保持電壓，同時(shí)保持類似的擊穿電壓。通過相對(duì)于P+區(qū)域83b,83c的大小而言增加N+區(qū)域85b、85e的大小以相對(duì)于圖5B的PNP雙極晶體管64、65的增益和傳導(dǎo)強(qiáng)度而言增強(qiáng)圖5B的NPN雙極晶體管63的增益和傳導(dǎo)強(qiáng)度，可以實(shí)現(xiàn)保持電壓的增加。
[0082]圖7B為根據(jù)又一實(shí)施方案的雙盆隔離雙向保護(hù)設(shè)備120的示意性透視圖。除了保護(hù)設(shè)備120包括第二 P+區(qū)域83b、第三P+區(qū)域83c、第二 N+區(qū)域85b和第五N+區(qū)域85e的不同配置之外，保護(hù)設(shè)備120類似于上文參照?qǐng)D5A至圖5B所述的保護(hù)設(shè)備80。具體來說，在圖7B的保護(hù)設(shè)備120中，第二 N+區(qū)域85b包括沿X方向安置的多個(gè)島區(qū)125bl，并且第二 P+區(qū)域83b包括沿X方向安置的細(xì)長區(qū)域123b2和在y方向上延伸的突出區(qū)域123bl以使得突出區(qū)域123bl中的每個(gè)在島區(qū)125bl中的兩個(gè)之間延伸。類似地，第五N+區(qū)域85e包括沿X方向安置的多個(gè)島區(qū)125el，并且第三P+區(qū)域83c包括沿x方向安置的細(xì)長區(qū)域123c2和在y方向上延伸的突出區(qū)域123cl以使得突出區(qū)域123cl中的每個(gè)在島區(qū)125el中的兩個(gè)之間延伸。
[0083]相對(duì)于圖5A至圖5B的保護(hù)設(shè)備80而言，以這種方式配置保護(hù)設(shè)備120可以進(jìn)一步增加圖7B的保護(hù)設(shè)備120的保持電壓，同時(shí)保持類似的擊穿電壓。通過相對(duì)于N+區(qū)域85b、85e的大小而言增加P+區(qū)域83b、83c的大小以相對(duì)于圖5B的NPN雙極晶體管63的增益和傳導(dǎo)強(qiáng)度而言增強(qiáng)圖5B的PNP雙極晶體管64、65的增益和傳導(dǎo)強(qiáng)度，可以實(shí)現(xiàn)保持電壓的增加。
[0084]圖8為根據(jù)另一實(shí)施方案的雙盆隔離保護(hù)設(shè)備130的橫截面圖。除了保護(hù)設(shè)備130說明分別用第一 P+區(qū)域133a和第二 P+區(qū)域133b替換圖5B的第三N+區(qū)域85c和第四N+區(qū)域85d以用于在設(shè)備的每個(gè)側(cè)面定制閉鎖電壓結(jié)的配置之外，保護(hù)設(shè)備130類似于上文參照?qǐng)D5A至圖5B所述的保護(hù)設(shè)備80。為保持第一柵極層87a和第二柵極層87b的每個(gè)側(cè)面上的相反的摻雜極性的有源區(qū)并且最小化穩(wěn)定漏電流，保護(hù)設(shè)備130進(jìn)一步包括安置在SHNW94a中的第一 N+區(qū)域135a和安置在SHNW94b中的第二 N+區(qū)域135b。P+區(qū)域133a、133b具有比SHPW92更高的摻雜濃度，并且因此可以用于在瞬態(tài)電事件期間控制圖5B的NPN雙向雙極晶體管63的擊穿電壓。
[0085]圖9A至圖91圖示可以用于提供定制的雙向操作特性的雙盆隔離雙向保護(hù)設(shè)備的各種實(shí)施方案的局部橫截面圖。圖9A至圖91示出雙盆隔離結(jié)構(gòu)140以及包括在其中的某些結(jié)構(gòu)(例如，SHPW92、SHNW94a、SHNW94b、HVNW84a、HVNW84b 和 HVPW82b)的橫截面。雙盆隔離結(jié)構(gòu)140包括可以如較早所述的p型盆和n型盆。盡管在圖9A至圖91的橫截面中圖示各種阱和有源區(qū)，額外結(jié)構(gòu)(例如，N+區(qū)域和P+區(qū)域)可以形成在說明性阱中，但是為清楚起見已從圖9A至圖91中省略這些結(jié)構(gòu)。例如，圖5A至圖5B的N+區(qū)域85b和P+區(qū)域83b可以形成在SHNW94a中，并且圖5A至圖5B的N+區(qū)域85e和P+區(qū)域83c可以形成在SHNW94b 中。
[0086]說明性橫截面示出圖5A至圖5B的保護(hù)設(shè)備80的變型，其可以用于在正向和反向上提供保護(hù)設(shè)備的觸發(fā)電壓和保持電壓特性的微調(diào)控制。在圖9A至圖91中，將結(jié)構(gòu)示出為不對(duì)稱形成的，其中相對(duì)于圖5A至圖5B的保護(hù)設(shè)備80改變保護(hù)設(shè)備的左手邊以識(shí)別用于控制正向操作(由左至右正過電壓)的閉鎖電壓特性的變型的實(shí)例。例如，在使用40V至60V操作B⑶工藝的一個(gè)實(shí)施中，圖9A至圖9B的保護(hù)設(shè)備可以提供小于約15V的正向觸發(fā)電壓(中等摻雜級(jí)至高摻雜級(jí)擊穿)，圖9C至圖9D的保護(hù)設(shè)備可以提供約15V與約30V之間的正向觸發(fā)電壓(中等摻雜級(jí)至中等摻雜級(jí)擊穿)，圖9E至圖9F的保護(hù)設(shè)備可以提供約15V與約30V之間的正向觸發(fā)電壓(高摻雜級(jí)至低摻雜級(jí)擊穿)，圖9G和圖9H的保護(hù)設(shè)備可以提供約30V與約40V之間的正向觸發(fā)電壓(中等摻雜級(jí)至低摻雜級(jí)擊穿)，并且圖91的保護(hù)設(shè)備可以提供大于約40V的正向觸發(fā)電壓(低摻雜級(jí)至低摻雜級(jí)擊穿)。盡管正向觸發(fā)電壓可以通過特定處理技術(shù)定標(biāo)或改變，但是圖9A至圖91的橫截面圖示可以用于實(shí)現(xiàn)特定應(yīng)用所需的保護(hù)特性的保護(hù)設(shè)備的各種配置。
[0087]圖9A圖示不對(duì)稱的保護(hù)設(shè)備151，其中HVNW84a具有小于SHNW94a的寬度以使得輕摻雜P型區(qū)域160形成在HVNW84a與HVPW82b之間。p型區(qū)域160可以具有類似于背景摻雜濃度的摻雜濃度，例如，形成P型區(qū)域160所在的外延層的摻雜濃度。包括p型區(qū)域160可以增加圖5B的PNP雙極晶體管64的基極電阻，這可以改善瞬態(tài)響應(yīng)時(shí)間并且減少保護(hù)設(shè)備的觸發(fā)電壓。保護(hù)設(shè)備151進(jìn)一步包括沿著SHNW94a與SHPW92之間的邊界安置的第一有源區(qū)161，以及第二有源區(qū)162。第一有源區(qū)161和第二有源區(qū)162可以是n型或p型摻雜導(dǎo)電型。
[0088]圖9B示出保護(hù)設(shè)備152，其中HVPW82b被配置成具有小于SHPW92的寬度的寬度以使得P型區(qū)域160形成在HVPW82b與HVNW84a、HVNW84b中的每個(gè)之間。以這種方式配置保護(hù)設(shè)備152替代地增加圖5B的NPN雙向雙極晶體管63的基極電阻，這可以減少保護(hù)設(shè)備的觸發(fā)電壓并且提供更快的響應(yīng)時(shí)間。圖9C圖示保護(hù)設(shè)備153，其中已省略第一有源區(qū)161，這可以增加保護(hù)設(shè)備的正向觸發(fā)電壓。圖9D示出保護(hù)設(shè)備154的配置，其中已省略第一有源區(qū)161并且HVNW84a具有小于SHNW94a的寬度以使得p型區(qū)域160形成在HVNW84a與HVPW82b之間，如結(jié)合圖9A所述。
[0089]圖9E示出保護(hù)設(shè)備155，其中SHNW94a具有小于HVNW84a的寬度的寬度。以這種方式配置保護(hù)設(shè)備155可以通過增加閉鎖電壓而增加保護(hù)設(shè)備的正向觸發(fā)電壓。另外，以這種方式配置設(shè)備也增加PNP基極電阻和觀察圖5B的NPN雙向雙極晶體管63的集電極/發(fā)射極的電阻。圖9F圖示保護(hù)設(shè)備156，其中SHPW92具有小于HVPW82b的寬度的寬度以使得HVPW82b環(huán)繞SHPW92，這可以通過增加來自SHNW94a/HVNW84a和HVPW82b的有源區(qū)161區(qū)域的閉鎖電壓而增加保護(hù)設(shè)備的正向觸發(fā)電壓。另外，以這種方式配置設(shè)備也增加圖5B的NPN雙向雙極晶體管63的基極電阻。圖9G示出保護(hù)設(shè)備157，其中SHPW92具有小于HVPW82b的寬度的寬度以使得HVPW82b環(huán)繞SHPW92的一個(gè)側(cè)面。另外，圖9G示出一個(gè)實(shí)施，其中已省略第一有源區(qū)161，由此相對(duì)于圖9F中所示的配置而言進(jìn)一步增加正向觸發(fā)電壓。保護(hù)設(shè)備157可以具有由SHNW94a和HVPW82b形成的結(jié)定義的閉鎖電壓，同時(shí)可以調(diào)整從結(jié)到SHPW92的間距以獲得穿通引起的閉鎖電壓的微調(diào)。圖9H示出保護(hù)設(shè)備158的配置，其中SHNW94a的寬度小于HVNW84a的寬度并且已省略第一有源區(qū)161。圖91圖示保護(hù)設(shè)備159，其中SHNW94a的寬度小于HVNW84a的寬度以使得HVNW84a環(huán)繞SHNW94a。另外，在圖91中已省略第一有源區(qū)161并且SHPW92的寬度小于HVPW82b的寬度以使得HVPW82b環(huán)繞SHPW92。通過用相對(duì)較輕的摻雜濃度在兩個(gè)區(qū)域之間定義阻擋結(jié)的形成，同時(shí)保持SHPW92和SHNW94a、SHNW94b最優(yōu)化閉鎖電壓和阱電阻，圖91的保護(hù)設(shè)備159可以實(shí)現(xiàn)相應(yīng)的工藝技術(shù)的最大的閉鎖電壓狀態(tài)。
[0090]在上述實(shí)施方案中，保護(hù)設(shè)備可以包括具有n型或p型摻雜劑的層、區(qū)域和/或阱。在其它實(shí)施方案中，保護(hù)設(shè)備的所有層、區(qū)域和阱的摻雜型可以與以上實(shí)施方案中所述和所示的摻雜型相反，并且相同的原理和優(yōu)點(diǎn)仍可以適用于其它實(shí)施方案。例如，使用n型襯底和n型外延層并且通過反轉(zhuǎn)形成在其中的阱、有源區(qū)和埋層的摻雜極性，可以形成圖5A至圖5B的保護(hù)設(shè)備的互補(bǔ)版本。類似地，根據(jù)上述相同的原理，圖6A至圖91中所示的保護(hù)設(shè)備的互補(bǔ)版本也是可能的。
[0091]本文所用的術(shù)語(例如，上面、下面、上方等)指如圖中所示定向的設(shè)備并且應(yīng)據(jù)此被解釋。也應(yīng)了解，因?yàn)橥ㄟ^用不同雜質(zhì)或不同濃度的雜質(zhì)摻雜半導(dǎo)體材料的不同部分來界定半導(dǎo)體設(shè)備(例如，晶體管)內(nèi)的區(qū)域，所以在不同區(qū)域之間的離散物理邊界可能不實(shí)際上存在于完成設(shè)備中，而是區(qū)域可能從一個(gè)轉(zhuǎn)變?yōu)榱硪粋€(gè)。如附圖中所示的一些邊界是這種類型并且僅僅是為了幫助讀者而圖示為突變結(jié)構(gòu)。在上述實(shí)施方案中，P型區(qū)域可以包括P型半導(dǎo)體材料(例如，硼)作為摻雜劑。此外，n型區(qū)域可以包括n型半導(dǎo)體材料(例如，磷)作為摻雜劑。本領(lǐng)域技術(shù)人員將了解上述區(qū)域中的各種濃度的摻雜劑。
[0092]應(yīng)用
[0093]使用上述保護(hù)方案的設(shè)備可以實(shí)施成各種電子設(shè)備和接口應(yīng)用。電子設(shè)備的實(shí)例可以包括(但不限于)消費(fèi)性電子產(chǎn)品、消費(fèi)性電子產(chǎn)品的零件、電子測試裝備、高穩(wěn)健性工業(yè)和汽車應(yīng)用等。電子設(shè)備的實(shí)例也可以包括光學(xué)網(wǎng)絡(luò)或其它通信網(wǎng)絡(luò)的電路。消費(fèi)性電子產(chǎn)品可以包括(但不限于)移動(dòng)電話、電話、電視、計(jì)算機(jī)顯示器、計(jì)算機(jī)、手持式計(jì)算機(jī)、個(gè)人數(shù)字助理(PDA)、汽車、車輛發(fā)動(dòng)機(jī)管理控制器、傳輸控制器、安全帶控制器、防抱死制動(dòng)系統(tǒng)控制器、攝像放像機(jī)、相機(jī)、數(shù)碼相機(jī)、便攜式存儲(chǔ)器芯片、洗衣機(jī)、干衣機(jī)、洗衣機(jī)/干衣機(jī)、復(fù)印機(jī)、傳真機(jī)、掃描儀、多功能外圍設(shè)備等。此外，電子設(shè)備可以包括未成品，包括用于工業(yè)、醫(yī)療和汽車應(yīng)用的產(chǎn)品。
[0094]上述描述和權(quán)利要求書可以指的是“連接”或“耦合”在一起的元件或特征。如本文所用，除非另有明確說明，否則“連接”指的是一個(gè)元件/特征直接或間接連接到另一元件/特征，并且未必是機(jī)械連接的。同樣地，除非另有明確說明，否則“耦合”指的是一個(gè)元件/特征直接或間接耦合到另一元件/特征，并且未必是機(jī)械耦合的。因此，盡管圖中所示的各種示意圖描繪元件和組件的示例性布置，但是額外的介入元件、設(shè)備、特征或組件可以存在于實(shí)際的實(shí)施方案中(假定所述電路的功能性沒有受到不利影響)。
[0095]盡管已用某些實(shí)施方案來描述本發(fā)明，但是本領(lǐng)域普通技術(shù)人員顯而易見的其它實(shí)施方案(包括不提供本文陳述的所有特征和優(yōu)點(diǎn)的實(shí)施方案)也在本發(fā)明的范圍內(nèi)。此夕卜，可以組合上述各種實(shí)施方案以提供其它實(shí)施方案。另外，在一個(gè)實(shí)施方案的情況下示出的某些特征也可以并入其它實(shí)施方案中。因此，僅通過參考附加權(quán)利要求書來定義本發(fā)明的范圍。
【權(quán)利要求】
1.一種用于提供防御瞬態(tài)電事件的保護(hù)的裝置，所述裝置包括: 第一n型阱區(qū)； 第二n型阱區(qū)； 第一 P型阱區(qū)，其安置在所述第一 n型阱區(qū)與所述第二 n型阱區(qū)之間，其中所述第一 n型阱區(qū)、所述第一 P型阱區(qū)和所述第二 n型阱區(qū)被配置成NPN雙向雙極晶體管； P型盆，其被配置成環(huán)繞所述第一 P型阱區(qū)以及所述第一 n型阱區(qū)和所述第二 n型阱區(qū)； n型盆，其被配置成環(huán)繞所述p型盆； 第一 P型有源區(qū)，其安置在所述第一 n型阱區(qū)中，其中所述第一 p型有源區(qū)、所述第一n型阱區(qū)和所述p型盆被配置成第一 PNP雙極晶體管；以及 第二 P型有源區(qū)，其安置在所述第二 n型阱區(qū)中，其中所述第二 p型有源區(qū)、所述第二n型阱區(qū)和所述p型盆被配置成第二 PNP雙極晶體管。
2.如權(quán)利要求1所述的裝置，其進(jìn)一步包括p型襯底和安置在所述P型襯底上方的P型外延層，其中所述第一 P型阱區(qū)、所述第一 n型阱區(qū)和所述第二 n型阱區(qū)安置在所述p型外延層中。
3.如權(quán)利要求2所述的裝置，其中所述n型盆包括安置在所述p型襯底中的n型埋層、安置在所述P型外延層中的鄰近所述P型盆的第一側(cè)面的第三n型阱區(qū)，以及安置在所述P型外延層中的鄰近與所述P型盆的所述第一側(cè)面相對(duì)的所述P型盆的第二側(cè)面的第四n型阱區(qū)。
4.如權(quán)利要求2所述的裝置，其進(jìn)一步包括安置在所述第一n型阱區(qū)中的第一 n型有源區(qū)和安置在所述第二 n型阱區(qū)中的第二 n型有源區(qū)。
5.如權(quán)利要求4所述的裝置，其進(jìn)一步包括第一襯墊和第二襯墊，其中所述第一襯墊電連接到所述第一 n型有源區(qū)和所述第一 p型有源區(qū)，并且其中所述第二襯墊電連接到所述第二 n型有源區(qū)和所述第二 p型有源區(qū)。
6.如權(quán)利要求5所述的裝置，其中所述n型盆和所述p型盆被配置成提供隔離并且在所述第一襯墊與所述第二襯墊之間接收瞬態(tài)電事件時(shí)最小化將載流子注入到所述P型襯底中。
7.如權(quán)利要求4所述的裝置，其進(jìn)一步包括第三n型有源區(qū)和第四n型區(qū)域，其中沿著所述第一 n型阱區(qū)與所述第一 p型阱區(qū)之間的邊界安置所述第三n型有源區(qū)，并且其中沿著所述第二 n型阱區(qū)與所述第一 p型阱區(qū)的邊界安置所述第四n型有源區(qū)。
8.如權(quán)利要求7所述的裝置，其進(jìn)一步包括安置在所述第一n型阱區(qū)上方的第一柵極結(jié)構(gòu)和安置在所述第二 n型阱區(qū)上方的第二柵極結(jié)構(gòu)，其中所述第一 p型有源區(qū)安置在所述第一柵極結(jié)構(gòu)的第一側(cè)面上，并且所述第三n型有源區(qū)安置在所述第一柵極結(jié)構(gòu)的第二側(cè)面上，并且其中所述第二 p型有源區(qū)安置在所述第二柵極結(jié)構(gòu)的第一側(cè)面上，并且所述第四n型有源區(qū)安置在所述第二柵極結(jié)構(gòu)的第二側(cè)面上。
9.如權(quán)利要求8所述的裝置，其中所述第一p型有源區(qū)包括沿著第一方向安置的第一多個(gè)島區(qū)，并且其中所述第二P型有源區(qū)包括沿著所述第一方向安置的第二多個(gè)島區(qū)。
10.如權(quán)利要求9所述的裝置，其中所述第一n型有源區(qū)包括沿著所述第一方向安置的第一細(xì)長區(qū)域和沿著垂直于所述第一方向的第二方向從所述第一細(xì)長區(qū)域延伸的第一多個(gè)突出區(qū)域，以使得所述第一多個(gè)突出區(qū)域中的每個(gè)在所述第一多個(gè)島區(qū)中的兩個(gè)之間延伸，并且其中所述第二n型有源區(qū)包括沿著所述第一方向安置的第二細(xì)長區(qū)域和沿著所述第二方向從所述第二細(xì)長區(qū)域延伸的第二多個(gè)突出區(qū)域，以使得所述第二多個(gè)突出區(qū)域中的每個(gè)在所述第二多個(gè)島區(qū)中的兩個(gè)之間延伸。
11.如權(quán)利要求8所述的裝置，其中所述第一n型有源區(qū)包括沿著第一方向安置的第一多個(gè)島區(qū)，并且其中所述第二n型有源區(qū)包括沿著所述第一方向安置的第二多個(gè)島區(qū)。
12.如權(quán)利要求11所述的裝置，其中所述第一p型有源區(qū)包括沿著所述第一方向安置的第一細(xì)長區(qū)域和沿著垂直于所述第一方向的第二方向從所述第一細(xì)長區(qū)域延伸的第一多個(gè)突出區(qū)域，以使得所述第一多個(gè)突出區(qū)域中的每個(gè)在所述第一多個(gè)島區(qū)中的兩個(gè)之間延伸，并且所述第二P型有源區(qū)包括沿著所述第一方向安置的第二細(xì)長區(qū)域和沿著所述第二方向從所述第二細(xì)長區(qū)域延伸的第二多個(gè)突出區(qū)域，以使得所述第二多個(gè)突出區(qū)域中的每個(gè)在所述第二多個(gè)島區(qū)中的兩個(gè)之間延伸。
13.如權(quán)利要求4所述的裝置，其進(jìn)一步包括第三p型有源區(qū)和第四p型區(qū)域，其中沿著所述第一 n型阱區(qū)與所述第一 p型阱區(qū)之間的邊界安置所述第三p型有源區(qū)，并且其中沿著所述第二 n型阱區(qū)與所述第一 p型阱區(qū)之間的邊界安置所述第四p型有源區(qū)。
14.如權(quán)利要 求13所述的裝置，其進(jìn)一步包括安置在所述第一n型阱區(qū)中的第三n型有源區(qū)和安置在所述第二 n型阱區(qū)中的第四n型有源區(qū)，其中所述第三n型有源區(qū)安置在所述第一 P型有源區(qū)與所述第三P型有源區(qū)之間，并且其中所述第四n型有源區(qū)安置在所述第二 P型有源區(qū)與所述第四P型有源區(qū)之間。
15.如權(quán)利要求14所述的裝置，其進(jìn)一步包括安置在所述第一n型阱區(qū)上方的第一柵極結(jié)構(gòu)和安置在所述第二 n型阱區(qū)上方的第二柵極結(jié)構(gòu)，其中所述第三p型有源區(qū)安置在所述第一柵極結(jié)構(gòu)的第一側(cè)面上，并且所述第三n型有源區(qū)安置在所述第一柵極結(jié)構(gòu)的第二側(cè)面上，并且其中所述第四p型有源區(qū)安置在所述第二柵極結(jié)構(gòu)的第一側(cè)面上，并且所述第四n型有源區(qū)安置在所述第二柵極結(jié)構(gòu)的第二側(cè)面上。
16.如權(quán)利要求1所述的裝置，其中所述第一p型阱區(qū)包括高電壓p型阱和安置在所述高電壓P型阱中的淺P型阱。
17.如權(quán)利要求1所述的裝置，其中所述第一n型阱區(qū)包括第一高電壓n型阱和安置在所述第一高電壓n型阱中的第一淺n型阱，并且其中所述第二 n型阱區(qū)包括第二高電壓n型阱和安置在所述第二高電壓n型阱中的第二淺n型阱。
18.如權(quán)利要求1所述的裝置，其中所述p型盆包括被安置鄰近所述第一n型阱區(qū)的第二 P型阱區(qū)、被安置鄰近所述第二 n型阱區(qū)的第三p型阱區(qū)，以及安置在所述第一 p型阱區(qū)、所述第一 n型阱區(qū)和所述第二 n型阱區(qū)下方的深p型阱。
19.一種提供防御瞬態(tài)電事件的保護(hù)的裝置，所述裝置包括: 第一n型阱區(qū)； 第二n型阱區(qū)； 第一 P型阱區(qū)，其安置在所述第一 n型阱區(qū)與所述第二 n型阱區(qū)之間，其中所述第一 n型阱區(qū)、所述第一 P型阱區(qū)和所述第二 n型阱區(qū)被配置成NPN雙向雙極晶體管； 用于隔離的第一構(gòu)件，其中所述第一隔離構(gòu)件為P型并且環(huán)繞所述第一 P型阱區(qū)、所述第一 n型阱區(qū)和所述第二 n型阱區(qū)；用于隔離的第二構(gòu)件，其中所述第二隔離構(gòu)件為n型并且環(huán)繞所述第一隔離構(gòu)件； 第一 P型有源區(qū)，其安置在所述第一 n型阱區(qū)中，其中所述第一 p型有源區(qū)、所述第一n型阱區(qū)和所述第一隔離構(gòu)件被配置成第一 PNP雙極晶體管；以及 第二 P型有源區(qū)，其安置在所述第二 n型阱區(qū)中，其中所述第二 p型有源區(qū)、所述第二n型阱區(qū)和所述第一隔離構(gòu)件被配置成第二 PNP雙極晶體管。
20.如權(quán)利要求19所述的裝置，其進(jìn)一步包括p型襯底和安置在所述p型襯底上方的P型外延層，其中所述第一 P型阱區(qū)、所述第一 n型阱區(qū)和所述第二 n型阱區(qū)安置在所述p型外延層中。
21.如權(quán)利要求19所述的裝置，其中所述第一p型阱區(qū)包括高電壓p型阱和安置在所述高電壓P型阱中的淺P型阱。
22.如權(quán)利要求21所述的裝置，其中所述第一n型阱區(qū)包括第一高電壓n型阱和安置在所述第一高電壓n型阱中的第一淺n型阱，并且其中所述第二 n型阱區(qū)包括第二高電壓n型阱和安置在所述 第二高電壓n型阱中的第二淺n型阱。
【文檔編號(hào)】H01L21/822GK103456731SQ201310210755
【公開日】2013年12月18日 申請(qǐng)日期:2013年5月31日 優(yōu)先權(quán)日:2012年6月1日
【發(fā)明者】J·A·薩塞多 申請(qǐng)人:美國亞德諾半導(dǎo)體公司