堆疊式多封裝模塊及其制造方法
【專(zhuān)利摘要】本發(fā)明實(shí)施例提供一種堆疊式多封裝模塊及其制造方法，所述堆疊式多封裝模塊的制造方法包括將至少一第一電子元件以及至少一第二電子元件裝設(shè)于基板上，并且第一電子元件與第二電子元件皆與基板電性連接，而第二電子元件高度大于第一電子元件的高度。將導(dǎo)電層配置于第一絕緣層之上。在導(dǎo)電層配置于第一絕緣層上之后，將第一絕緣層覆蓋于第一電子元件以及局部覆蓋于基板表面上。形成至少一穿透導(dǎo)電層及第一絕緣層的導(dǎo)電柱，并且將導(dǎo)電層進(jìn)行圖案化處理，據(jù)以形成導(dǎo)電圖案層。將另至少一第一電子元件裝設(shè)于第一絕緣層上且與導(dǎo)電圖案層電性連接。
【專(zhuān)利說(shuō)明】堆疊式多封裝模塊及其制造方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明有關(guān)于一種堆疊式多封裝模塊，且特別是有關(guān)于具有第一絕緣層的堆疊式 多封裝模塊。

【背景技術(shù)】
[0002] 目前常見(jiàn)的電子封裝模塊通常包括封裝式堆疊結(jié)構(gòu)（Package Stacking)，而為了 提高整體電子封裝模塊的堆疊密度以及減少封裝的體積，通常電子封裝模塊是采用三維垂 直堆疊 （Vertically Integrated Circuits，VIC)的結(jié)合方式進(jìn)行整合。
[0003] 在遇到不同高度的電子元件電性連接于基板上時(shí)，為提高整體電子封裝模塊的堆 疊密度，現(xiàn)有的三維垂直堆疊方法通常以模具先形成模封包覆電子元件，而后將高度較低 的電子元件上方的模封材料以雷射挖出凹洞以作為電子元件的預(yù)先裝設(shè)位置，接著于模封 凹洞內(nèi)制作出導(dǎo)電柱以及線(xiàn)路，而后在模封凹洞內(nèi)擺放電子元件并且以填入另一封膠以填 補(bǔ)模封凹洞。
[0004] 一般來(lái)說(shuō)，隨著電子封裝模塊的微型化，電子元件的擺設(shè)方式以及制作流程也越 趨復(fù)雜，制作難度也隨之提升。此外，此種方法容易有外觀顏色不同及平整性不佳等問(wèn)題。


【發(fā)明內(nèi)容】

[0005] 本發(fā)明提供一種堆疊式多封裝模塊，其所具有的絕緣層用以簡(jiǎn)化封裝的流程，以 及增加堆疊式多封裝模塊的內(nèi)部堆疊空間利用率。
[0006] 本發(fā)明的堆疊式多封裝模塊，包括基板、堆疊結(jié)構(gòu)以及至少一第二電子元件；堆疊 結(jié)構(gòu)包括多個(gè)第一電子元件、至少一第一絕緣層以及至少一導(dǎo)電圖案層，其中部分一些第 一電子元件裝設(shè)于基板上，而第一絕緣層覆蓋于部分一些第一電子元件以及局部覆蓋基板 表面，導(dǎo)電圖案層配置于第一絕緣層上，而另外一些第一電子元件裝設(shè)于第一絕緣層上且 與導(dǎo)電圖案層電性連接；第二電子元件裝設(shè)于基板上，而第二電子元件的高度大于該第一 電子元件的高度。
[0007] 本發(fā)明提供一種堆疊式多封裝模塊的制造方法，用以簡(jiǎn)化封裝的流程以及增加堆 疊式多封裝模塊的內(nèi)部堆疊空間利用率。
[0008] 本發(fā)明的堆疊式多封裝模塊的制造方法，包括裝設(shè)至少一第一電子元件以及至少 一第二電子元件于基板上，且第一、第二電子元件與基板電性連接，而第二電子元件高度大 于該第一電子兀件的高度；將導(dǎo)電層配置于第一絕緣層之上之后，將第一絕緣層覆蓋于第 一電子元件以及局部覆蓋于基板表面上。形成至少一穿透導(dǎo)電層以及第一絕緣層的導(dǎo)電 柱，并且將導(dǎo)電層進(jìn)行圖案化處理，據(jù)以形成一導(dǎo)電圖案層；將另至少一第一電子元件裝設(shè) 于第一絕緣層上且與導(dǎo)電圖案層電性連接。
[0009] 綜上所述，本發(fā)明的堆疊式多封裝模塊，其第二電子元件高度大于第一電子元件 的高度，使得第一電子元件及第二電子元件之間會(huì)存有一高度差。其中一些第一電子元件 及第二電子元件裝設(shè)于基板上，而第一絕緣層貼附覆蓋在其中一部分的第一電子元件以及 部分的基板上。工藝較為簡(jiǎn)單，從而簡(jiǎn)化封裝的流程。當(dāng)?shù)谝唤^緣層覆蓋這些第一電子元 件以及部分基板上時(shí)，這些第一電子元件上方將存有空間以容置其他第一電子元件。據(jù)此， 不僅可以簡(jiǎn)化封裝的流程且縮短信號(hào)線(xiàn)路徑，從而使得線(xiàn)路損耗及干擾減少，產(chǎn)品電性更 佳。此外，堆疊式多封裝模塊的封裝平整性高且外觀顏色均一，而堆疊式多封裝模塊的內(nèi)部 堆疊空間利用率得以增加。
[0010] 除此之外，本發(fā)明的堆疊式多封裝模塊的制造方法，其第二電子元件高度大于第 一電子元件的高度，使得第一電子元件及第二電子元件之間會(huì)存有一高度差。通過(guò)貼附第 一絕緣層覆蓋在其中一部分的第一電子元件以及部分的基板上，再于這些第一電子元件上 方的空間內(nèi)容置其他第一電子元件。據(jù)此，不僅可以簡(jiǎn)化封裝的流程且縮短信號(hào)線(xiàn)路徑，從 而使得線(xiàn)路損耗及干擾減少，產(chǎn)品電性更佳。此外，堆疊式多封裝模塊的封裝平整性高且外 觀顏色均一，而堆疊式多封裝模塊的內(nèi)部堆疊空間利用率得以增加。
[0011] 為了能更進(jìn)一步了解本發(fā)明為達(dá)成既定目的所采取的技術(shù)、方法及功效，請(qǐng)參閱 以下有關(guān)本發(fā)明的詳細(xì)說(shuō)明、圖式，相信本發(fā)明的目的、特征與特點(diǎn)，當(dāng)可由此得以深入且 具體的了解，然而所附圖式與附件僅提供參考與說(shuō)明用，并非用來(lái)對(duì)本發(fā)明加以限制者。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0012] 圖1是本發(fā)明第一實(shí)施例的堆疊式多封裝模塊的結(jié)構(gòu)示意圖。
[0013] 圖2是本發(fā)明第二實(shí)施例的堆疊式多封裝模塊的結(jié)構(gòu)示意圖。
[0014] 圖3是本發(fā)明實(shí)施例的堆疊式多封裝模塊的制造方法的流程示意圖。
[0015] 圖4A?4F分別是本發(fā)明第一實(shí)施例的堆疊式封裝模塊的制造方法于各步驟所形 成的半成品的不意圖。
[0016] 其中，附圖標(biāo)記說(shuō)明如下：
[0017] 100、200堆疊式多封裝模塊
[0018] 110 基板
[0019] 112接地墊
[0020] 120、220 堆疊結(jié)構(gòu)
[0021] 122、122'、122a、122b、122c、122a'、122b'122c' 第一電子元件
[0022] 124、124' 第一絕緣層
[0023] 125導(dǎo)電層
[0024] 126、126'導(dǎo)電圖案層
[0025] 127、127' 導(dǎo)孔
[0026] 130第二電子元件
[0027] 140第二絕緣層
[0028] 150電磁遮蔽層
[0029] D1 刀具
[0030] S101?S106步驟流程

【具體實(shí)施方式】
[0031] 圖1為本發(fā)明第一實(shí)施例的堆疊式多封裝模塊的結(jié)構(gòu)示意圖。請(qǐng)參閱圖1，堆疊式 多封裝模塊100包括基板110、堆疊結(jié)構(gòu)120以及至少一第二電子元件130。堆疊結(jié)構(gòu)120 配置于基板110之上，而且第二電子元件130裝設(shè)（mount)于基板110上。
[0032] 基板110上通常配置有接墊（boding pad)、接地墊（grounding pad) 112以及線(xiàn)路 (trace)(未繪示）。于實(shí)務(wù)上，基板110為電路及各種電子元件所配置的載板（carrier)， 而這些接墊及線(xiàn)路可依電性連接需要而設(shè)置。
[0033] 堆疊結(jié)構(gòu)120包括多個(gè)第一電子元件122、至少第一絕緣層124以及至少一導(dǎo)電圖 案層126。其中一些第一電子元件122裝設(shè)于基板110上，而第一絕緣層124覆蓋于其中一 些第一電子元件122以及局部覆蓋基板110表面，導(dǎo)電圖案層126配置于第一絕緣層124 上，而另外一些第一電子元件122裝設(shè)于第一絕緣層124上且與導(dǎo)電圖案層126電性連接。
[0034] 第一電子元件122可以包括各種類(lèi)型，而且這些第一電子元件122的種類(lèi)并不完 全相同。例如第一電子元件122可以是主動(dòng)元件或被動(dòng)元件、芯片或離散元件（discrete component)等，如圖1所繪示，第一電子元件122可以包括不同的種類(lèi)，以第一電子元件 122a、122b及122c表示。不過(guò)，本發(fā)明并不對(duì)第一電子元件122的種類(lèi)加以限定。此外， 第一電子元件122a、122b及122c可以是以多種方式與基板110電性連接，例如是打線(xiàn)方式 (wire bonding)、覆晶方式（flip chip)或其他封裝方法與基板110的接墊及/或線(xiàn)路電 性連接。
[0035] 第一絕緣層124覆蓋于其中一部分的第一電子元件122a、122b及122c，并且延伸 覆蓋到基板110局部的表面。第一絕緣層124用以避免第一電子元件122之間產(chǎn)生不必 要的電性連接。詳細(xì)而言，第一絕緣層124為一熱固性片狀膠材，在室溫下即具有黏性，用 以貼附且覆蓋在其中一部分的第一電子元件122a、122b及122c上。由于第一絕緣層124 為片狀膠材，從而第一絕緣層124可以不需通過(guò)模具而能覆蓋在其中一部分的第一電子元 件122a、122b及122c上，也就是說(shuō)，第一絕緣層124部分地成型于基板110上。在適當(dāng) 的溫度下，第一絕緣層124得以更加黏附于第一電子元件122以及基板110上，而且不會(huì) 隨著加熱而溶解。。值得說(shuō)明的是，第一絕緣層124的材料包括環(huán)氧樹(shù)脂（Epoxy resin)、 無(wú)機(jī)纖維（inorganic filler)等，例如第一絕緣層124的材料可以是熱固性熱烙膠膠材 (Thermo-melting sealant sheet)〇
[0036] 在多個(gè)第一電子元件122a、122b及122c中，其中另外一部分的第一電子元件 122a'、122b'及122c'裝設(shè)于第一絕緣層124上，并且與導(dǎo)電圖案層126電性連接。簡(jiǎn)單地 說(shuō)，其中一些第一電子元件122a、122b及122c位于第一絕緣層124之內(nèi)。另外一部分的第 一電子元件122a'、122b'及122c'位于第一絕緣層124之外，而且第一電子元件122'通過(guò) 導(dǎo)電圖案層126的線(xiàn)路設(shè)計(jì)而能夠電性導(dǎo)通。
[0037] 堆疊結(jié)構(gòu)120還包括至少一個(gè)導(dǎo)電柱127,而導(dǎo)電柱127穿透第一絕緣層124。一 般而言，導(dǎo)電柱127由導(dǎo)電圖案層126往第一絕緣層124內(nèi)貫穿延伸，并且根據(jù)不同的產(chǎn)品 設(shè)計(jì)用以電性連接不同的第一電子元件122或基板線(xiàn)路。
[0038] 堆疊式多封裝模塊100包括至少一第二電子元件130,其中第二電子元件130裝設(shè) 于基板110上，而第二電子元件130高度大于第一電子元件122的高度。同樣地，第二電子 元件130亦可以包括各種類(lèi)型，例如是主動(dòng)元件或被動(dòng)元件、芯片或離散元件等。而且第二 電子元件130亦可以是以多種方式與基板110電性連接，例如是打線(xiàn)方式、覆晶方式或其他 封裝方法與基板110的接墊及/或線(xiàn)路電性連接。
[0039] 堆疊式多封裝模塊100還包括第二絕緣層140,第二絕緣層140覆蓋于第二電子元 件130、堆疊結(jié)構(gòu)120以及基板110表面。第二絕緣層140用以降低濕氣侵入而造成第二 電子元件130、堆疊結(jié)構(gòu)120或是線(xiàn)路的損害，而且第二絕緣層140還可以避免第二電子元 件130之間產(chǎn)生不必要的電性連接。第二絕緣層140的材料可以與第一絕緣層124的材料 相異，例如第二絕緣層140可以是一封膠層，而主要材料包括壓模膠（molding compound), 通過(guò)封膠工藝（encapsulation process)填入模穴（cavity)烘烤硬化成型?；蛘?，第二絕 緣層140的材料可以與第一絕緣層124的材料相同，皆是熱固性片狀膠材，以貼附的方式覆 蓋在第二電子元件130、堆疊結(jié)構(gòu)120以及基板110表面。不過(guò)，本發(fā)明并不對(duì)第二絕緣層 140的材料加以限定。
[0040] 此外，為了產(chǎn)品的電磁遮蔽設(shè)計(jì)，堆疊式多封裝模塊100還包括電磁遮蔽層150， 電磁遮蔽層150位于第二絕緣層140的外表面，而且與接地墊112電性連接。電磁遮蔽層 150用以降低電子元件122以及第二電子元件130所產(chǎn)生的電磁干擾效應(yīng)與射頻干擾效應(yīng)。 一般而言，電磁遮蔽層150為導(dǎo)電材料所制成，例如是以金屬材料、導(dǎo)電高分子材料或者是 導(dǎo)電復(fù)合材料所制成。而電磁遮蔽層150可以是通過(guò)噴涂（Spray Coating)、離子鍍（Ion Plating)、溉鍍（Sputter Deposit ion)或者是蒸鍍（Evaporation Deposit ion)等方式沉積 的導(dǎo)電薄膜，也可以是以金屬蓋覆罩于第二絕緣層140的外表面。
[0041] 圖2為本發(fā)明第二實(shí)施例的堆疊式多封裝模塊的剖面示意圖。第二實(shí)施例的堆疊 式多封裝模塊200與第一實(shí)施例的堆疊式多封裝模塊100二者結(jié)構(gòu)相似，功效相同，例如堆 疊式多封裝模塊200與100同樣都包括第一電子元件122。以下將僅介紹堆疊式多封裝模 塊200與100二者的差異，而相同的特征則不再重復(fù)贅述。
[0042] 請(qǐng)參閱圖2,第二實(shí)施例的堆疊式多封裝模塊200包括基板110、堆疊結(jié)構(gòu)220以 及至少一第二電子元件130。堆疊結(jié)構(gòu)220配置于基板110之上，而且第二電子元件130裝 設(shè)（mount)于基板110上。
[0043] 堆疊結(jié)構(gòu)220包括多個(gè)第一電子元件122、多個(gè)第一絕緣層124以及多個(gè)導(dǎo)電圖案 層126。值得說(shuō)明的是，堆疊結(jié)構(gòu)220是由多個(gè)第一電子元件122、多個(gè)第一絕緣層124以 及多個(gè)導(dǎo)電圖案層126所堆疊而成。
[0044] 詳細(xì)而言，其中部分的第一電子元件122a、122b及122c裝設(shè)于基板110上，而其 中一第一絕緣層124覆蓋于這些第一電子兀件122a、122b及122c以及局部覆蓋基板110表 面上，而其中一導(dǎo)電圖案層126配置于此第一絕緣層124上，而另外一部分的第一電子元件 122a、122b及122c裝設(shè)于此第一絕緣層124上且與此導(dǎo)電圖案層126電性連接。另一第一 絕緣層124'在覆蓋于第一電子元件122以及導(dǎo)電圖案層126上，而另一導(dǎo)電圖案層126' 在覆蓋于第一絕緣層124'上，而另外一部分的第一電子元件122a'、122b'及122c'裝設(shè)于 第一絕緣層124'上且與導(dǎo)電圖案層126'電性連接。
[0045] 簡(jiǎn)單地說(shuō)，堆疊結(jié)構(gòu)220可以是多層結(jié)構(gòu)，其中一些第一電子元件122裝設(shè)于基板 110上且位于第一絕緣層124之內(nèi)，另外一些第一電子元件122位于第一絕緣層124之上， 而第一電子元件122'位于第一絕緣層124'之外。導(dǎo)電圖案層126、126'位于第一絕緣層 124、124' 之上。
[0046] 值得說(shuō)明的是，于本實(shí)施例中，堆疊結(jié)構(gòu)220為兩層結(jié)構(gòu)。不過(guò)，于其它實(shí)施例中， 依據(jù)不同的電性連接設(shè)計(jì)的考量，堆疊結(jié)構(gòu)220可以是兩層以上的結(jié)構(gòu)。不過(guò)，本發(fā)明并不 對(duì)此加以限定。
[0047] 圖3是本發(fā)明實(shí)施例的堆疊式多封裝模塊的制造方法的流程示意圖。圖4A?4F 分別是本發(fā)明第一實(shí)施例的堆疊式多封裝模塊的制造方法于各步驟所形成的半成品的示 意圖。請(qǐng)參閱圖3以及依序配合參照?qǐng)D4A?4F。
[0048] 于步驟101中，請(qǐng)參閱圖4A，將至少一第一電子元件122以及至少一第二電子元 件130裝設(shè)于基板110上，并且第一電子兀件122與第二電子兀件130皆與基板110電性 連接，而第二電子元件130高度大于第一電子元件122的高度。值得說(shuō)明的是，于此，高度 定義為裝設(shè)后的第一電子元件122以及第二電子元件130的底面至頂面的垂直延伸距離。 由于第二電子元件130高度大于第一電子元件122的高度，因此，在第一電子元件122及第 二電子元件130之間會(huì)存有一高度差。
[0049] 詳細(xì)而言，提供基板110,基板110可以是電路聯(lián)板（circuit substrate panel 或circuit substrate strip)(圖4A僅繪示基板110的一部分）。在基板110上裝設(shè)至 少一第一電子元件122以及至少一第二電子元件130,于本實(shí)施例中，提供多個(gè)第一電子元 件122a、122b及122c以及多個(gè)第二電子元件130,其中第一電子元件122以及第二電子元 件130可以是主動(dòng)元件或被動(dòng)元件、芯片或離散元件等，而且可以多種方式與基板110電 性連接，例如是打線(xiàn)方式（wire bonding)、覆晶方式（flip chip)或其他封裝方法與基板 的接墊及/或線(xiàn)路電性連接。
[0050] 于步驟102中，請(qǐng)參閱圖4B，將導(dǎo)電層125配置于第一絕緣層124之上。導(dǎo)電層 125可以通過(guò)噴涂（Spray Coating)、離子鍍（Ion Plating)、溉鍍（Sputter Deposition)或 者是蒸鍍（Evaporation Deposition)等方式將金屬材料或?qū)щ姴牧闲纬捎诘谝唤^緣層124 的上表面。
[0051] 于步驟103中，請(qǐng)參閱圖4C，在導(dǎo)電層125配置于第一絕緣層124上之后，將第一 絕緣層124覆蓋于第一電子元件122以及局部覆蓋于基板110表面上。值得說(shuō)明的是，第 一絕緣層124為一熱固性片狀膠材，于本實(shí)施例中，第一絕緣層124的材料可以是熱固性熱 熔膠膠材，通過(guò)貼附的方式覆蓋在其中一部分的第一電子元件122以及部分的基板110上， 也就是說(shuō)，第一絕緣層124部分地成型于基板110上。
[0052] 于步驟104中，請(qǐng)參閱圖4D，形成至少一穿透導(dǎo)電層125以及第一絕緣層124的導(dǎo) 電柱127,并且將導(dǎo)電層125進(jìn)行圖案化處理，據(jù)以形成導(dǎo)電圖案層126。詳細(xì)而言，使用雷 射對(duì)導(dǎo)電層125以及第一絕緣層124進(jìn)行鉆孔，以使第一絕緣層124形成至少一中空通孔， 接著，形成導(dǎo)電材料于中空通孔內(nèi)據(jù)以形成導(dǎo)電柱127,導(dǎo)電柱127由導(dǎo)電層125往第一絕 緣層124內(nèi)貫穿延伸。值得說(shuō)明的是，可以依據(jù)不同的電性連接需求而自行設(shè)計(jì)每一個(gè)導(dǎo) 電柱127的形狀、數(shù)量以分布位置。接著，對(duì)導(dǎo)電層125進(jìn)行圖案化處理，以形成導(dǎo)電圖案 層126。詳細(xì)而言，可以使用雷射燒蝕導(dǎo)電層，以使導(dǎo)電層125形成導(dǎo)電圖案。
[0053] 此外，須說(shuō)明的是，為了工藝上的考量，形成導(dǎo)電柱127以及對(duì)導(dǎo)電層125進(jìn)行圖 案化處理的步驟順序可以是同時(shí)或是順序?qū)φ{(diào)。本發(fā)明并不對(duì)此加以限定。
[0054] 于步驟105中，請(qǐng)參閱圖4E，將另至少一第一電子元件122'裝設(shè)于第一絕緣層 124上且與導(dǎo)電圖案層126電性連接。于本實(shí)施例中，提供多個(gè)第一電子元件122a'、122b' 及122c'，而這些裝設(shè)于第一絕緣層124上的第一電子元件122a'、122b'及122c'可以通過(guò) 導(dǎo)電圖案層126以及導(dǎo)電柱127而與裝設(shè)于基板110上的第一電子元件122或者第二電子 元件130電性連接。
[0055] 值得說(shuō)明的是，由于第一電子元件122及第二電子元件130之間存有高度差，因此 當(dāng)其中一些第一電子元件122及第二電子元件130裝設(shè)于基板110上時(shí)，這些第一電子元 件122上方將存有空間以容置其他第一電子元件122。
[0056] 為了降低濕氣侵入而造成第二電子元件130、堆疊結(jié)構(gòu)120或是線(xiàn)路的損害以及 保護(hù)第二電子元件130之間產(chǎn)生不必要的電性連接，堆疊式多封裝模塊100的制造方法還 包括將第二絕緣層140覆蓋于堆疊結(jié)構(gòu)120、第二電子元件130與基板110表面上。
[0057] 于步驟106中，請(qǐng)參閱圖4F，將第二絕緣層140覆蓋于堆疊結(jié)構(gòu)120與基板110表 面上。一般而言，第二絕緣層140可以是一封膠層，主要材料包括壓模膠。通過(guò)封膠工藝， 將第二絕緣層140材料填入模穴中，經(jīng)由擠膠、注膠后再烘烤硬化成型。此外，于其它實(shí)施 例中，第二絕緣層140的材料也可以與第一絕緣層124的材料相同，亦即，第二絕緣層140 的材料是熱固性片狀膠材，而且以貼附的方式覆蓋在第二電子元件130、堆疊結(jié)構(gòu)120以及 基板110表面。本發(fā)明實(shí)際應(yīng)用上亦可不需要制作第二絕緣層140。
[0058] 隨后，通過(guò)刀具D1或是使用雷射將基板110切割成多個(gè)單元。此切割可以是半切， 亦即沒(méi)有將模封單元130與基板110全部切斷，而于最后步驟時(shí)再將半切的基板110全部 切斷。或者，切割可以是全切，即一次將基板110全部切斷。
[0059] 請(qǐng)?jiān)俅螀㈤唸D1，為了產(chǎn)品的電磁遮蔽設(shè)計(jì)，堆疊式多封裝模塊100的制造方法還 包括形成電磁遮蔽層150于第二絕緣層140的外表面，而且與接地墊112電性連接。電磁 遮蔽層150可以是通過(guò)噴涂、離子鍍、濺鍍或者是蒸鍍等方式沉積導(dǎo)電材料所制成的導(dǎo)電 薄膜?；蛘?，電磁遮蔽層150也可以是以金屬蓋覆罩于第二絕緣層140的外表面。經(jīng)由上 述步驟，堆疊式封裝模塊100基本上已形成
[0060] 綜上所述，本發(fā)明實(shí)施例提供一種堆疊式多封裝模塊，其第二電子元件高度大于 第一電子元件的高度，使得第一電子元件及第二電子元件之間會(huì)存有一高度差。其中一些 第一電子元件及第二電子元件裝設(shè)于基板上，而第一絕緣層為熱固性片狀膠材，不需通過(guò) 模具而貼附覆蓋在其中一部分的第一電子元件以及部分的基板上。因此，工藝較為簡(jiǎn)單，從 而簡(jiǎn)化封裝的流程。當(dāng)?shù)谝唤^緣層覆蓋這些第一電子元件以及部分基板上時(shí)，這些第一電 子元件上方將存有空間以容置其他第一電子元件。據(jù)此，不僅可以簡(jiǎn)化封裝的流程且縮短 信號(hào)線(xiàn)路徑，從而使得線(xiàn)路損耗及干擾減少，產(chǎn)品電性更佳。此外，堆疊式多封裝模塊的封 裝平整性高且外觀顏色均一，而堆疊式多封裝模塊的內(nèi)部堆疊空間利用率得以增加。
[0061] 除此之外，本發(fā)明實(shí)施例提供堆疊式多封裝模塊的制造方法，其第二電子元件高 度大于第一電子元件的高度，使得第一電子元件及第二電子元件之間會(huì)存有一高度差。通 過(guò)貼附第一絕緣層覆蓋在其中一部分的第一電子元件以及部分的基板上，再于這些第一電 子元件上方的空間內(nèi)容置其他第一電子元件。據(jù)此，不僅可以簡(jiǎn)化封裝的流程且縮短信號(hào) 線(xiàn)路徑，從而使得線(xiàn)路損耗及干擾減少，產(chǎn)品電性更佳。此外，堆疊式多封裝模塊的封裝平 整性高且外觀顏色均一，而堆疊式多封裝模塊的內(nèi)部堆疊空間利用率得以增加。
[0062] 以上所述僅為本發(fā)明的實(shí)施例，其并非用以限定本發(fā)明的權(quán)利要求保護(hù)范圍。任 何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神與范圍內(nèi)，所作的更動(dòng)及潤(rùn)飾的等效替換，仍為 本發(fā)明的權(quán)利要求保護(hù)范圍內(nèi)。
【權(quán)利要求】
1. 一種堆疊式多封裝模塊，其特征在于該堆疊式多封裝模塊包括： 一基板； 一堆疊結(jié)構(gòu)，包括多個(gè)第一電子元件、至少一第一絕緣層以及至少一導(dǎo)電圖案層，其中 部分該多個(gè)第一電子兀件裝設(shè)于該基板上，而該第一絕緣層覆蓋于部分該多個(gè)第一電子兀 件以及局部覆蓋該基板表面，該導(dǎo)電圖案層配置于該第一絕緣層上，而另外該多個(gè)第一電 子元件裝設(shè)于該第一絕緣層上且與該導(dǎo)電圖案層電性連接； 至少一第二電子元件，其中該第二電子元件裝設(shè)于該基板上，該第二電子元件的高度 大于該第一電子兀件的高度。
2. 如權(quán)利要求1所述的堆疊式多封裝模塊，其中該堆疊結(jié)構(gòu)包括多個(gè)第一絕緣層以及 多個(gè)導(dǎo)電圖案層，其中一該導(dǎo)電圖案層位于其中二第一絕緣層之間，而另外該多個(gè)第一電 子元件位于其中一該第一絕緣層上且與該導(dǎo)電圖案層電性連接。
3. 如權(quán)利要求1所述的堆疊式多封裝模塊，其中該堆疊式多封裝模塊還包括一第二絕 緣層，該第二絕緣層覆蓋于該第二電子元件、該堆疊結(jié)構(gòu)以及該基板表面。
4. 如權(quán)利要求1所述的堆疊式多封裝模塊，其中該堆疊結(jié)構(gòu)還包括至少一導(dǎo)電柱，該 導(dǎo)電柱穿透該第一絕緣層。
5. 如權(quán)利要求1所述的堆疊式多封裝模塊，其中該第一絕緣層為熱固性片狀膠材。
6. 如權(quán)利要求3所述的堆疊式多封裝模塊，其中該第一絕緣層的材料與該第二絕緣層 的材料不相同。
7. 如權(quán)利要求3所述的堆疊式多封裝模塊，其中該堆疊式多封裝模塊還包括一電磁遮 蔽層，該電磁遮蔽層位于該第二絕緣層的外表面。
8. -種堆疊式多封裝模塊的制造方法，其特征在于該堆疊式多封裝模塊的制造方法包 括： 將至少一第一電子元件以及至少一第二電子元件裝設(shè)于一基板上，并且該第一電子元 件與該第二電子元件皆與該基板電性連接，而該第二電子元件高度大于該第一電子元件的 高度； 將一導(dǎo)電層配置于一第一絕緣層之上； 在該導(dǎo)電層配置于該第一絕緣層上之后，將該第一絕緣層覆蓋于該第一電子元件以及 局部覆蓋于該基板表面上； 形成至少一穿透該導(dǎo)電層以及該第一絕緣層的導(dǎo)電柱，并且將該導(dǎo)電層進(jìn)行圖案化處 理，據(jù)以形成一導(dǎo)電圖案層；以及 將另至少一第一電子元件裝設(shè)于該第一絕緣層上且與該導(dǎo)電圖案層電性連接。
9. 如權(quán)利要求8所述的堆疊式多封裝模塊的制造方法，其中還包括將一第二絕緣層覆 蓋于該第一電子兀件、該第二電子兀件與該基板表面上。
10. 如權(quán)利要求8所述的堆疊式多封裝模塊的制造方法，其中該第一絕緣層的材料為 熱固性片狀膠材。
11. 如權(quán)利要求9所述的堆疊式多封裝模塊的制造方法，其中該第二絕緣層的材料與 該第一絕緣層的材料不相同。
12. 如權(quán)利要求9所述的堆疊式多封裝模塊的制造方法，其中該堆疊式多封裝模塊的 制造方法還包括形成一電磁遮蔽層于該第二絕緣層的外表面。
【文檔編號(hào)】H01L21/58GK104218030SQ201310214754
【公開(kāi)日】2014年12月17日 申請(qǐng)日期:2013年5月31日 優(yōu)先權(quán)日:2013年5月31日
【發(fā)明者】張鶴議 申請(qǐng)人:日月光半導(dǎo)體制造股份有限公司