本發(fā)明涉及半導(dǎo)體制造工藝，具體而言涉及一種高k/金屬柵極結(jié)構(gòu)及其制作方法。

背景技術(shù)：
隨著集成電路的集成度不斷提高，半導(dǎo)體制造工藝的特征尺寸越來越小。隨著半導(dǎo)體器件的柵極尺寸縮短至幾十納米，柵氧化物層的厚度降至3nm以下，引發(fā)了柵極電阻過大、柵泄漏增大以及多晶硅柵出現(xiàn)空乏現(xiàn)象等問題。為了減小柵極泄漏，采用高k柵介電材料來替代SiO2作為柵極介電層。但是，高k柵介電材料與多晶硅柵極工藝不兼容，因此柵極常采用金屬材料制成。金屬柵極技術(shù)包括先形成柵（Gate-first）工藝和后形成柵（Gate-last）工藝。Gate-first工藝是指在對硅片進(jìn)行漏/源區(qū)離子注入以及隨后的高溫退火步驟之前形成金屬柵極，Gate-last工藝則與之相反。現(xiàn)有技術(shù)通常采用Gate-last工藝。在高k/金屬柵極形成的過程中，當(dāng)高k介電層突出于金屬柵極之外時(shí)，半導(dǎo)體器件具有更好的性能。但是覆蓋層突出于金屬柵極之外時(shí)會對半導(dǎo)體器件的性能產(chǎn)生不利影響，例如發(fā)生短路等。因此，為獲得更好的器件性能，需要使高k介電層突出于金屬柵極而覆蓋層不突出?，F(xiàn)有技術(shù)解決這一問題采用的方式是形成錐形高k剖面，然而這種錐形高k剖面很難控制。因此，需要提出一種方法，以解決上述問題。

技術(shù)實(shí)現(xiàn)要素：
針對現(xiàn)有技術(shù)的不足，本發(fā)明提供一種高k/金屬柵極結(jié)構(gòu)的制作方法，包括：提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底上依次形成高k介電層、覆蓋層、偽柵極層和硬掩膜層；在所述硬掩膜層上形成具有柵極圖形的光刻膠層；以所述光刻膠層為掩膜依次刻蝕所述硬掩膜層、所述偽柵極層和所述覆蓋層，停止于所述高k介電層表面；刻蝕所述偽柵極層以減小所述偽柵極層的特征尺寸；刻蝕所述高k介電層；選擇性刻蝕所述覆蓋層。作為優(yōu)選，在形成所述高k介電層之前還包括在所述半導(dǎo)體襯底上形成界面層的步驟。作為優(yōu)選，所述偽柵極層的材料為多晶硅。作為優(yōu)選，所述偽柵極層的材料為硼摻雜多晶硅，其中硼元素的摻雜量為1014-1019cm-3。作為優(yōu)選，在所述刻蝕所述偽柵極層以減小所述偽柵極層的特征尺寸的步驟中所采用的刻蝕方法為濕法刻蝕工藝。作為優(yōu)選，所述濕法刻蝕工藝所采用的刻蝕液為四甲基氫氧化銨溶液。作為優(yōu)選，所述四甲基氫氧化銨溶液的濃度為2%-30%。作為優(yōu)選，所述濕法刻蝕工藝的持續(xù)時(shí)間為5s-50s。作為優(yōu)選，在所述刻蝕所述偽柵極層以減小所述偽柵極層的特征尺寸的步驟中，所述偽柵極層相對于所述硬掩膜層減小的特征尺寸為1nm-6nm。作為優(yōu)選，所述刻蝕所述高k介電層的步驟使得所述高k介電層的邊緣與所述覆蓋層的邊緣對齊。作為優(yōu)選，所述選擇性刻蝕所述覆蓋層的步驟使得所述覆蓋層的邊緣與所述偽柵極層的邊緣對齊或窄于所述偽柵極層的邊緣。作為優(yōu)選，所述覆蓋層的材料為氮化鈦或氮化鉭。根據(jù)本發(fā)明另一方面，還提供一種高k/金屬柵極結(jié)構(gòu)，包括：半導(dǎo)體襯底；在所述半導(dǎo)體襯底上依次形成的高k介電層、覆蓋層、金屬柵極和硬掩膜層，其中，所述高k介電層的邊緣突出于所述金屬柵極的邊緣，所述覆蓋層的邊緣不突出于所述金屬柵極的邊緣。作為優(yōu)選，所述覆蓋層的邊緣與所述金屬柵極的邊緣對齊。作為優(yōu)選，所述覆蓋層的邊緣窄于所述金屬柵極的邊緣。根據(jù)本發(fā)明，可以準(zhǔn)確控制高k介電層相對柵極層的突出量，并可以使覆蓋層不突出于柵極層，從而避免出現(xiàn)短路故障，實(shí)現(xiàn)更好的器件性能。附圖說明本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。附圖中：圖1a-1f示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的高k/金屬柵極結(jié)構(gòu)的制作方法中各步驟所獲得器件的示意性剖面圖；圖2示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的高k/金屬柵極結(jié)構(gòu)的制作方法的流程圖。具體實(shí)施方式在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的高k/金屬柵極結(jié)構(gòu)及其制作方法。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時(shí)，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合。下面，參照圖1a-圖1f和圖2來描述本發(fā)明提出的高k/金屬柵極結(jié)構(gòu)的制作方法的詳細(xì)步驟。圖1a-1f示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的高k/金屬柵極結(jié)構(gòu)的制作方法中各步驟所獲得器件的示意性剖面圖。首先，如圖1a所示，提供半導(dǎo)體襯底100。半導(dǎo)體襯底100可以是以下所提到的材料中的至少一種：硅、絕緣體上硅（SOI）、絕緣體上層疊硅（SSOI）、絕緣體上層疊鍺化硅（S-SiGeOI）以及絕緣體上鍺化硅（SiGeOI）、絕緣體上鍺（GeOI）等。雖然在此描述了可以形成半導(dǎo)體襯底100的材料的幾個(gè)示例，但是可以作為半導(dǎo)體襯底的任何材料均落入本發(fā)明的精神和范圍。在一個(gè)實(shí)施例中，在半導(dǎo)體襯底100中形成有隔離結(jié)構(gòu)101，隔離結(jié)構(gòu)101為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)。隔離結(jié)構(gòu)101用于隔離半導(dǎo)體襯底100的有源區(qū)。隔離結(jié)構(gòu)101可以由氧化硅、氮化硅、氮氧化硅、氟摻雜玻璃和/或其它現(xiàn)有的低介電材料形成。半導(dǎo)體襯底100中還可以形成有各種阱(well)結(jié)構(gòu)，為了簡化，圖示中予以省略。接下來，如圖1b所示，在半導(dǎo)體襯底100上依次形成高k介電層102、覆蓋層103、偽柵極層104和硬掩膜層105。高k介電層102的材料可包括氧化鉿、氧化鉿硅、氮氧化鉿硅、氧化鑭、氧化鋯、氧化鋯硅、氧化鈦、氧化鉭、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化鋁等，特別優(yōu)選的是氧化鉿、氧化鋯和氧化鋁。覆蓋層103的材料可包括氮化鈦和氮化鉭，優(yōu)選為氮化鈦。覆蓋層103用于保護(hù)其下方的高k介電層102。偽柵極層104的材料可包括多晶硅、氮化硅或無定形碳，優(yōu)選的是多晶硅，更優(yōu)選的是硼摻雜多晶硅。硼摻雜多晶硅可以使多晶硅偽柵極層轉(zhuǎn)化為非晶態(tài)偽柵極層，從而在后續(xù)的濕法刻蝕工藝中避免出現(xiàn)因?yàn)榫虿煌鴮?dǎo)致刻蝕速率不同的問題，因此刻蝕后的偽柵極層溝槽是平滑的，可以提高器件的可靠性。硼摻雜多晶硅的摻雜量優(yōu)選為1014-1019cm-3，在該摻雜范圍內(nèi)，偽柵極層104在后續(xù)的濕法刻蝕工藝中的刻蝕速率比較快，當(dāng)超出該摻雜范圍時(shí)，其刻蝕速率會下降。硬掩膜層105的材料可以是氮化物或者是其它具有疊層結(jié)構(gòu)的復(fù)合層，優(yōu)選為氮化硅。硬掩膜層105的厚度可以為800埃至2500埃。在一個(gè)實(shí)施例中，在形成高k介電層102之前，在半導(dǎo)體襯底100上形成界面層106。用于形成界面層106的材料可包括硅氧化物（SiOx）。界面層106可以改善載流子遷移率以及降低有效柵氧厚度。界面層106可以采用原子層沉積技術(shù)（ALD）、金屬氧化物化學(xué)氣相沉積技術(shù)（MOCVD）或物理氣相沉積技術(shù)（PVD）等使用氧化劑（例如臭氧或水）進(jìn)行反應(yīng)生成。接下來，采用光刻工藝在硬掩膜層105上形成具有柵極圖形的光刻膠層（未示出）。該具有柵極圖形的光刻膠層可以是通過旋涂工藝形成的光刻膠，然后經(jīng)曝光、顯影、清洗等工藝形成的。此外，為了增強(qiáng)光刻膠層的光吸收率，可以在旋涂光刻膠之前形成底部抗反射涂層等。接下來，如圖1c所示，以上述光刻膠層為掩膜依次刻蝕硬掩膜層105、偽柵極層104和覆蓋層103，停止于高k介電層102表面。優(yōu)選地，采用干法刻蝕工藝依次刻蝕硬掩膜層105、偽柵極層104和覆蓋層103，該干法蝕刻工藝包括但不限于：反應(yīng)離子蝕刻(RIE)、離子束蝕刻、等離子體蝕刻或者激光燒蝕?？梢允褂脝我坏目涛g方法，或者也可以使用多于一個(gè)的刻蝕方法。在這一步驟中可以采用例如終點(diǎn)檢測技術(shù)或控制刻蝕時(shí)間的方法來控制刻蝕終點(diǎn)，以使得干法刻蝕工藝停止在高k介電層102的表面，可以避免后續(xù)的濕法刻蝕工藝對半導(dǎo)體襯底的破壞。此外，后續(xù)的刻蝕工藝會刻蝕高k介電層102的部分側(cè)壁，使高k介電層102的寬度變得難以控制，因此在這一步驟中保留高k介電層102有利于在之后的刻蝕工藝中得到邊緣平滑且寬度易于控制的高k介電層102。這一步驟可以使得硬掩膜層105的邊緣110、偽柵極層104的邊緣109和覆蓋層103的邊緣108對齊，窄于高k介電層102的邊緣107。接下來，如圖1d所示，刻蝕偽柵極層104以減小偽柵極層104的特征尺寸。優(yōu)選地，采用濕法刻蝕工藝刻蝕偽柵極層104。上述濕法刻蝕工藝所采用的溶液優(yōu)選為四甲基氫氧化銨（TMAH）溶液。TMAH中不含金屬離子，不會因?yàn)殡s質(zhì)金屬離子對半導(dǎo)體器件造成損害，TMAH具有與KOH接近的腐蝕速度和選擇比，腐蝕表面效果好，并且TMAH無毒無污染，操作方便。TMAH溶液的濃度可以為2%-30%。濕法刻蝕工藝的持續(xù)時(shí)間可以為5s-50s。在一個(gè)實(shí)施例中，采用刻蝕工藝修整偽柵極層104的特征尺寸以使得柵極層104的特征尺寸相對于硬掩膜層105減小1nm-6nm，優(yōu)選為3nm-6nm，在該范圍內(nèi)，半導(dǎo)體器件的性能表現(xiàn)比較好。這一步驟可以使得偽柵極層104的邊緣109窄于硬掩膜層105的邊緣110和覆蓋層103的邊緣108。接下來，如圖1e所示，刻蝕高k介電層102。優(yōu)選地，采用干法刻蝕工藝刻蝕高k介電層102，該干法蝕刻工藝包括但不限于：反應(yīng)離子蝕刻(RIE)、離子束蝕刻、等離子體蝕刻或者激光燒蝕?？梢允褂脝我坏目涛g方法，或者也可以使用多于一個(gè)的刻蝕方法。在一個(gè)實(shí)施例中，以上述光刻膠層或硬掩膜層105為掩膜刻蝕高k介電層102。優(yōu)選地，上述刻蝕高k介電層102的步驟使得所獲得的器件的高k介電層102的邊緣107與硬掩膜層105的邊緣110和覆蓋層103的邊緣108對齊，突出于偽柵極層104的邊緣109。接下來，如圖1f所示，選擇性刻蝕覆蓋層103。選擇性刻蝕覆蓋層103可以采用干法刻蝕或濕法刻蝕。在一個(gè)實(shí)施例中，選擇性刻蝕覆蓋層103以使得其邊緣108與偽柵極層104的邊緣109對齊。在另一個(gè)實(shí)施例中，選擇性刻蝕覆蓋層103以使得其邊緣108窄于偽柵極層104的邊緣109。當(dāng)覆蓋層103的邊緣108與偽柵極層104的邊緣109對齊或窄于偽柵極層104的邊緣109時(shí)，可以避免發(fā)生短路故障，器件的性能更好。上述選擇性刻蝕覆蓋層103的步驟可以使得覆蓋層103的邊緣窄于硬掩膜層105的邊緣110和高k介電層102的邊緣107。根據(jù)本發(fā)明一個(gè)實(shí)施例，上述方法還可以包括去除上述光刻膠層和硬掩膜層105、形成隔離側(cè)墻、形成源漏區(qū)以及用金屬柵極材料替換偽柵極層104的步驟。圖2示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的高k/金屬柵極結(jié)構(gòu)的制作方法200的流程圖。方法200包括以下步驟：步驟201：提供半導(dǎo)體襯底；步驟202：在所述半導(dǎo)體襯底上依次形成高k介電層、覆蓋層、偽柵極層和硬掩膜層；步驟203：在所述硬掩膜層上形成具有柵極圖形的光刻膠層；步驟204：以所述光刻膠層為掩膜依次刻蝕所述硬掩膜層、所述偽柵極層和所述覆蓋層，停止于所述高k介電層表面；步驟205：刻蝕所述偽柵極層以減小所述偽柵極層的特征尺寸；步驟206：刻蝕所述高k介電層；步驟207：選擇性刻蝕所述覆蓋層。根據(jù)本發(fā)明所提出的高k/金屬柵極結(jié)構(gòu)的制作方法，由于偽柵極層、覆蓋層和高k介電層分開刻蝕，因此可以分別選擇和控制各層的刻蝕量，選擇的自由度大。與現(xiàn)有技術(shù)采用錐形高k剖面相比，本發(fā)明的方法更精確，可以準(zhǔn)確控制高k介電層相對柵極層的突出量，并可以使覆蓋層不突出于柵極層，從而避免出現(xiàn)短路故障，實(shí)現(xiàn)更好的器件性能。根據(jù)本發(fā)明另一方面，還提供了一種高k/金屬柵極結(jié)構(gòu)，包括：半導(dǎo)體襯底；在半導(dǎo)體襯底上依次形成的高k介電層、覆蓋層、金屬柵極和硬掩膜層，其中，高k介電層的邊緣突出于金屬柵極的邊緣而覆蓋層的邊緣不突出于金屬柵極的邊緣。在一個(gè)實(shí)施例中，覆蓋層的邊緣與金屬柵極的邊緣對齊。在另一個(gè)實(shí)施例中，覆蓋層的邊緣窄于金屬柵極的邊緣。上述高k/金屬柵極結(jié)構(gòu)是采用方法200制作的，參考附圖1a-1f以及圖2可以理解其具體結(jié)構(gòu)及制作方法，在此不再贅述。本發(fā)明提供的高k/金屬柵極結(jié)構(gòu)，與現(xiàn)有技術(shù)相比，器件性能更好，并且可以避免出現(xiàn)短路故障。本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。