存儲(chǔ)陣列及其操作方法和制造方法
【專利摘要】公開了存儲(chǔ)陣列及其操作方法和制造方法。一示例存儲(chǔ)陣列可以包括：成行列設(shè)置以形成陣列的多個(gè)基于第一納米線的選擇晶體管；以及在選擇晶體管陣列上堆疊的多個(gè)存儲(chǔ)單元層，每一存儲(chǔ)單元層包括與選擇晶體管陣列相對(duì)應(yīng)的阻變器件的陣列。阻變器件可以包括由第二納米線、繞第二納米線形成的阻變材料層以及繞阻變材料層形成的電極層構(gòu)成MIM配置。該存儲(chǔ)陣列還可以包括：多條選擇線，每一條選擇線電連接至相應(yīng)的一行選擇晶體管；多條位線，每一條位線電連接至相應(yīng)的一列選擇晶體管的一端，各選擇晶體管的另一端分別電連接至相鄰的存儲(chǔ)單元層中相應(yīng)的阻變器件的第二納米線；多條字線，每一條字線電連接至相應(yīng)的存儲(chǔ)單元層的電極層。
【專利說(shuō)明】存儲(chǔ)陣列及其操作方法和制造方法

【技術(shù)領(lǐng)域】
[0001]本公開一般地涉及存儲(chǔ)器領(lǐng)域，更具體地，涉及三維結(jié)構(gòu)的存儲(chǔ)陣列及其操作方法和制造方法。

【背景技術(shù)】
[0002]目前，微電子工業(yè)的發(fā)展推動(dòng)著存儲(chǔ)器技術(shù)的不斷進(jìn)步，提高集成密度和降低生產(chǎn)成本是存儲(chǔ)器產(chǎn)業(yè)追求的目標(biāo)。非揮發(fā)性存儲(chǔ)器具有在無(wú)電源供應(yīng)時(shí)仍能保持?jǐn)?shù)據(jù)信息的優(yōu)點(diǎn)，在信息存儲(chǔ)領(lǐng)域具有非常重要的地位。
[0003]采用阻變材料的新型非揮發(fā)性存儲(chǔ)器具有高速度(< Ins)、低操作電壓(< 1.5V)，高存儲(chǔ)密度、易于集成等優(yōu)點(diǎn)，是下一代半導(dǎo)體存儲(chǔ)器的強(qiáng)有力競(jìng)爭(zhēng)者。這種阻變存儲(chǔ)器一般具有M-1-M (Metal-1nsulator-Metal，金屬-絕緣體-金屬)結(jié)構(gòu)，即在兩個(gè)金屬電極之間夾有阻變材料層。
[0004]阻變材料一般是過(guò)渡金屬氧化物，例如Pra7Caa sMnO^LahCaxMnO^NiCKT1yHf^、ZrO2, ZnO等等，并且可以采用例如Al、Gd、La、Sr、Ti等元素進(jìn)行摻雜。阻變材料可以表現(xiàn)出兩個(gè)穩(wěn)定的狀態(tài)，即高阻態(tài)和低阻態(tài)，例如分別對(duì)應(yīng)數(shù)字“O”和“ I ”。由高阻態(tài)到低阻態(tài)的轉(zhuǎn)變可以稱作編程或者置位(SET)操作，由低阻態(tài)到高阻態(tài)的轉(zhuǎn)變可以稱作擦除或者復(fù)位(RESET)操作。
[0005]阻變存儲(chǔ)器可以包括按行和列排列的多個(gè)阻變存儲(chǔ)器件的陣列。按照存儲(chǔ)單元的基本配置，可以將阻變存儲(chǔ)器分為1T-1R或1D-1R兩種。在1T-1R配置的阻變存儲(chǔ)器中，每一個(gè)存儲(chǔ)單元由一個(gè)選擇晶體管和一個(gè)阻變器件組成。通過(guò)控制選定存儲(chǔ)單元的選擇晶體管，可以向指定的存儲(chǔ)單元寫入或擦除數(shù)據(jù)。在1D-1R配置的阻變存儲(chǔ)器中，每一個(gè)存儲(chǔ)單元由一個(gè)二極管和一個(gè)阻變器件組成。由于二極管占用的芯片面積(footprint)小于晶體管的芯片面積，因此，1D-1R配置的阻變存儲(chǔ)器可以實(shí)現(xiàn)高存儲(chǔ)密度。在1D-1R配置的阻變存儲(chǔ)器中，二極管用于防止旁路的串?dāng)_影響。在阻變存儲(chǔ)器的每一行和每一列上分別連接選擇晶體管。通過(guò)控制選定行和列的選擇晶體管，可以向指定的存儲(chǔ)單元寫入或擦除數(shù)據(jù)。二極管應(yīng)當(dāng)設(shè)計(jì)成提供足夠的驅(qū)動(dòng)電流以確保電阻態(tài)的轉(zhuǎn)變。
[0006]為了進(jìn)一步提高存儲(chǔ)密度，可以采用三維集成的阻變存儲(chǔ)器。通過(guò)在襯底上垂直堆疊多層的阻變存儲(chǔ)器件，可以成倍地提高存儲(chǔ)密度而沒(méi)有顯著增加芯片面積和增加制造成本。然而，采用1D-1T配置或1D-1R配置的阻變存儲(chǔ)器由于晶體管或二極管的存在難以三維集成。通常，二極管的工作電流與其芯片面積成正比。在二極管的尺寸縮小之后，二極管可能難以提供足夠大的驅(qū)動(dòng)電流。


【發(fā)明內(nèi)容】

[0007]本公開的目的至少部分地在于提供一種三維結(jié)構(gòu)的存儲(chǔ)陣列及其制造方法。
[0008]根據(jù)本公開的一個(gè)方面，提供了一種存儲(chǔ)陣列，包括:沿第一方向成行且沿第二方向成列設(shè)置從而形成陣列的多個(gè)基于第一納米線的選擇晶體管；沿第三方向堆疊的多個(gè)存儲(chǔ)單元層，每一存儲(chǔ)單元層包括與選擇晶體管陣列相對(duì)應(yīng)的阻變器件的陣列，每一阻變器件包括繞第二納米線形成的阻變材料層以及繞阻變材料層形成的電極層，每一存儲(chǔ)單元層中各阻變器件共用相同的電極層，各存儲(chǔ)單元層中彼此對(duì)應(yīng)的阻變器件共用相同的第二納米線，各存儲(chǔ)單元層中彼此對(duì)應(yīng)的阻變器件共用相同的阻變材料層，各存儲(chǔ)單元層的電極層之間通過(guò)隔離層彼此電隔離；多條選擇線，每一條選擇線電連接至相應(yīng)的一行選擇晶體管；多條位線，每一條位線電連接至相應(yīng)的一列選擇晶體管的一端，各選擇晶體管的另一端分別電連接至相鄰的存儲(chǔ)單元層中相應(yīng)的阻變器件的第二納米線；多條字線，每一條字線電連接至相應(yīng)的存儲(chǔ)單元層的電極層。
[0009]根據(jù)本公開的另一方面，提供了一種對(duì)上述存儲(chǔ)陣列進(jìn)行操作的方法，包括:通過(guò)與目標(biāo)阻變器件相對(duì)應(yīng)的選擇線和位線，選擇與目標(biāo)阻變器件相對(duì)應(yīng)的選擇晶體管，使該選擇晶體管導(dǎo)通；以及通過(guò)與目標(biāo)阻變器件相對(duì)應(yīng)的字線，向目標(biāo)阻變器件的電極層施加讀取或者擦寫電壓，以對(duì)目標(biāo)阻變器件進(jìn)行讀取或者擦寫操作。
[0010]根據(jù)本公開的再一方面，提供了一種制造存儲(chǔ)陣列的方法，包括:在襯底上形成多個(gè)第一納米線，并基于第一納米線形成多個(gè)選擇晶體管，其中選擇晶體管沿第一方向成行且沿第二方向成列設(shè)置從而形成陣列；在襯底上形成多條沿第二方向延伸的位線，每一條位線電連接至相應(yīng)的一列選擇晶體管的一端；在襯底上第一納米線之間的間隙中填充第一隔離層，并嵌入于第一隔離層中形成沿第一方向延伸的多條選擇線，每一條選擇線電連接至相應(yīng)的一行選擇晶體管；在第一隔離層上交替形成多個(gè)電極層和第二隔離層；與選擇晶體管的陣列相對(duì)應(yīng)，貫穿交替堆疊的所述多個(gè)電極層和第二隔離層，形成多個(gè)孔，以露出相應(yīng)選擇晶體管的第一納米線；在所述多個(gè)孔的側(cè)壁上形成阻變材料層，并在所述多個(gè)孔內(nèi)形成第二納米線。。
[0011]根據(jù)本公開的實(shí)施例，存儲(chǔ)單元(即，阻變器件)可以形成垂直交差陣列，適于三維集成，從而可以顯著提高存儲(chǔ)陣列的集成密度。通過(guò)晶體管陣列控制多個(gè)存儲(chǔ)單元層，可以實(shí)現(xiàn)對(duì)每一存儲(chǔ)單元的獨(dú)立隨機(jī)訪問(wèn)(讀取和擦/寫等)。另外，根據(jù)本公開實(shí)施例，無(wú)需為每一存儲(chǔ)單元串聯(lián)二極管，就可避免陣列串?dāng)_問(wèn)題。

【專利附圖】

【附圖說(shuō)明】
[0012]通過(guò)以下參照附圖對(duì)本公開實(shí)施例的描述，本公開的上述以及其他目的、特征和優(yōu)點(diǎn)將更為清楚，在附圖中:
[0013]圖1是示出了根據(jù)本公開實(shí)施例的存儲(chǔ)陣列的示意透視圖；
[0014]圖2是示出了根據(jù)本公開實(shí)施例的選擇晶體管的示意圖，其中左側(cè)示出了透視圖，右側(cè)示出了截面圖；
[0015]圖3是示出了根據(jù)本公開實(shí)施例的存儲(chǔ)單元(阻變器件)的示意圖，其中左側(cè)示出了透視圖，右側(cè)示出了截面圖；
[0016]圖4是示出了根據(jù)本公開另一實(shí)施例的存儲(chǔ)單元(阻變器件)的示意截面圖；
[0017]圖5是示出了根據(jù)本公開實(shí)施例的對(duì)選定存儲(chǔ)單元(阻變器件)進(jìn)行編程或擦除操作的示意圖；
[0018]圖6是示出了根據(jù)本公開實(shí)施例的對(duì)存儲(chǔ)單元(阻變器件)進(jìn)行讀取操作的示意圖；以及
[0019]圖7是示出了根據(jù)本公開實(shí)施例的制造存儲(chǔ)陣列的方法中若干步驟的示意圖。

【具體實(shí)施方式】
[0020]以下，將參照附圖來(lái)描述本公開的實(shí)施例。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本公開的范圍。此外，在以下說(shuō)明中，省略了對(duì)公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本公開的概念。
[0021]在附圖中示出了根據(jù)本公開實(shí)施例的各種結(jié)構(gòu)示意圖。這些圖并非是按比例繪制的，其中為了清楚表達(dá)的目的，放大了某些細(xì)節(jié)，并且可能省略了某些細(xì)節(jié)。圖中所示出的各種區(qū)域、層的形狀以及它們之間的相對(duì)大小、位置關(guān)系僅是示例性的，實(shí)際中可能由于制造公差或技術(shù)限制而有所偏差，并且本領(lǐng)域技術(shù)人員根據(jù)實(shí)際所需可以另外設(shè)計(jì)具有不同形狀、大小、相對(duì)位置的區(qū)域/層。
[0022]在本公開的上下文中，當(dāng)將一層/器件稱作位于另一層/器件“上”時(shí)，該層/器件可以直接位于該另一層/器件上，或者它們之間可以存在居中層/器件。另外，如果在一種朝向中一層/器件位于另一層/器件“上”，那么當(dāng)調(diào)轉(zhuǎn)朝向時(shí)，該層/器件可以位于該另一層/器件“下”。
[0023]在下文中描述了本公開實(shí)施例的許多特定的細(xì)節(jié)，例如器件的結(jié)構(gòu)、材料、尺寸、處理工藝和技術(shù)，以便更清楚地理解本公開的技術(shù)。但正如本領(lǐng)域的技術(shù)人員能夠理解的那樣，可以不按照這些特定的細(xì)節(jié)來(lái)實(shí)現(xiàn)本公開的技術(shù)。除非在下文中特別指出，半導(dǎo)體器件中的各個(gè)部分可以由本領(lǐng)域的技術(shù)人員公知的材料構(gòu)成。
[0024]圖1是示出了根據(jù)本公開實(shí)施例的存儲(chǔ)陣列的示意透視圖。如圖1所示，存儲(chǔ)陣列100可以包括多個(gè)選擇晶體管102和多個(gè)存儲(chǔ)單元104。
[0025]選擇晶體管102可以按行(例如，沿第一方向)和列(例如，沿與第一方向交叉的第二方向)排列，從而形成陣列。例如，在圖1中示出了 2X2的選擇晶體管陣列，陣列中每一選擇晶體管被標(biāo)注為Tu，其中，i表示行的索引且I < i < N，j表示列的索引I < j < M，N為行數(shù)，M為列數(shù)。在圖1的示例中，N = 2且M = 2，但是本公開不限于此，N和M可以是任意合適的自然數(shù)。根據(jù)一有利實(shí)施例，第一方向和第二方向可以彼此垂直。當(dāng)然，本公開不限于此，第一方向和第二方向之間的角度可以偏離90度。每一選擇晶體管的結(jié)構(gòu)將在以下參照?qǐng)D2進(jìn)一步詳細(xì)說(shuō)明。
[0026]存儲(chǔ)單元104分多層堆疊設(shè)置，在每一層中存儲(chǔ)單元104也可以按行和列排列而形成陣列。例如，在每一存儲(chǔ)單元層中，存儲(chǔ)單元104按照與選擇晶體管102的陣列相對(duì)應(yīng)的方式，沿第一方向排列成行，且沿第二方向排列成列。例如，在圖1中示出了 2X2的存儲(chǔ)單元陣列，陣列中每一存儲(chǔ)單元被標(biāo)注為R1M,其中，I表示層的索引且I彡I彡S，i和j同樣分別是行索引和列索引(因?yàn)榇鎯?chǔ)單元陣列與選擇晶體管陣列相對(duì)應(yīng)，或者說(shuō)排列方式相同)，S為存儲(chǔ)單元陣列的層數(shù)。在圖1的示例中，S = 2，但是本公開不限于此，S可以是任意合適的自然數(shù)。各存儲(chǔ)單元層可以按照與第一方向和第二方向所在平面成一定角度的第三方向堆疊。根據(jù)一有利實(shí)施例，第三方向可以垂直于第一方向和第二方向所在平面。當(dāng)然，本公開不限于此，第三方向可以相對(duì)于第一方向和第二方向所在的平面成一定的角度。每一存儲(chǔ)單元的結(jié)構(gòu)將在以下參照?qǐng)D3進(jìn)一步詳細(xì)說(shuō)明。
[0027]根據(jù)本公開的實(shí)施例，相鄰存儲(chǔ)單元層中彼此對(duì)應(yīng)(具體地，處于陣列中相同位置處)的存儲(chǔ)單元104可以彼此電連接。這樣，各層中的存儲(chǔ)單元Rlj^R2μ、…、Rsμ串彼此電連接在一起。
[0028]存儲(chǔ)陣列100還可以包括多條選擇線106。這多條選擇線106可以分別電連接到相應(yīng)的一行選擇晶體管102。具體地，選擇線106可以連接到選擇晶體管102的控制端(或者，柵極)，以控制選擇晶體管102的開啟/關(guān)斷。例如，每一條選擇線106可以沿第一方向延伸，且各選擇線106可以沿第二方向間隔排列。在圖1的示例中，與2X2的選擇晶體管陣列相對(duì)應(yīng)，示出了選擇線SLi,其中i為行索引。
[0029]這里需要指出的是，圖1中所示的選擇線106的形式和排列方式是為了簡(jiǎn)化布局和制造工藝。選擇線106的其他形式和布局也是可能的。例如，選擇線SLi可以延伸通過(guò)相應(yīng)的第i行選擇晶體管的附近(而不是如圖1所示那樣與該行選擇晶體管相交)，并直接電接觸該行中的各選擇晶體管或者通過(guò)從中分支的接觸部與該行中的各選擇晶體管電連接。另外，盡管在圖1中將各選擇線SLi示出為在第i行的各選擇晶體管之間延伸的分段形式，但是也可以形成為連續(xù)延伸(例如，通過(guò)加大選擇線的寬度從而使其能夠容納選擇晶體管的整個(gè)寬度)。
[0030]存儲(chǔ)陣列100還可以包括多條位線108。這多條位線108可以分別電連接到相應(yīng)的一列選擇晶體管102。具體地，位線108可以連接至選擇晶體管102的一端，如源極端。例如，每一條位線108可以沿第二方向延伸，且各位線108可以沿第一方向間隔排列。在圖1的示例中，與2X2的選擇晶體管陣列相對(duì)應(yīng)，示出了位線BLp其中j為列索引。
[0031]這里需要指出的是，圖1中所示的位線108的形式和排列方式是為了簡(jiǎn)化布局和制造工藝。位線108的其他形式和布局也是可能的。例如，位線BLj可以延伸通過(guò)相應(yīng)的第j列選擇晶體管的附近(而不是如圖1所示那樣與該行選擇晶體管的一端對(duì)準(zhǔn))，并直接電接觸該行中的各選擇晶體管或者通過(guò)從中分支的接觸部與該行中的各選擇晶體管電連接。
[0032]根據(jù)本公開的實(shí)施例，選擇晶體管的溝道與選擇晶體管陣列的平面(即，第一方向和第二方向所在的平面)不共面，例如可以沿第三方向延伸。在此，將這樣設(shè)置的晶體管稱作“垂直型”晶體管。由于這種垂直型設(shè)置，可以通過(guò)簡(jiǎn)單地將存儲(chǔ)單元層堆疊在晶體管陣列上方(例如使得存儲(chǔ)單元Rfi與Tu沿第三方向大致對(duì)準(zhǔn))，就能夠容易地使選擇晶體管陣列中每一選擇晶體管Tu的另一端(例如，漏極端)電連接至相鄰的存儲(chǔ)單元層(即，第I層)中相應(yīng)的存儲(chǔ)單元Rlj+這樣，每一選擇晶體管Tij可以電連接至一串存儲(chǔ)單元
T? T?...T?
iVlj-1 Λ iV2j-1 Λ Λ ivSj-1 °
[0033]存儲(chǔ)陣列100還可以包括多條字線110。這多條字線110可以分別電連接到相應(yīng)的一層存儲(chǔ)單元。例如，字線110可以形成為與存儲(chǔ)單元層相對(duì)應(yīng)的板狀電極，且各字線110可以沿第三方向堆疊(之間可以通過(guò)隔離層彼此電隔離，如下所述)。在圖1的示例中，示出了字線WL1，其中I為層索引。
[0034]這里需要指出的是，圖1中將字線110與存儲(chǔ)單元的電極層(參見以下結(jié)合圖3的描述)一起示出。但是應(yīng)當(dāng)理解，字線WL1可以如同選擇線SLi和位線BLj那樣設(shè)置為平行排列的一系列布線，這些布線分別通過(guò)相應(yīng)的導(dǎo)電通道(via)而電連接至相應(yīng)的電極層。
[0035]在圖1的示意圖中，為了清楚的目的，各部件之間留有空間。但是，這些空間中可以包括填充層(如絕緣的隔離層)等。
[0036]以下，參照?qǐng)D2，說(shuō)明選擇晶體管的示例配置。如圖2所示，選擇晶體管200可以包括基于納米線的晶體管。在此需要指出的是，本領(lǐng)域中已經(jīng)提出了多種基于納米線的晶體管結(jié)構(gòu)，任何合適的結(jié)構(gòu)均可應(yīng)用于本公開的技術(shù)。
[0037]具體地，選擇晶體管200可以包括第一納米線202、繞第一納米線202中部形成的柵介質(zhì)層204以及繞柵介質(zhì)層204形成的柵電極層206。第一納米線202可以包括合適的半導(dǎo)體材料如硅(Si)或者鍺(Ge)等，直徑為約5-100nm。柵介質(zhì)層204可以包括合適的電介質(zhì)材料，如氧化物(氧化硅、氧化鉿)等，厚度為約4-30nm。柵電極206可以包括合適的導(dǎo)電材料，例如Al、Cu、W、TiN, TaN,多晶硅等，厚度為約4_30nm。在第一納米線202被柵介質(zhì)層204和/或柵電極206露出的部分中，例如可以通過(guò)摻雜，形成源極端208和漏極端210。
[0038]這里需要指出的是，在圖2的示例中，將柵電極206示出為在縱向上的延伸長(zhǎng)度小于柵介質(zhì)層204的延伸長(zhǎng)度。但是，本公開不限于此。例如，柵電極206的延伸長(zhǎng)度可以與柵介質(zhì)層204的延伸長(zhǎng)度大致相同。另外，源極端208和漏極端210可以延伸到納米線202的相應(yīng)端部。
[0039]以下，參照?qǐng)D3，說(shuō)明存儲(chǔ)單元的示例配置。存儲(chǔ)單元可以包括阻變器件，阻變器件例如可以實(shí)現(xiàn)為M-1-M的配置。根據(jù)一有利示例，與基于(第一)納米線的選擇晶體管相適應(yīng)，存儲(chǔ)單元也基于納米線形成。
[0040]具體地，存儲(chǔ)單元300可以包括第二納米線302 (可以稱作“內(nèi)電極”)、繞第二納米線302形成的阻變材料層304以及繞阻變材料層304形成的電極層306 (可以稱作“外電極”或“水平/平面電極”)。第二納米線302可以包括合適的導(dǎo)電材料，如金屬例如Pt、TiN、TaN、T1、N1、Cu、Al、W、Hf、Ta中的任意一種或多種，直徑為約5-100nm。阻變材料層304可以包括合適的阻變材料，如 Hf02、N1、T12, Zr02、W03、Ta2O5, A1203、CeO2, La2O3, Gd2O3 中的任意一種或多種，厚度為約4_20nm。電極層306可以包括合適的導(dǎo)電材料,如金屬例如Pt、TiN、TaN、T1、N1、Cu、Al、W、Hf、Ta。這樣，第二納米線302、阻變材料層304和電極層306構(gòu)成MM配置，且第二納米線302和電極層306構(gòu)成該阻變器件300的兩個(gè)電極。
[0041]在利用圖3所示的存儲(chǔ)單元配置的情況下，每一存儲(chǔ)單元層中各阻變器件可以共享相同的電極層306。這樣，電極層可以形成為與該存儲(chǔ)單元層相對(duì)應(yīng)的板狀電極，如圖1中的WL1所示。這種情況下，電極層即可構(gòu)成字線(或者例如通過(guò)導(dǎo)電通道等互連結(jié)構(gòu)與字線電連接)。
[0042]另外，可以通過(guò)簡(jiǎn)單地將每一存儲(chǔ)單元層沿納米線302的延伸方向(該方向可以規(guī)定為第三方向)堆疊(例如使得相鄰兩層I和1+1中的對(duì)應(yīng)阻變器件R1M與R(1+lhM，特別是它們各自的納米線302，大致對(duì)準(zhǔn))，就能夠容易地使這些阻變器件電連接(通過(guò)作為阻變器件的內(nèi)電極的納米線302)。這樣，各層中的存儲(chǔ)單元Rlj+ R2j_1、…、RSj_i串可以容易地電連接在一起。
[0043]在這樣的配置中，各存儲(chǔ)單元層中彼此對(duì)應(yīng)的阻變器件可以共用相同的第二納米線。例如，在圖1所示的配置中，示出了沿第三方向在各存儲(chǔ)單元層中連續(xù)延伸的多條第二納米線114。另外，在這種情況下，各存儲(chǔ)單元層中彼此對(duì)應(yīng)的阻變器件可以共用相同的阻變材料層。具體地，各阻變材料層可以繞第二納米線114在各存儲(chǔ)單元層中連續(xù)延伸。這里需要指出的是，在圖1中為了清楚地示出各阻變器件的結(jié)構(gòu)，將它們的阻變材料層示出為斷續(xù)的形式。事實(shí)上，圖1中沿第三方向?qū)?zhǔn)的各阻變器件的阻變材料層可以形成為連續(xù)。這在以下將進(jìn)一步描述。
[0044]由于選擇晶體管和存儲(chǔ)單元都可以基于納米線，因此在將存儲(chǔ)單元層堆疊到選擇晶體管陣列上時(shí)，可以使得選擇晶體管的第一納米線202與存儲(chǔ)單元的第二納米線302彼此大致對(duì)準(zhǔn)，從而例如沿相同的第三方向延伸。圖1中示出了這樣的情況，其中選擇晶體管的納米線112與存儲(chǔ)單元的納米線114彼此對(duì)準(zhǔn)沿第三方向延伸。這樣的三維結(jié)構(gòu)特別易于制造。在此需要指出的是，在附圖1中，僅為方便起見，沒(méi)有示出納米線112與納米線114之間的邊界。
[0045]以下，參照?qǐng)D4，說(shuō)明存儲(chǔ)單元的另一示例配置。如圖4中的虛線框所示，每一存儲(chǔ)單元同樣可以包括納米線402、繞納米線402形成的阻變材料層404以及繞阻變材料層404形成的電極層406。關(guān)于納米線402、阻變材料層404和電極層406的詳情，可以參見以上結(jié)合圖3的說(shuō)明。在圖4的示例中，從下至上一共堆疊了 5層存儲(chǔ)單元層，每一存儲(chǔ)單元層中示出了4個(gè)存儲(chǔ)單元。當(dāng)然，本公開不局限于具體的層數(shù)和存儲(chǔ)單元數(shù)目。各層之間可以通過(guò)隔離層408彼此電隔離。隔離層408例如可以包括合適的電介質(zhì)材料，如氧化物(例如氧化娃)，厚度為約5-50nm。
[0046]在該配置中，相應(yīng)的一串存儲(chǔ)單元(例如，上述R1^R2P -^Rsjm)中的至少一部分可以共用相同的納米線。也即，納米線402可以延伸通過(guò)多個(gè)存儲(chǔ)單元層。另外，在這種情況下，這些存儲(chǔ)單元共用相同的阻變材料層也是有利的。也即，阻變材料層404也可以繞納米線402延伸通過(guò)多個(gè)存儲(chǔ)單元層。
[0047]利用這種配置，可以通過(guò)簡(jiǎn)單地交替沉積電極層406和隔離層408，并針對(duì)多個(gè)存儲(chǔ)單元層一起形成納米線402以及繞納米線402的阻變材料層404，即可形成堆疊的多個(gè)存儲(chǔ)單元層，每一層中具有與納米線402相對(duì)應(yīng)的存儲(chǔ)單元陣列。
[0048]以下，參照?qǐng)D5，說(shuō)明對(duì)如上配置的存儲(chǔ)陣列進(jìn)行數(shù)據(jù)擦寫操作的示例方法。圖5以簡(jiǎn)化電路圖的形式示意性示出了一存儲(chǔ)陣列。如圖5所示，該存儲(chǔ)陣列可以包括多個(gè)選擇晶體管502和多個(gè)存儲(chǔ)單元504。由于存儲(chǔ)單元504可以由阻變器件實(shí)現(xiàn)，因此在圖5中將其示出為具有兩個(gè)端子的電阻元件形式。另外，該存儲(chǔ)陣列還可以包括選擇線506、位線508和字線510。存儲(chǔ)陣列中的這些部件例如是按照上述實(shí)施例配置的。
[0049]此外，在圖5中還將選擇晶體管502標(biāo)示為Tij，將存儲(chǔ)單元504標(biāo)示為R1M，將選擇線506標(biāo)示為SLi,將位線標(biāo)示為BLj,將字線標(biāo)示為WL115它們的下標(biāo)與上述實(shí)施例中具有相同的含義，只是由于示出的陣列規(guī)模不同而可能具有不同的數(shù)值。在此，還需要指出的是，在圖5中每一字線WL1被示出為兩條。但是，如上所述，每一字線WL1可以代表器件中的同一部件(例如，上述板狀電極)。
[0050]在需要對(duì)目標(biāo)存儲(chǔ)單元(例如，圖5中虛線圈所示的存儲(chǔ)單元R22J進(jìn)行數(shù)據(jù)擦寫時(shí)，可以通過(guò)與該目標(biāo)存儲(chǔ)單元相對(duì)應(yīng)的選擇線(該示例中，SL1)和位線(該示例中，BL2),來(lái)選擇與該目標(biāo)存儲(chǔ)單元相對(duì)應(yīng)的選擇晶體管(該示例中，T12),以使該選擇晶體管(T12)開啟。例如，這可以通過(guò)向與該目標(biāo)存儲(chǔ)單元相對(duì)應(yīng)的選擇線(該示例中，SL1)施加開啟電壓而使其余選擇線電浮置，同時(shí)將與該目標(biāo)存儲(chǔ)單元相對(duì)應(yīng)的位線(該示例中，BL2)接地而使其余位線電浮置來(lái)實(shí)現(xiàn)。隨后，可以通過(guò)與該目標(biāo)存儲(chǔ)單元相對(duì)應(yīng)的字線(該示例中，WL2)，施加編程或擦除電壓，以在目標(biāo)存儲(chǔ)單元中寫入數(shù)據(jù)或擦除數(shù)據(jù)。這樣，由于選擇晶體管(T12)導(dǎo)通，從而經(jīng)字線(WL2)和位線(BL2)在目標(biāo)存儲(chǔ)單元(R2H)的兩個(gè)端子之間施加了編程/擦除電壓。為避免對(duì)與導(dǎo)通的選擇晶體管(T12)相對(duì)應(yīng)的存儲(chǔ)單元串(該示例中，R1H、R22^1和R32J中目標(biāo)存儲(chǔ)單元(該示例中，R22^1)之外的其余存儲(chǔ)單元錯(cuò)誤編程/擦除，在向與目標(biāo)存儲(chǔ)單元(Rn)相對(duì)應(yīng)的字線(WL2)施加編程/擦除電壓的同時(shí)，可以向其余字線(該示例中，WL1和WL3)施加編程/擦除電壓的一半。這樣，目標(biāo)存儲(chǔ)單元之外的其余存儲(chǔ)單元的兩個(gè)端子之間施加的電壓不會(huì)超過(guò)編程/擦除電壓的一半，從而不會(huì)被錯(cuò)誤地編程/擦除。在此，可以選擇合適的阻變材料，使得阻變器件在半編程/擦除電壓下不會(huì)發(fā)生意外的編程/擦除操作。
[0051]以下，參照?qǐng)D6，說(shuō)明對(duì)如上配置的存儲(chǔ)陣列進(jìn)行數(shù)據(jù)讀取操作的示例方法。圖6示出了與圖5相同的存儲(chǔ)陣列。關(guān)于該存儲(chǔ)陣列的配置，可以參見以上結(jié)合圖5的描述。
[0052]在需要對(duì)目標(biāo)存儲(chǔ)單元(例如，圖6中虛線橢圓圈所示的存儲(chǔ)單元R21_p R22^1和R23-!，即，在該實(shí)施例中，可以一次讀取多個(gè)存儲(chǔ)單元)進(jìn)行讀取時(shí)，可以通過(guò)與目標(biāo)存儲(chǔ)單元相對(duì)應(yīng)的選擇線(該示例中，SL1)和位線(該示例中，BL1-BL3),來(lái)選擇與該目標(biāo)存儲(chǔ)單元相對(duì)應(yīng)的選擇晶體管(該示例中，Tn、T12和T13),以使該選擇晶體管(Τη、Τ12和T13)開啟。例如，這可以通過(guò)向與目標(biāo)存儲(chǔ)單元相對(duì)應(yīng)的選擇線(該示例中，SL1)施加開啟電壓而使其余選擇線電浮置，同時(shí)將與目標(biāo)存儲(chǔ)單元相對(duì)應(yīng)的位線(該示例中，BL1-BL3)接地而使其余位線電浮置來(lái)實(shí)現(xiàn)。隨后，可以通過(guò)與目標(biāo)存儲(chǔ)單元相對(duì)應(yīng)的字線(該示例中，WL2)，施加讀取電壓。這樣，就在目標(biāo)存儲(chǔ)單元(該示例中，R21-P R2H和R23J的兩端施加了讀取電壓。因此，這些被施加了讀取電壓的存儲(chǔ)單元(該示例中，R21-PR22-^P IW1)中存儲(chǔ)的數(shù)據(jù)可以通過(guò)相應(yīng)的位線(該示例中BLp BL2和BLx)而被讀出(通過(guò)讀出放大器，未示出)。為了避免存儲(chǔ)單元之間的串?dāng)_，可以使其余字線(該示例中，WL1和WL3)接地。
[0053]因此，根據(jù)本公開的該示例，可以通過(guò)一次讀取操作，讀出多個(gè)存儲(chǔ)單元中的數(shù)據(jù)，從而可以提高讀取效率。當(dāng)然，也可以一次一個(gè)存儲(chǔ)單元的讀取。例如，這可以通過(guò)僅將與一個(gè)目標(biāo)存儲(chǔ)單元相對(duì)應(yīng)的一條位線接地而是其余位線電浮置來(lái)實(shí)現(xiàn)。
[0054]以下，參照?qǐng)D7，說(shuō)明制造存儲(chǔ)陣列的示例方法。
[0055]如圖7(a)所示，可以首先在半導(dǎo)體襯底1000如硅襯底上制造第一納米線1002的陣列。例如，第一納米線1002可以沿第一方向(例如，圖7中垂直于紙面的方向)成行且沿第二方向(例如，圖7中的左右方向)成列設(shè)置。本領(lǐng)域中存在多種方法來(lái)制造納米線。例如，納米線的陣列可以通過(guò)對(duì)襯底進(jìn)行刻蝕來(lái)形成。在這種情況下，如圖1所示，納米線1002與襯底1000可以為一體。然后，可以基于第一納米線1002，形成選擇晶體管。本領(lǐng)域中存在多種方法來(lái)以納米線為基礎(chǔ)制造晶體管。例如，可以先淀積柵介質(zhì)層如S12，再淀積柵極層如金屬例如Al，然后回蝕Al形成柵極結(jié)構(gòu)，最后通過(guò)離子注入形成源、漏。在此，僅為圖示方便的目的，沒(méi)有示出選擇晶體管的詳細(xì)構(gòu)造。
[0056]另外，在形成有第一納米線1002(選擇晶體管)的襯底1000上，可以形成沿第二方向(圖7中的左右方向)延伸的位線1004。例如，這可以通過(guò)在襯底1000上沉積位線金屬層如Ti并回蝕，且隨后對(duì)回蝕后的位線金屬層進(jìn)行構(gòu)圖來(lái)實(shí)現(xiàn)。根據(jù)一示例，可以如此進(jìn)行構(gòu)圖，使得構(gòu)圖后的位線與選擇晶體管的一端(圖7中第一納米線1004的下端，例如源端)直接接觸并因此電連接。在這種情況下，位線金屬層回蝕后的厚度應(yīng)使位線不會(huì)與選擇晶體管的柵極電接觸。
[0057]接下來(lái)，可以在襯底1000上形成隔離層以填充納米線1002(選擇晶體管)之間的間隙，并嵌入于隔離層形成沿第一方向(圖7中垂直于紙面的方向)延伸的選擇線1008。具體地，如圖7(b)所示，可以先在襯底1000上例如通過(guò)沉積形成一隔離層預(yù)備層1006，并對(duì)其回蝕使其僅部分地填充納米線1002(選擇晶體管)之間的間隙。接著，可以在該隔離層預(yù)備層1006上形成沿第二方向延伸的選擇線1008。選擇線的形成方式可以與位線的形成方式相同，除了被構(gòu)圖為沿不同方向延伸之外。這里需要指出的是，在圖7(b)中沒(méi)有示出選擇線1008與選擇晶體管的柵極之間的電連接。根據(jù)一示例，選擇線1008可以被構(gòu)圖為與選擇晶體管的柵極直接接觸并因此電連接。在這種情況下，隔離層預(yù)備層1006的厚度應(yīng)使得選擇線與選擇晶體管的柵電極處于大致相同的高度，而且選擇線的厚度應(yīng)使得選擇線不會(huì)與選擇晶體管的另一端(圖7中第一納米線1004的上端，例如漏端)電接觸。之后，可以如圖7(c)所示，進(jìn)一步沉積另一隔離層預(yù)備層，以填滿納米線1002(選擇晶體管)之間的間隙。在此，該另一隔離層預(yù)備層可以與先前形成的隔離層預(yù)備層包括相同的電介質(zhì)材料如氧化硅，也可以包括不同的電介質(zhì)材料。另外，還可以對(duì)該另一隔離層預(yù)備層進(jìn)行平坦化處理如化學(xué)機(jī)械拋光(CMP)，以露出納米線1002。在此，將先后形成的兩個(gè)隔離層預(yù)備層最終留下的部分統(tǒng)一示出為隔離層1006'。
[0058]然后，如圖7(d)所示，可以在隔離層1006'上例如通過(guò)沉積，交替形成多個(gè)電極層1007和隔離層1008。電極層1007可以參照以上結(jié)合圖3的描述，且厚度可以為約
5-50nm。隔離層1008可以包括合適的電介質(zhì)材料如氧化娃,且厚度可以為約5_50nm。
[0059]隨后，如圖7(e)所示，例如通過(guò)刻蝕，貫穿交替堆疊的電極層1007和隔離層1008，形成與納米線1002相對(duì)應(yīng)的孔G。例如，可以利用形成納米線1002時(shí)所使用的相同或類似掩模，來(lái)形成孔G。這些孔G露出了下方的納米線1002。
[0060]接下來(lái)，可以孔G的側(cè)壁上形成阻變材料層。例如，這可以通過(guò)側(cè)墻(spacer)工藝來(lái)實(shí)現(xiàn)。具體地，如圖7(f)所示，可以在圖7(e)所示結(jié)構(gòu)的表面上，例如通過(guò)原子層沉積(ALD)，共形形成一阻變材料預(yù)備層1010。然后，如圖7(g)所示，可以對(duì)該阻變材料預(yù)備層1010進(jìn)行刻蝕如反應(yīng)離子刻蝕(RIE)，去除其水平延伸部分，而保留其位于孔G側(cè)壁上的部分，從而形成阻變材料層1010'。
[0061]然后，如圖7(h)所示，可以在側(cè)壁上形成有阻變材料層1010'的孔G中填充金屬材料，形成第二(金屬)納米線1012。這種填充例如可以通過(guò)沉積金屬且隨后進(jìn)行平坦化處理來(lái)實(shí)現(xiàn)。
[0062]在以上的描述中，對(duì)于各層的構(gòu)圖、刻蝕等技術(shù)細(xì)節(jié)并沒(méi)有做出詳細(xì)的說(shuō)明。但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以通過(guò)各種技術(shù)手段，來(lái)形成所需形狀的層、區(qū)域等。另外，為了形成同一結(jié)構(gòu)，本領(lǐng)域技術(shù)人員還可以設(shè)計(jì)出與以上描述的方法并不完全相同的方法。另外，盡管在以上分別描述了各實(shí)施例，但是這并不意味著各個(gè)實(shí)施例中的措施不能有利地結(jié)合使用。
[0063]以上對(duì)本公開的實(shí)施例進(jìn)行了描述。但是，這些實(shí)施例僅僅是為了說(shuō)明的目的，而并非為了限制本公開的范圍。本公開的范圍由所附權(quán)利要求及其等價(jià)物限定。不脫離本公開的范圍，本領(lǐng)域技術(shù)人員可以做出多種替代和修改，這些替代和修改都應(yīng)落在本公開的范圍之內(nèi)。
【權(quán)利要求】
1.一種存儲(chǔ)陣列，包括: 沿第一方向成行且沿第二方向成列設(shè)置從而形成陣列的多個(gè)基于第一納米線的選擇晶體管； 沿第三方向堆疊的多個(gè)存儲(chǔ)單元層，每一存儲(chǔ)單元層包括與選擇晶體管陣列相對(duì)應(yīng)的阻變器件的陣列，每一阻變器件包括繞第二納米線形成的阻變材料層以及繞阻變材料層形成的電極層，每一存儲(chǔ)單元層中各阻變器件共用相同的電極層，各存儲(chǔ)單元層中彼此對(duì)應(yīng)的阻變器件共用相同的第二納米線，各存儲(chǔ)單元層中彼此對(duì)應(yīng)的阻變器件共用相同的阻變材料層，各存儲(chǔ)單元層的電極層之間通過(guò)隔離層彼此電隔離； 多條選擇線，每一條選擇線電連接至相應(yīng)的一行選擇晶體管； 多條位線，每一條位線電連接至相應(yīng)的一列選擇晶體管的一端，各選擇晶體管的另一端分別電連接至相鄰的存儲(chǔ)單元層中相應(yīng)的阻變器件的第二納米線； 多條字線，每一條字線電連接至相應(yīng)的存儲(chǔ)單元層的電極層。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)陣列，其中，第一納米線與第二納米線沿第三方向延伸，且彼此大致對(duì)準(zhǔn)。
3.根據(jù)權(quán)利要求1所述的存儲(chǔ)陣列，其中， 第一納米線包括半導(dǎo)體納米線， 每一選擇晶體管包括: 繞半導(dǎo)體納米線形成的柵介質(zhì)層； 繞柵介質(zhì)層形成的柵電極，每一柵電極連接至相應(yīng)的選擇線； 在半導(dǎo)體納米線位于柵電極兩側(cè)的部分中形成的源區(qū)和漏區(qū)，其中每一源區(qū)電連接至相應(yīng)的位線，每一漏區(qū)電連接至相應(yīng)的阻變器件的第二納米線。
4.根據(jù)權(quán)利要求1所述的存儲(chǔ)陣列，其中，第二納米線包括金屬納米線。
5.一種對(duì)權(quán)利要求1所述的存儲(chǔ)陣列進(jìn)行操作的方法，包括: 通過(guò)與目標(biāo)阻變器件相對(duì)應(yīng)的選擇線和位線，選擇與目標(biāo)阻變器件相對(duì)應(yīng)的選擇晶體管，使該選擇晶體管導(dǎo)通；以及 通過(guò)與目標(biāo)阻變器件相對(duì)應(yīng)的字線，向目標(biāo)阻變器件的電極層施加讀取或者擦寫電壓，以對(duì)目標(biāo)阻變器件進(jìn)行讀取或者擦寫操作。
6.根據(jù)權(quán)利要求5所述的方法，其中，選擇與目標(biāo)阻變器件相對(duì)應(yīng)的選擇晶體管包括: 向與目標(biāo)阻變器件相對(duì)應(yīng)的選擇線施加開啟電壓，而其余選擇線電浮置；以及 將與目標(biāo)阻變器件相對(duì)應(yīng)的位線接地，而其余位線電浮置。
7.根據(jù)權(quán)利要求5所述的方法，其中，對(duì)目標(biāo)阻變器件進(jìn)行擦寫操作包括: 向與目標(biāo)阻變器件相對(duì)應(yīng)的字線施加編程或擦除電壓，而向其余字線施加編程或擦除電壓的一半。
8.根據(jù)權(quán)利要求5所述的方法，其中，對(duì)目標(biāo)阻變器件進(jìn)行讀取操作包括: 向與目標(biāo)阻變器件相對(duì)應(yīng)的字線施加讀取電壓，而其余字線接地； 通過(guò)相應(yīng)的位線，讀取目標(biāo)阻變器件中存儲(chǔ)的數(shù)據(jù)。
9.一種制造存儲(chǔ)陣列的方法，包括: 在襯底上形成多個(gè)第一納米線，并基于第一納米線形成多個(gè)選擇晶體管，其中選擇晶體管沿第一方向成行且沿第二方向成列設(shè)置從而形成陣列； 在襯底上形成多條沿第二方向延伸的位線，每一條位線電連接至相應(yīng)的一列選擇晶體管的一端； 在襯底上第一納米線之間的間隙中填充第一隔離層，并嵌入于第一隔離層中形成沿第一方向延伸的多條選擇線，每一條選擇線電連接至相應(yīng)的一行選擇晶體管； 在第一隔離層上交替形成多個(gè)電極層和第二隔離層； 與選擇晶體管的陣列相對(duì)應(yīng)，貫穿交替堆疊的所述多個(gè)電極層和第二隔離層，形成多個(gè)孔，以露出相應(yīng)選擇晶體管的第一納米線； 在所述多個(gè)孔的側(cè)壁上形成阻變材料層，并在所述多個(gè)孔內(nèi)形成第二納米線。
10.根據(jù)權(quán)利要求9所述的方法，其中，在襯底上第一納米線之間的間隙中填充第一隔離層，并嵌入于第一隔離層中形成沿第一方向延伸的多條選擇線包括: 在襯底上形成第一隔離層預(yù)備層，并對(duì)其回蝕，使其部分填充第一納米線之間的間隙； 在回蝕后的第一隔離層預(yù)備層上形成沿第一方向延伸的所述多個(gè)選擇線； 進(jìn)一步形成另外的第一隔離層預(yù)備層，以填滿第一納米線之間的間隙；以及 對(duì)所述另外的第一隔離層預(yù)備層進(jìn)行平坦化處理，以露出第一納米線。
11.根據(jù)權(quán)利要求10所述的方法，其中，在孔的側(cè)壁上形成阻變材料層包括: 共形沉積一阻變材料預(yù)備層；以及 對(duì)阻變材料預(yù)備層進(jìn)行刻蝕，使其位于孔的側(cè)壁上的部分保留，并因此形成阻變材料層。
【文檔編號(hào)】H01L45/00GK104241521SQ201310241828
【公開日】2014年12月24日 申請(qǐng)日期:2013年6月18日 優(yōu)先權(quán)日:2013年6月18日
【發(fā)明者】高濱, 康晉鋒, 陳冰, 張飛飛, 劉力鋒, 劉曉彥 申請(qǐng)人:北京大學(xué)