一種制作半導(dǎo)體器件的方法
【專利摘要】本發(fā)明公開了一種制作半導(dǎo)體器件結(jié)構(gòu)的方法，包括：步驟a：根據(jù)工藝需要在所述半導(dǎo)體器件的布局圖中增加標記層，以覆蓋彼此互連的多晶硅部分；步驟b：采用布爾運算來形成具有所需的離子注入圖案的掩膜版；步驟c：使用上述掩膜版進行離子注入。根據(jù)本發(fā)明的制備半導(dǎo)體器件的方法，解決在多晶硅離子注入時產(chǎn)生的交叉擴散問題，避免了相鄰的半導(dǎo)體器件的有源區(qū)接收相反類型的離子注入和避免對隔離側(cè)墻的影響，進而提高了制備的半導(dǎo)體器件結(jié)構(gòu)的性能。
【專利說明】一種制作半導(dǎo)體器件的方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造工藝，特別涉及一種制作半導(dǎo)體器件的方法。

【背景技術(shù)】
[0002]隨著半導(dǎo)體集成電路(IC)工業(yè)技術(shù)日益的成熟，超大規(guī)模的集成電路的迅速發(fā)展，元器件尺寸越來越小，芯片的集成度越來越高。因器件的高密度，小尺寸的要求對半導(dǎo)體工藝影響也日益突出。在現(xiàn)有的先進工藝中(如45納米以下工藝代中)，會采用多晶硅柵預(yù)注入工藝，在多晶硅柵刻蝕工藝步驟之前，對互補金屬氧化物有半導(dǎo)體器件(CMOS)中的NMOS器件的柵極進行五族元素的預(yù)注入，而對PMOS器件的柵極進行三族元素的預(yù)注入。其目的是降低柵電阻以及降低多晶硅柵耗盡問題，以達到調(diào)節(jié)CMOS器件閾值電壓(Vt)以及開啟電流的目的。然而，隨著IC集成度不斷的增大需要器件尺寸持續(xù)按比例縮小，不斷縮小的半導(dǎo)體器件的物理尺寸，使得互補金屬氧化物半導(dǎo)體器件產(chǎn)生很多問題，例如在多晶硅離子注入時引起的交叉擴散現(xiàn)象(crocss-diffus1n)。由于這個現(xiàn)象,共同使用一個多晶硅線(ploy line)的相鄰的器件之間可能會存在較高的轉(zhuǎn)換閾值電壓(Vt)。
[0003]靜態(tài)隨機存儲器(SRAM)作為半導(dǎo)體存儲器中的一類中重要產(chǎn)品，在計算機、通信、多媒體等高速數(shù)據(jù)交換系統(tǒng)中得到了廣泛的應(yīng)用。如圖1所示，是一個靜態(tài)隨機存儲器單元的版圖結(jié)構(gòu)100，包括有源區(qū)101、多晶硅柵102和接觸孔(未示出)這三個層次。在圖1中，區(qū)域103所標出來的為下拉管(Pull Down M0S)，該器件為一 NMOS器件，區(qū)域104所標出來的為上拉管(Pull Up MOS)，該器件為一 PMOS器件。對上述靜態(tài)隨機存儲器單元進行多晶硅柵注入，通常工藝會對下拉管的NMOS器件進行五族元素的預(yù)注入，即對圖1中區(qū)域103進行五族元素的預(yù)注入，而對上拉管的PMOS器件進行三族元素的預(yù)注入，即對圖1中區(qū)域104進行三族元素的預(yù)注入。但是，在對多晶硅進行注入時發(fā)生的交叉擴散現(xiàn)象，使靜態(tài)隨機存儲器單元中的上拉閾值電壓(Pull Up Vt)與下拉閾值電壓(pull down Vt)不匹配，影響靜態(tài)隨機存儲器單元的性能和靜態(tài)隨機存儲器單元的最小閾值電壓(Vmin)
[0004]目前通常采用縮小或者放大注入層的柵極-漏極-源極(⑶S)的分界線以使相關(guān)區(qū)域的光罩(reticle)的關(guān)鍵尺寸變小或者變大，來解決在多晶硅注入時產(chǎn)生的交叉擴散現(xiàn)象。如圖1所示，在根據(jù)現(xiàn)有技術(shù)進行多晶硅注入時會在下拉管的區(qū)域103和上拉管的區(qū)域104之間形成危險(risk)區(qū)域105，在區(qū)域105中的有源區(qū)(AA)接收了相反的離子注入，例如，NMOS區(qū)域中的有源區(qū)被注入了 P-型的摻雜劑，反之，PMOS區(qū)域中的有源區(qū)被注入了N-型的摻雜劑，這將使多晶硅柵極結(jié)構(gòu)的隔離側(cè)墻產(chǎn)生副作用并且使靜態(tài)隨機存儲器單元的閾值電壓和飽和電流(Idsat)不匹配?，F(xiàn)有技術(shù)沒有有效地解決交叉擴散的問題，并且也影響了隔離側(cè)墻結(jié)構(gòu)。
[0005]因此，需要一種新的方法，以解決在對互補金屬氧化物半導(dǎo)體器件進行多晶硅注入時產(chǎn)生的交叉擴散的問題。


【發(fā)明內(nèi)容】

[0006]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進一步詳細說明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護的技術(shù)方案的保護范圍。
[0007]為了有效解決上述問題，本發(fā)明提出了一種制作半導(dǎo)體器件的方法，包括下列步驟:步驟a:根據(jù)工藝需要在所述半導(dǎo)體器件的布局圖中增加標記層，以覆蓋彼此互連的多晶硅部分；步驟b:采用布爾運算來形成具有所需的離子注入圖案的掩膜版；步驟c:使用上述掩膜版進行離子注入。
[0008]優(yōu)選地，所述彼此互連的多晶硅為下方?jīng)]有有源區(qū)的多晶硅部分。
[0009]優(yōu)選地，所述工藝需要為工藝拆分的硅數(shù)據(jù)。
[0010]優(yōu)選地，所述工藝拆分的硅數(shù)據(jù)決定克服多晶硅摻雜離子交叉擴散問題所需的最小面積。
[0011]優(yōu)選地，所述半導(dǎo)體器件的布局圖為柵極-漏極-源極的布局圖。
[0012]根據(jù)本發(fā)明的制備半導(dǎo)體器件的方法，解決在多晶硅離子注入時產(chǎn)生的交叉擴散問題，避免了相鄰的半導(dǎo)體器件的有源區(qū)接收相反類型的離子注入和避免對隔離側(cè)墻的影響，進而提高了制備的半導(dǎo)體器件結(jié)構(gòu)的性能。

【專利附圖】

【附圖說明】
[0013]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。在附圖中，
[0014]圖1為根據(jù)現(xiàn)有技術(shù)對互補金屬氧化物半導(dǎo)體器件中的多晶硅柵極進行離子注入方法的半導(dǎo)體器件的版圖結(jié)構(gòu)；
[0015]圖2為根據(jù)本發(fā)明的一個實施方式的互補金屬氧化物半導(dǎo)體器件的結(jié)構(gòu)剖視圖；
[0016]圖3為根據(jù)本發(fā)明的一個實施方式對互補金屬氧化物半導(dǎo)體器件中的多晶硅柵極進行離子注入方法的半導(dǎo)體器件的版圖結(jié)構(gòu)；
[0017]圖4為根據(jù)本發(fā)明的一個實施方式對互補金屬氧化物半導(dǎo)體器件中的多晶硅柵極進行離子注入方法的半導(dǎo)體器件的掩膜層示意圖；
[0018]圖5為是根據(jù)本發(fā)明的一個實施方式對互補金屬氧化物半導(dǎo)體器件中的多晶硅柵極進行離子注入的工藝流程圖。

【具體實施方式】
[0019]在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員來說顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進行描述。
[0020]為了徹底了解本發(fā)明，將在下列的描述中提出詳細的步驟，以便說明本發(fā)明是如何改進制作半導(dǎo)體器件結(jié)構(gòu)的工藝來解決現(xiàn)有技術(shù)中的問題。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習的特殊細節(jié)。本發(fā)明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發(fā)明還可以具有其他實施方式。
[0021]本發(fā)明中的方法在互補金屬氧化物半導(dǎo)體器件結(jié)構(gòu)的PMOS區(qū)域和NMOS區(qū)域上實施多晶硅柵注入。下述實施例是以單個的PMOS區(qū)域和單個NMOS區(qū)域進行說明。圖2示出了根據(jù)本發(fā)明的一個實施方式的互補金屬氧化物半導(dǎo)體器件的結(jié)構(gòu)剖視圖。
[0022]如圖2所示，在P型硅襯底200a上形成N型阱(未示出)，在所述硅襯底上形成淺溝槽隔離，在所述淺溝槽隔離之間的區(qū)域形成有源區(qū)201a。在所述硅襯底200a的表面上從下往上依次形成柵氧化層202a、多晶硅柵極203a、硅化鎢層和氮化硅層204a，并依次刻蝕娃化鶴層和氮化娃層204a、多晶娃柵極203a、柵氧化層202a,在所述有源區(qū)201a上方形成晶體管的柵極結(jié)構(gòu)205a。在所述柵極結(jié)構(gòu)205a的側(cè)壁形成側(cè)墻206a，所述側(cè)墻由氧化硅側(cè)墻和氮化硅側(cè)墻。在N型硅襯底200b上形成P型阱(未示出)，在所述硅襯底上形成淺溝槽隔離(未示出)，在所述淺溝槽隔離之間的區(qū)域形成有源區(qū)201b。在所述硅襯底200b的表面上從下往上依次形成柵氧化層202b、多晶硅柵極203b、硅化鎢層和氮化硅層204b，并依次刻蝕硅化鎢層和氮化硅層204b、多晶硅柵極203b、柵氧化層202b，在所述有源區(qū)201b上方形成晶體管的柵極結(jié)構(gòu)205b。在所述柵極結(jié)構(gòu)205b的側(cè)壁形成側(cè)墻206b，所述側(cè)墻由氧化硅側(cè)墻和氮化硅側(cè)墻。在所述多晶硅柵極以及有源區(qū)上依次覆蓋接觸孔刻蝕停止層和層間介質(zhì)層207，進行接觸孔的刻蝕，以形成接觸孔208。在接觸孔208形成之后，對所述互補金屬氧化物半導(dǎo)體器件中的多晶硅柵極進行離子注入。
[0023]圖3示出了根據(jù)本發(fā)明的一個實施方式對互補金屬氧化物半導(dǎo)體器件中的多晶硅柵極進行離子注入的半導(dǎo)體器件中最優(yōu)化的柵極-源極-漏極布局的版圖結(jié)構(gòu)。
[0024]如圖3所示，工藝拆分多晶硅線上相鄰的一個MOS器件與另一個MOS器件交叉處硅的數(shù)據(jù)，以確定交叉處的區(qū)域面積大小，該區(qū)域面積可以有效的避免多晶硅離子注入時產(chǎn)生的交叉擴散問題。具體的，通過一組不同面積大小的標記層(marking layer)的splittest key采用測試(test)光罩來執(zhí)行拆分(split),然后測試這些split test key的DPT,來看不同面積大小的標記層所對應(yīng)的DPT的窗口(window)在哪里,從而確定較好的面積大小。這樣會搜集幾輪數(shù)據(jù)，在搜集到足夠多的數(shù)據(jù)后，可以得到不同面積大小與已知參數(shù)的關(guān)系，就可以參考已有數(shù)據(jù)來確定最優(yōu)的面積大小，即最小面積，根據(jù)該面積大小以形成最優(yōu)化的標記層。所述工藝拆分的硅數(shù)據(jù)決定克服多晶硅摻雜離子交叉擴散問題所需的最小面積。根據(jù)該區(qū)域面積形成標記層(marking layer),該標記層位于多晶娃線上,其中，一個MOS器件為PMOS器件，另一個MOS器件為NMOS器件，或者一個MOS器件為NMOS器件，另一個MOS器件為PMOS器件，且根據(jù)該區(qū)域形成標記層(marking layer)沉積形成在多晶硅線上，多晶硅線為下方?jīng)]有有源區(qū)的多晶硅部分。具體的，根據(jù)工藝需要在所述半導(dǎo)體器件的布局圖中增加標記層，以覆蓋彼此互連的多晶硅部分，半導(dǎo)體器件的布局圖為柵極-漏極-源極(⑶S)的布局圖。然后,采用布爾運算(boolean operat1n)制作出相應(yīng)區(qū)域最優(yōu)化的離子注入掩膜層，其為深色調(diào)的掩膜層，所述掩膜層包括標記層和該區(qū)域相應(yīng)的光罩，光罩為沒有經(jīng)過處理的NMOS離子注入的掩膜層或者PMOS離子注入的圖案的掩膜層。具體的，根據(jù)最小面積來形成相同面積的標記層；采用布爾運算來調(diào)整該標記層在沒有經(jīng)過調(diào)整的掩膜版中的位置，來形成新的掩膜版，根據(jù)形成的新掩膜版進行離子注入。以靜態(tài)隨機存儲器單元為例，一個靜態(tài)隨機存儲器單元的版圖結(jié)構(gòu)300，包括有源區(qū)301、多晶硅柵302和接觸孔(未示出)這三個層次。在圖3中，區(qū)域303所標出來的為下拉管(Pull Down M0S)，該器件為一 NMOS器件，區(qū)域304所標出來的為上拉管(Pull Up MOS)，該器件為一 PMOS器件，其中NMOS器件和PMOS器件均包括有源區(qū)。拆分共用同一個多晶硅線上相鄰的POMS器件和NMOS器件的交叉處硅的數(shù)據(jù)，以確定交叉處的區(qū)域面積大小，該區(qū)域面積可以有效的避免多晶硅離子注入時產(chǎn)生的交叉擴散問題。根據(jù)該區(qū)域面積形成標記層(marking layer)305，該標記層位于多晶硅線上。然后，采用布爾運算制作PMOS區(qū)域最優(yōu)化的離子注入圖案的掩膜層，掩膜層包括標記層305和PMOS器件離子注入的光罩306。
[0025]如4示出了根據(jù)本發(fā)明的一個實施方式對互補金屬氧化物半導(dǎo)體器件中的多晶硅柵極進行離子注入方法的掩膜層示意圖。
[0026]如圖4所示，根據(jù)具有標記層的掩膜層對PMOS區(qū)域中的多晶硅柵進行離子注入，所述掩膜層可以為阻擋層。具體的，對PMOS的不同閾值電壓區(qū)域進行離子注入和常規(guī)閾值電壓離子注入，摻雜雜質(zhì)可以是硼、BF2等，劑量可以為Ie13?3e15原子/cm2。以靜態(tài)隨機存儲器單為例，一個靜態(tài)隨機存儲器單兀的光罩的不意圖400,包括PMOS器件的光罩和標記層組成的靜態(tài)隨機存儲器單元的PMOS區(qū)域的離子注入掩膜層403，還包括有源區(qū)401、多晶硅柵402。根據(jù)具有標記層和PMOS器件的光罩對PMOS區(qū)域的不同閾值電壓區(qū)域進行離子注入和常規(guī)閾值電壓離子注入。
[0027]優(yōu)選的，根據(jù)由標記層和NMOS器件的光罩組成的NMOS區(qū)域的離子注入的掩膜層對NMOS區(qū)域中的多晶硅柵進行離子注入。具體的，對NMOS的不同閾值電壓區(qū)域進行離子注入和常規(guī)閾值電壓離子注入，摻雜雜質(zhì)可以是磷、砷等，劑量為Ie13?5e15原子/cm2。
[0028]如圖5所示，為根據(jù)本發(fā)明的一個實施方式對互補金屬氧化物半導(dǎo)體器件中的多晶硅進行離子注入的方法的工藝流程圖
[0029]步驟501:提供具有離子阱的半導(dǎo)體襯底，該半導(dǎo)體襯底上方形成有對應(yīng)該離子阱的多晶硅柵極結(jié)構(gòu)，所述半導(dǎo)體襯底還包括有源區(qū)；
[0030]步驟502:，處理多晶硅線上相鄰的PMOS器件與NMOS器件交叉處硅的數(shù)據(jù)，以確定交叉處的區(qū)域面積大小，該區(qū)域面積可以有效的避免多晶硅離子注入時產(chǎn)生的交叉擴散問題，多晶硅線是彼此互連的多晶硅，其為下方?jīng)]有有源區(qū)的多晶硅部分；
[0031]步驟503:在多晶硅層上根據(jù)所述區(qū)域形成標記層，以形成最優(yōu)化的柵極-源極-漏極布局；
[0032]步驟504:采用布爾運算制作POMS區(qū)域或者NMOS區(qū)域最優(yōu)化的離子注入掩膜層，其是由標記層和MOS器件相應(yīng)的光罩組成的；
[0033]步驟505:根據(jù)具有標記層的掩膜層對MOS區(qū)域中的多晶硅柵進行離子注入。
[0034]本發(fā)明已經(jīng)通過上述實施例進行了說明，但應(yīng)當理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內(nèi)。
【權(quán)利要求】
1.一種制作半導(dǎo)體器件的方法，其特征在于，所述方法包括下列步驟: 步驟a:根據(jù)工藝需要在所述半導(dǎo)體器件的布局圖中增加標記層，以覆蓋彼此互連的多晶硅部分； 步驟b:采用布爾運算來形成具有所需的離子注入圖案的掩膜版； 步驟c:使用上述掩膜版進行離子注入。
2.如權(quán)利要求1所述的方法，其特征在于，所述彼此互連的多晶硅為下方?jīng)]有有源區(qū)的多晶硅部分。
3.如權(quán)利要求1所述的方法，其特征在于，所述工藝需要為工藝拆分的硅數(shù)據(jù)。
4.如權(quán)利要求3所述的方法，其特征在于，所述工藝拆分的硅數(shù)據(jù)決定克服多晶硅摻雜離子交叉擴散問題所需的最小面積。
5.如權(quán)利要求1所述的方法，其特征在于，所述半導(dǎo)體器件的布局圖為柵極-漏極-源極的布局圖。
【文檔編號】H01L21/266GK104282538SQ201310275461
【公開日】2015年1月14日 申請日期:2013年7月2日 優(yōu)先權(quán)日:2013年7月2日
【發(fā)明者】寶志強 申請人:中芯國際集成電路制造(上海)有限公司