晶片封裝體及其形成方法
【專利摘要】本發(fā)明提供一種晶片封裝體及其形成方法，該晶片封裝體包括：一半導體基底，具有一第一表面及相反的一第二表面；一元件區(qū)，設(shè)置于該半導體基底之中；一介電層，位于該半導體基底的該第一表面上；多個導電墊，位于該介電層中，且電性連接該元件區(qū)；至少一對準標記，設(shè)置于該半導體基底之中，且自該第二表面朝該第一表面延伸。本發(fā)明可提高晶片封裝體的可靠度與品質(zhì)。
【專利說明】晶片封裝體及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明有關(guān)于晶片封裝體，且特別是有關(guān)于以晶圓級封裝制程所制得的晶片封裝體。
【背景技術(shù)】
[0002]晶片封裝制程是形成電子產(chǎn)品過程中的一重要步驟。晶片封裝體除了將晶片保護于其中，使免受外界環(huán)境污染外，還提供晶片內(nèi)部電子元件與外界的電性連接通路。
[0003]由于晶片尺寸的縮小與接墊數(shù)目的提升，在晶片封裝體中形成電性連接至接墊的線路更為困難。此外，晶片的切割制程的精準度會顯著影響所形成的晶片封裝體的可靠度與效能。因此，業(yè)界亟需改良的晶片封裝技術(shù)。

【發(fā)明內(nèi)容】

[0004]本發(fā)明一實施例提供一種晶片封裝體，包括:一半導體基底，具有一第一表面及相反的一第二表面；一元件區(qū)，設(shè)置于該半導體基底之中；一介電層，位于該半導體基底的該第一表面上；多個導電墊，位于該介電層中，且電性連接該元件區(qū)；至少一對準標記，設(shè)置于該半導體基底之中，且自該第二表面朝該第一表面延伸。
[0005]本發(fā)明一實施例提供一種晶片封裝體的形成方法，包括:提供一基底，該基底由多個預(yù)定切割道劃分成多個晶粒區(qū)域，每一晶粒區(qū)域中形成有至少一元件區(qū)，其中一介電層形成于該基底的一第一表面上，且多個導電墊形成于該介電層之中，所述導電墊大抵沿著所述預(yù)定切割道排列；自該基底的一第二表面部分移除該基底以形成朝該第一表面延伸的多個對準標記，其中該基底的每一所述晶粒區(qū)形成有至少一所述對準標記；于該基底的該第二表面上形成一絕緣層；于該絕緣層上形成多個線路層，其中各所述線路層電性接觸對應(yīng)的所述導電墊；以及通過所述對準標記的輔助，沿著所述預(yù)定切割道進行一切割制程以形成彼此分離的多個晶片封裝體。
[0006]本發(fā)明可提高晶片封裝體的可靠度與品質(zhì)。
【專利附圖】

【附圖說明】
[0007]圖1A顯示本案發(fā)明人所知的一種晶片封裝體的剖面圖。
[0008]圖1B顯示本案發(fā)明人所知的一種晶片的俯視圖。
[0009]圖2A-2B顯示根據(jù)本發(fā)明一實施例的晶片封裝體的制程俯視圖。
[0010]圖3A-3F顯示根據(jù)本發(fā)明一實施例的晶片封裝體的制程剖面圖。
[0011]圖4A-4C顯示根據(jù)本發(fā)明一實施例的晶片封裝體的制程立體圖。
[0012]圖5A-5B顯示根據(jù)本發(fā)明一實施例的晶片封裝體的制程俯視圖，用以說明本發(fā)明實施例的對準標記的形成。
[0013]圖6顯示本案發(fā)明人所知的一晶圓的俯視圖。
[0014]圖7顯示根據(jù)本發(fā)明一實施例的晶片封裝體的俯視圖。[0015]附圖中符號的簡單說明如下:
[0016]
10晶片
100基底
100a、IOOb 衣[?Π
102元件區(qū)
104介電層
106 導電墊
108孔洞
110絕 緣層
[0017]112線路層
114保護層
116導電凸塊
200 基底
200a、200b:麵
200c側(cè)面
202元件區(qū)
204、204a介電層
205微透鏡
206 導電墊
207密封環(huán)結(jié)構(gòu)
208、208c 開 P
2085凹陷
210絕緣層
212線路層
214保護層
216 導電凸塊
218間隔層
220 蓋層
222空腔
502、602對準標記
SC切割道。
【具體實施方式】
[0018]以下將詳細說明本發(fā)明實施例的制作與使用方式。然應(yīng)注意的是，本發(fā)明提供許多可供應(yīng)用的發(fā)明概念，其可以以多種特定形式實施。文中所舉例討論的特定實施例僅為制造與使用本發(fā)明的特定方式，非用以限制本發(fā)明的范圍。此外，在不同實施例中可能使用重復(fù)的標號或標示。這些重復(fù)僅為了簡單清楚地敘述本發(fā)明，不代表所討論的不同實施例及/或結(jié)構(gòu)之間必然具有任何關(guān)連性。再者，當述及一第一材料層位于一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層的情形。
[0019]本發(fā)明一實施例的晶片封裝體可用以封裝各種晶片。例如，在本發(fā)明的晶片封裝體的實施例中，其可應(yīng)用于各種包含有源元件或無源元件(active or passiveelements)、數(shù)字電路或模擬電路(digital or analog circuits)等集成電路的電子元件(electronic components),例如是有關(guān)于光電兀件(opto electronic devices)、微機電系統(tǒng)(Micro Electro Mechanical System;MEMS)、微流體系統(tǒng)(micro fluidic systems) >或利用熱、光線及壓力等物理量變化來測量的物理感測器(Physical Sensor)。特別是可選擇使用晶圓級封裝(wafer scale package ;WSP)制程對影像感測元件、發(fā)光二極管(light-emitting diodes;LEDs)、太陽能電池(solar cells)、射頻兀件(RF circuits)、力口速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)噴墨頭(ink printerheads)、或功率金屬氧化物半導體場效應(yīng)晶體管模組(power MOSFET modules)等半導體晶片進行封裝。
[0020]其中上述晶圓級封裝制程主要是指在晶圓階段完成封裝步驟后，再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離的半導體晶片重新分布在一承載晶圓上，再進行封裝制程，亦可稱之為晶圓級封裝制程。另外，上述晶圓級封裝制程亦適用于通過堆疊(stack)方式安排具有集成電路的多片晶圓，以形成多層集成電路(mult1-layerintegrated circuit devices)的晶片封裝體。在一實施中，上述切割后的封裝體為一晶片尺寸封裝體(CSP;chip scale package)。晶片尺寸封裝體(CSP)的尺寸可僅略大于所封裝的晶片。例如，晶片尺寸封裝體的尺寸不大于所封裝晶片的尺寸的120%。
[0021]圖1A顯示本案發(fā)明人所知的一種晶片封裝體的剖面圖，而圖1B顯示本案發(fā)明人所知的一種晶片10的俯視圖，其用以說明發(fā)明人所發(fā)現(xiàn)的問題。圖1A是顯示沿著圖1B的切線1-1’的剖面圖。
[0022]如圖1B所不,所封裝的晶片10包括基底100。基底100中形成有兀件區(qū)102。基底100的表面IOOa上設(shè)置有多個導電墊106，其分別電性連接元件區(qū)102中的元件。導電墊106可設(shè)置于基底100的周邊區(qū)域上。如圖1A的剖面圖所示，導電墊106可形成于基底100的表面IOOa上所形成的介電層104之中。此外，基底100中可形成有多個由基底100的表面IOOb朝表面IOOa延伸的孔洞108。這些孔洞108可分別露出其下對應(yīng)的導電墊106。
[0023]如圖1A所不,可于基底100的表面IOOb上形成絕緣層110,其可延伸于孔洞108的側(cè)壁上。多個線路層112可形成于絕緣層110之上，并分別延伸進入對應(yīng)的孔洞108之中而電性接觸對應(yīng)的導電墊106。這些線路層112還可電性連接穿過保護層114的導電凸塊 116。
[0024]然而，隨著晶片10中元件區(qū)102中的元件越來越密集，所需的導電墊106的數(shù)量也隨之增加。此外，隨著晶片10的尺寸的縮小化，每一導電墊106的面積亦隨之縮小，所形成露出導電墊106的孔洞108也需隨之縮小。因此，本案發(fā)明人認為，當孔洞108縮小至一定程度時，將面臨圖案化制程上的困難。此外，由于孔洞108的深寬比的提高，于孔洞108中形成材料層(例如，絕緣層110及導電層112)亦會更為困難。[0025]圖6顯示本案發(fā)明人所知的一晶圓的俯視圖。如圖6所示，為了使沿著基底200 (例如，晶圓)的預(yù)定切割道SC的切割制程可準確且順利地進行，可于基底200的位于預(yù)定切割道SC的部分形成對準標記602。對準標記602可為形成于基底200中的孔洞或開口。由于對準標記602形成于預(yù)定切割道SC之中，對準標記602不會受到晶粒區(qū)中的材料層覆蓋，且其位置亦不因材料層的堆疊而偏移。因此，基于對準標記602的標示，切割制程可準確地進行，可避免切割刀傷害晶粒區(qū)。
[0026]然而，在一些實施例中，需于預(yù)定切割道SC形成貫穿基底200或貫穿基底200及其下介電層的凹陷，其導致原先形成于預(yù)定切割道SC的對準標記602隨著基底200的移除而消失，使后續(xù)的切割制程難以對準。
[0027]因此，為了解決及/或改善上述可能將發(fā)生的問題，發(fā)明人提出改良的晶片封裝技術(shù)。以下，將配合圖式說明本發(fā)明實施例以介紹本發(fā)明的晶片封裝技術(shù)。
[0028]圖2A-2B顯示根據(jù)本發(fā)明一實施例的晶片封裝體的制程俯視圖。圖3A-3F顯示相應(yīng)于圖2A-2B實施例的制程剖面圖。圖4A-4C顯示相應(yīng)于圖2A-2B實施例的制程立體圖。圖5A-5B顯示根據(jù)本發(fā)明一實施例的晶片封裝體的制程俯視圖，用以說明本發(fā)明實施例的對準標記的形成。在圖2A-圖5B的實施例中,相同或相似的標號將用以標示相同或相似的元件。
[0029]在一實施例中，晶片封裝體的制程包括了前段晶片(晶圓)制程及后段封裝制程。通過例如是沉積、蝕刻、顯影等前段(front end)半導體制程，可以在晶圓上完成各種形式的集成電路的制作。之后，可對此完成集成電路制作的晶圓進行后段晶圓級封裝制程，再進行后續(xù)切割步驟以完成多個彼此分離的晶片尺寸的封裝體。
[0030]如圖3A所示，在一實施例中，首先在前段晶片制程中，提供基底200，其具有表面200a及表面200b?；?00例如為半導體基底。在一實施例中，基底200為半導體晶圓(例如是硅晶圓)?；?00可由多個預(yù)定切割道SC劃分成多個晶粒區(qū)域(die regions)。
[0031]基底200中可形成有或設(shè)置有多個元件區(qū)202。在一實施例中，基底200的由預(yù)定切割道SC所劃分的多個晶粒區(qū)域中，皆分別具有至少一元件區(qū)202及分別且對應(yīng)圍繞每一元件區(qū)202的多個周邊區(qū)。元件區(qū)202可包括各種包含有源元件或無源元件、數(shù)字電路或模擬電路等集成電路的電子元件，例如是光電元件、微機電系統(tǒng)、微流體系統(tǒng)、利用熱、光線及壓力等物理量變化來測量的物理感測器、或功率金屬氧化物半導體場效應(yīng)晶體管模組等。在圖2A-2B實施例中，元件區(qū)202可包括光電元件,例如是影像感測元件或發(fā)光元件。
[0032]如圖2A所示，基底200的表面上可形成有至少一介電層以作為絕緣披覆用途，例如其包括介電層204a及介電層204。介電層204與基底200之間可形成有多個導電墊206。這些導電墊206可例如設(shè)置于基底200的周邊區(qū)上，并于周邊區(qū)上沿著鄰近預(yù)定切割道SC的位置排列。導電墊206可通過內(nèi)連線結(jié)構(gòu)(未顯示)而電性連接元件區(qū)202中的元件。在一實施例中，每一導電墊206可包括形成于介電層204中的多個導電層的堆疊。這些堆疊的導電層可例如通過金屬內(nèi)連線結(jié)構(gòu)(未顯示)而彼此電性連接。
[0033]在一實施例中，導電墊206于前段晶片制程中形成于介電層204內(nèi)的既有導電墊，其與切割道SC邊緣可相隔一既定距離。亦即，在本例中，不需額外形成延伸至預(yù)定切割道SC邊緣或之上的延伸導電墊。由于導電墊206皆不延伸進入預(yù)定切割道SC，因此可避免接觸預(yù)定切割道SC上所設(shè)置的測試結(jié)構(gòu)。[0034]在一實施例中，介電層204中還可形成有多個連續(xù)的密封環(huán)結(jié)構(gòu)207或多個不連續(xù)的密封環(huán)結(jié)構(gòu)207，其可分別設(shè)置于基底200的晶粒區(qū)域的外圍上(或周邊區(qū)的外圍)，并圍繞內(nèi)部的部分的周邊區(qū)與元件區(qū)202。在一實施例中，密封環(huán)結(jié)構(gòu)207可與導電墊206同時定義形成。因此，密封環(huán)結(jié)構(gòu)207可與導電墊206為大抵相同的導電結(jié)構(gòu)。此外，密封環(huán)結(jié)構(gòu)207可設(shè)置于導電墊206的外圍或介于兩相鄰導電墊206與切割道SC邊緣所圍繞的區(qū)域中。因此，當后續(xù)沿著預(yù)定切割道進行切割制程時，密封環(huán)結(jié)構(gòu)207可保護晶粒內(nèi)部免受切割制程所造成的應(yīng)力自切割道傳入而破壞所圍繞的元件或電路結(jié)構(gòu)。
[0035]在完成前段晶片制程后，接續(xù)可對已形成有集成電路的晶圓進行后段封裝制程。對于光學晶片而言，可選擇性先行設(shè)置若干輔助光學元件。如圖3A所示，在一實施例中，可于這些元件區(qū)202上分別設(shè)置微透鏡205。微透鏡205可包括微透鏡陣列。微透鏡205可用以輔助光線傳入元件區(qū)202之中或?qū)碜栽^(qū)202所發(fā)出的光線導出。在一實施例中，可選擇性于微透鏡205上設(shè)置彩色濾光片(未顯示)。彩色濾光片例如可設(shè)置于微透鏡205與元件區(qū)202之間。
[0036]接著，可選擇性于基底200的表面200a上設(shè)置蓋層220。蓋層220可為一基底，如玻璃基底、石英基底、透明高分子基底、或前述的組合。在一實施例中，可于蓋層220與基底200之間設(shè)置間隔層218。間隔層218可選擇性設(shè)置為部分或完全覆蓋導電墊206，進而可橫跨于預(yù)定切割道SC上。間隔層218的材質(zhì)例如為可感光的高分子材料，并可通過曝光顯影步驟定義形成。間隔層218、蓋層220及基底200可于元件區(qū)202上定義出大抵密閉的空腔222?？涨?22可容納微透鏡205。在一實施例中，可先將間隔層218形成于蓋層220之上，接著接合于基底200上的介電層204之上。在一實施例中，間隔層218于曝光顯影后仍具有粘性而可直接接合于基底200之上。在一實施例中，在將間隔層218接合至基底200之后，可對間隔層218進行固化制程，例如可對間隔層218加熱?；蛘?，可通過粘著膠(未顯示)將間隔層218接合于基底200之上。在另一實施例中，亦可先將間隔層218形成于基底200之上，接著接合間隔層218與蓋層220。
[0037]接著，可選擇性薄化基底200。例如，可以蓋層220為支撐基底，并自基底200的表面200b進行薄化制程以將基底200薄化至適當厚度。適合的薄化制程例如包括機械研磨制程、化學機械研磨制程、蝕刻制程、或前述的組合。
[0038]接著，如圖3B所示，可例如通過微影及蝕刻制程移除部分的基底200以形成自基底200的表面200b朝表面200a延伸的多個開口 208。接著，還可進一步移除部分的介電層204a而露出導電墊206。開口 208可朝對應(yīng)的預(yù)定切割道SC延伸，并超出對應(yīng)的導電墊206。在一實施例中，開口 208可分別露出對應(yīng)的導電墊206及密封環(huán)結(jié)構(gòu)207。
[0039]在一實施例中，可選擇性例如通過微影及蝕刻制程移除部分的基底200以形成自基底200的表面200b朝表面200a延伸的多個凹陷208’(其例如為溝槽)。凹陷208’可位于預(yù)定切割道SC中。或者，凹陷208’可與預(yù)定切割道SC重疊。在一實施例中，凹陷208’可與上述開口 208相連通。在一實施例中，開口 208與凹陷208’可于相同的圖案化制程中形成。
[0040]圖2A及圖4A分別顯示相應(yīng)于圖3B的結(jié)構(gòu)的俯視圖及立體圖。如圖2A及圖4A所示，在一實施例中，這些開口 208分別由對應(yīng)的導電墊206延伸進入對應(yīng)的預(yù)定切割道SC之中而與所形成的凹陷208’相連通，并可進一步朝預(yù)定切割道SC另一側(cè)的導電墊206延伸以露出另一側(cè)的導電墊206。S卩，開口 208可橫跨預(yù)定切割道SC而與凹陷208’相連通，并延伸至另一晶粒區(qū)域中的導電墊206以露出相鄰兩晶粒區(qū)域的導電墊206。在一實施例中，開口 208的一寬度小于或等于導電墊206的寬度。由于開口 208自導電墊206延伸進入預(yù)定切割道SC而與凹陷208’連通，且延伸至另一側(cè)的導電墊206，開口(包含開口 208及凹陷208’ )的深寬比可因而降低，有助于后續(xù)將形成于開口中沉積各種材料層。
[0041]如圖5A所示，在一實施例中，可選擇性例如通過微影及蝕刻制程移除部分的基底200以形成自基底200的表面200b朝表面200a延伸的多個對準標記502。對準標記502可為形成于基底200中的孔洞或開口。對準標記502的開口形狀可為圓形、矩形、多邊形、橢圓形、或其他適合的形狀。
[0042]對準標記502有別于圖6所示的對準標記602。對準標記502不設(shè)置于預(yù)定切割道SC之中，而是位于晶粒區(qū)中的邊緣角落區(qū)域。因此，即使如圖2A、圖3B及圖4A所示，預(yù)定切割道SC上的基底200已被移除而形成凹陷208’，對準標記502仍可保留，如圖5A所示。此外，雖然圖5A于交叉的預(yù)定切割道SC附近設(shè)置了四個對準標記502，但本發(fā)明實施例不限于此。在其他實施例中，于交叉的預(yù)定切割道SC附近可僅設(shè)置三個或更少的對準標記502。舉凡可輔助后續(xù)切割制程順利進行的對準標記502設(shè)置方式，皆在本發(fā)明實施例涵蓋范圍之內(nèi)。
[0043]在一實施例中，對準標記502可于形成了開口 208及凹陷208’之后才形成。在另一實施例中，對準標記502可與開口 208及凹陷208’于相同的圖案化制程(例如，微影制程及蝕刻制程)中同時形成。在一實施例中，對準標記502的口徑小于開口 208。在此情形下，對準標記502的深度會小于開口 208的深度或凹陷208’的深度。例如，開口 208可貫穿基底200而露出正下方的導電墊206。對準標記502則可不貫穿基底200而具有較淺的深度。此外，在一實施例中，對準標記502的正下方不具有導電墊206。一般而言，對準標記502可設(shè)置于晶粒區(qū)的四個角落。在一實施例中，對準標記502可彼此對稱。例如,預(yù)定切割道SC的中心線可為對準標記502的對稱中心線。即，預(yù)定切割道SC的其中之一為晶粒區(qū)的兩相鄰晶粒區(qū)中的兩相鄰的對準標記502的對稱中心線。
[0044]接著，如圖3C所示，可于基底200的表面200b上形成絕緣層210，其可延伸至開口 208之內(nèi)。絕緣層210可例如包括氧化物、氮化物、氮氧化物、高分子材料、或前述的組合。絕緣層210可通過化學氣相沉積制程、物理氣相沉積制程、熱氧化制程、或涂布制程而形成。接著，可通過微影及蝕刻制程移除開口 208底部上的部分的絕緣層210而露出導電墊206。在另一實施例中，絕緣層210采用光阻材料。因此，可對絕緣層210進行曝光及顯影制程而將絕緣層210圖案化以露出導電墊206。在一實施例中，絕緣層210較佳仍完全覆蓋密封環(huán)結(jié)構(gòu)207以避免后續(xù)形成的線路層接觸密封環(huán)結(jié)構(gòu)207而造成短路。
[0045]在一實施例中，可不于對準標記502之中形成任何的絕緣層。例如，在形成絕緣層210的過程中，絕緣材料可能會沉積于對準標記502的側(cè)壁及/或底部上。接著，可于絕緣層210的圖案化制程中，亦移除對準標記502之中的絕緣材料。
[0046]如圖3D所示，接著于基底200的表面200b上的絕緣層210之上形成多個線路層212。每一線路層212可自基底200的表面200b延伸進入對應(yīng)的開口 208而電性接觸對應(yīng)的導電墊206。線路層212的材質(zhì)可為導電材料，例如是金屬材料或其他適合的導電材料。在一實施例中，線路層212的材質(zhì)可例如是銅、鋁、金、鉬、或前述的組合。線路層212的形成方法可包括物理氣相沉積、化學氣相沉積、涂布、電鍍、無電鍍、或前述的組合。
[0047]在一實施例中，可先于基底200的表面200b上的絕緣層210之上形成導電層，接著通過微影及蝕刻制程將導電層圖案化為多個線路層212。在另一實施例中，可先于基底200的表面200b上的絕緣層210之上形成晶種層(未顯示)。接著，可于晶種層上形成圖案化遮罩層(未顯示)。圖案化遮罩層可具有多個露出部分晶種層的開口。接著，可通過電鍍制程于圖案化遮罩層的開口所露出的晶種層上電鍍導電材料。接著，可移除圖案化遮罩層，并可通過蝕刻制程移除原由圖案化遮罩層所覆蓋的晶種層以完成線路層212的制作。
[0048]圖4B顯示對應(yīng)于圖3D的結(jié)構(gòu)的立體圖。如圖3D與圖4B所示，多個線路層212自基底200的表面200b上的絕緣層210之上分別延伸進入對應(yīng)的開口 208而電性接觸對應(yīng)的開口 208下方的對應(yīng)的導電墊206。在一實施例中，每一線路層212皆不延伸進入預(yù)定切割道SC之中或是與預(yù)定切割道SC相隔有一距離。如此，在后續(xù)沿著這些預(yù)定切割道SC進行切割制程時，切割刀片將不會碰觸到線路層212而造成線路層212受損或脫層。此外，線路層212與密封環(huán)結(jié)構(gòu)207之間隔有絕緣層210線路層212與密封環(huán)結(jié)構(gòu)207之間隔有絕緣層210，因而這些線路層212彼此之間不會發(fā)生短路。在此實施例中，由于開口 208橫跨預(yù)定切割道SC并與溝槽208’連通而具有較大的口徑，因此于開口 208中形成絕緣層及/或線路層將更為容易。
[0049]相似地，在一實施例中，可不于對準標記502之中形成任何的線路層。例如，在形成線路層212的過程中，導電材料可能會沉積于對準標記502的側(cè)壁及/或底部上。接著，可于線路層212的圖案化制程中，亦移除對準標記502之中的導電材料。因此，在一實施例中，對準標記502之中可不包含金屬材料。
[0050]接著，如圖3E所示，于基底200的表面200b上形成保護層214。保護層214可包括防焊材料、綠漆、聚酰亞胺(polyimide)、或其他適合的絕緣材料。保護層214可例如通過涂布制程或噴涂制程而形成。保護層214可覆蓋基底200、線路層212、開口 208及凹陷208’。接著，可將保護層214圖案化使的具有露出部分線路層212的開口。在一實施例中，亦可通過保護層214的圖案化制程而使保護層214不延伸進入預(yù)定切割道SC中(未顯示)。在一實施例中，保護層214可不覆蓋對準標記502。在另一實施例中，由于保護層214的厚度不會太厚，因此保護層214可覆蓋對準標記502。在此情形下，觀察者仍可辨識保護層214下方的對準標記502。在一實施例中，保護層214可部分填充對準標記502。在另一實施例中，保護層214完全不填入對準標記502。
[0051]接著，可于露出的線路層212上形成導電凸塊216，其例如可為焊球。在一實施例中，可先于露出的線路層212上形成凸塊下金屬層(未顯示)以利導電凸塊216的形成。
[0052]接著，通過對準標記502的輔助，可精準地沿著預(yù)定切割道SC進行切割制程以形成彼此分離的多個晶片封裝體。圖3F顯示其中一晶片封裝體的剖面圖，而圖2B及圖4C分別顯示相應(yīng)于圖3F的結(jié)構(gòu)的俯視圖及立體圖。在切割制程之后，開口 208的一部分成為晶片封裝體的基底的側(cè)面200c上的開口 208c，如圖2B或4C所示。
[0053]在一實施例中，開口 208c露出對應(yīng)的導電墊206，且沿著與基底200的側(cè)面200c交叉的一方向朝基底200的側(cè)面200c延伸而超出導電墊206的范圍。在一實施例中，開口208c延伸至基底200的側(cè)面200c，如圖4C所示。
[0054]圖5B顯示晶片封裝體的俯視圖，用以說明對準標記502的位置。為了清楚顯示對準標記502，開口 208c及其中的絕緣層210與線路層212不顯示于圖5B之中。如圖5B所示，用于對準的對準標記502可位于晶片封裝體的基底200的邊緣角落區(qū)域。一般而言，對準標記502可形成于基底200之中，且位于晶片封裝體的基底200的四個邊緣角落區(qū)域。然而，本發(fā)明實施例不限于此。在其他實施例中，對準標記502可僅位于晶片封裝體的基底200的二個、三個、或單個邊緣角落區(qū)域。在一實施例中，晶片封裝體具有多個對準標記502，且這些可彼此對稱。例如，晶片封裝體的基底200的中心點可為這些對準標記502的對稱中心。即，這些對準標記502以基底200的一中心點而彼此對稱。在一實施例中，晶片封裝體的基底200的一側(cè)邊附近的兩個對準標記502的連線可大抵平行于晶片封裝體的基底200的該側(cè)邊。
[0055]有別于一般晶片中于前段晶片制程所形成的對準標記，其由基底200的表面200a朝表面200b延伸，本發(fā)明實施例的對準標記502由于是在后段封裝制程中形成，對準標記502由基底200的表面200b朝表面200a延伸。在一實施例中，對準標記502中不具有絕緣材料或金屬材料。此外，對準標記502的正下方可不具有導電墊206。再者，保護層214可覆蓋對準標記502。在另一實施例中，可通過圖案化制程使保護層214不覆蓋對準標記502，如圖7所示。
[0056]本發(fā)明實施例所述的對準標記502除了可應(yīng)用于上述實施例之外，還可應(yīng)用于如圖1A-1B所示的情形(TSV)，端視需求而定。
[0057]本發(fā)明實施例所述的封裝技術(shù)可有效減輕在晶片封裝體中形成電性連接至導電墊的線路的制程難度。本發(fā)明實施例是采用晶圓級封裝。通過于晶粒區(qū)設(shè)置對準標記，可確保后續(xù)的切割制程可準確且順利地進行。再者，隨著晶圓中晶粒的密度的提升，預(yù)定切割道的預(yù)留寬度可能隨之縮小。在此情形下，采用本發(fā)明實施例所述的對準標記為輔助而進行的晶圓級切割制程可更為準確，可確保所形成的晶片封裝體的可靠度與品質(zhì)。
[0058]以上所述僅為本發(fā)明較佳實施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進一步的改進和變化，因此本發(fā)明的保護范圍當以本申請的權(quán)利要求書所界定的范圍為準。
【權(quán)利要求】
1.一種晶片封裝體，其特征在于，包括: 一半導體基底，具有一第一表面及相反的一第二表面； 一元件區(qū)，設(shè)置于該半導體基底之中； 一介電層，位于該半導體基底的該第一表面上； 多個導電墊，位于該介電層中，且電性連接該元件區(qū)； 至少一對準標記,設(shè)置于該半導體基底之中，且自該第二表面朝該第一表面延伸。
2.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該至少一對準標記位于該半導體基底的一邊緣角落區(qū)域。
3.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，還包括: 多個開口，自該半導體基底的該第二表面朝該第一表面延伸，且分別露出對應(yīng)的所述導電墊，且朝向該半導體基底的一側(cè)面延伸而分別超出對應(yīng)的所述導電墊； 多個線路層，位于該半導體基底的該第二表面上，且分別且對應(yīng)地延伸進入所述開口而電性接觸所述導電墊；以及 一絕緣層，設(shè)置于該半導體基底與所述線路層之間。
4.根據(jù)權(quán)利要求3所述的晶片封裝體，其特征在于，所述開口分別連通該半導體基底的該側(cè)面。
5.根據(jù)權(quán)利要求3所述的晶片封裝體，其特征在于，該至少一對準標記之中不具有所述線路層及該絕緣層。
6.根據(jù)權(quán)利要求3所述的晶片封裝體，其特征在于，該至少一對準標記的深度小于所述開口的深度。
7.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，還包括一保護層，該保護層覆蓋該半導體基底，其中該保護層覆蓋該至少一對準標記。
8.根據(jù)權(quán)利要求7所述的晶片封裝體，其特征在于，該保護層部分填充該至少一對準T 己 O
9.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，還包括一保護層，該保護層覆蓋該半導體基底，其中該保護層不覆蓋該至少一對準標記。
10.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，該至少一對準標記為多個對準標記。
11.根據(jù)權(quán)利要求10所述的晶片封裝體，其特征在于，該半導體基底的一側(cè)邊附近的至少兩個所述對準標記的連線平行于該半導體基底的該側(cè)邊。
12.根據(jù)權(quán)利要求10所述的晶片封裝體，其特征在于，所述對準標記以該半導體基底的一中心點而彼此對稱。
13.根據(jù)權(quán)利要求1所述的晶片封裝體，其特征在于，至少一對準標記的正下方不具有任何的導電墊。
14.一種晶片封裝體的形成方法，其特征在于，包括: 提供一基底，該基底由多個預(yù)定切割道劃分成多個晶粒區(qū)域，每一晶粒區(qū)域中形成有至少一元件區(qū)，其中一介電層形成于該基底的一第一表面上，且多個導電墊形成于該介電層之中，所述導電墊沿著所述預(yù)定切割道排列； 自該基底的一第二表面部分移除該基底以形成朝該第一表面延伸的多個對準標記，其中該基底的每一所述晶粒區(qū)形成有至少一所述對準標記； 于該基底的該第二表面上形成一絕緣層； 于該絕緣層上形成多個線路層，其中各所述線路層電性接觸對應(yīng)的所述導電墊；以及 通過所述對準標記的輔助，沿著所述預(yù)定切割道進行一切割制程以形成彼此分離的多個晶片封裝體。
15.根據(jù)權(quán)利要求14所述的晶片封裝體的形成方法，其特征在于，還包括: 在形成該絕緣層之前，自該基底的該第二表面部分移除該基底以于該基底之中形成朝該第一表面延伸的多個開口，其中所述開口分別對應(yīng)地露出所述導電墊，且分別由對應(yīng)的所述導電墊朝對應(yīng)的所述預(yù)定切割道延伸，并超出對應(yīng)的所述導電墊，其中在形成該絕緣層之后，該絕緣層延伸進入所述開口之中而覆蓋所述導電墊；以及 在形成所述線路層之前，部分移除該絕緣層而露出所述導電墊，其中在形成所述線路層之后，各所述線路層延伸進入對應(yīng)的所述開口中而電性接觸對應(yīng)的所述導電墊。
16.根據(jù)權(quán)利要求15所述的晶片封裝體的形成方法，其特征在于，還包括自該基底的該第二表面部分移除該基底以于該基底之中形成朝該第一表面延伸的多個凹陷，其中所述凹陷位于所述預(yù)定切割道之中，且與所述開口連通。
17.根據(jù)權(quán)利要求16所述的晶片封裝體的形成方法，其特征在于，所述對準標記、所述開口及所述凹陷于一相同的圖案化制程中同時形成。
18.根據(jù)權(quán)利要求14所述的晶片封裝體的形成方法，其特征在于，還包括于該基底及所述線路層上形成一保護層 ，其中該保護層覆蓋所述對準標記。
19.根據(jù)權(quán)利要求14所述的晶片封裝體的形成方法，其特征在于，還包括于該基底及所述線路層上形成一保護層，其中該保護層不覆蓋所述對準標記。
20.根據(jù)權(quán)利要求14所述的晶片封裝體的形成方法，其特征在于，所述預(yù)定切割道的其中之一為所述晶粒區(qū)的兩相鄰晶粒區(qū)中的兩相鄰的所述對準標記的對稱中心線。
【文檔編號】H01L23/544GK103545295SQ201310298458
【公開日】2014年1月29日 申請日期:2013年7月16日 優(yōu)先權(quán)日:2012年7月16日
【發(fā)明者】何彥仕, 陳世錦, 張義民, 陳鍵輝, 鄭家明, 孫唯倫, 江承翰 申請人:精材科技股份有限公司