具有應(yīng)變緩沖層的mos器件及其形成方法
【專利摘要】本發(fā)明公開了一種具有應(yīng)變緩沖層的MOS器件及其形成方法，該期間包括：襯底；隔離區(qū)，延伸至襯底內(nèi)；以及半導(dǎo)體鰭，高于隔離區(qū)的頂面。半導(dǎo)體鰭具有第一晶格常數(shù)。半導(dǎo)體區(qū)包括：側(cè)壁部分，位于半導(dǎo)體鰭的相對兩側(cè)；以及頂部，位于半導(dǎo)體鰭的上方。半導(dǎo)體區(qū)具有不同于第一晶格常數(shù)的第二晶格常數(shù)。應(yīng)變緩沖層位于半導(dǎo)體鰭和半導(dǎo)體區(qū)之間并且與其接觸。應(yīng)變緩沖層包括氧化物。
【專利說明】具有應(yīng)變緩沖層的MOS器件及其形成方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明總的來說涉及半導(dǎo)體器件，更具體地，涉及具有應(yīng)變緩沖層的M0S器件及 其形成方法。

【背景技術(shù)】
[0002] 在過去的幾十年里，半導(dǎo)體器件(例如，金屬氧化物半導(dǎo)體（M0S)器件）的尺寸以及 固有部件的減小已使得集成電路的速度、性能、集成度以及單位功能成本持續(xù)提高。
[0003] 為了提高M0S器件的性能，可在M0S晶體管的溝道區(qū)中引入應(yīng)力來提高載流子遷 移率。通常，期望在N型金屬氧化物半導(dǎo)體（NM0S)器件的溝道區(qū)內(nèi)的源極至漏極方向上引 入張應(yīng)力，并且在P型金屬氧化物半導(dǎo)體（PM0S)器件的溝道區(qū)內(nèi)的源極至漏極方向上引入 壓應(yīng)力。
[0004] 在用于在M0S器件的溝道區(qū)內(nèi)生成應(yīng)力的常規(guī)方法中，通過外延，第一半導(dǎo)體材 料生長在第二半導(dǎo)體材料上。第一和第二半導(dǎo)體材料具有不同的晶格常數(shù)。因此，在第一和 第二半導(dǎo)體材料內(nèi)都生成應(yīng)力。在第一半導(dǎo)體材料上方形成柵極堆疊件以形成M0S器件。 第一半導(dǎo)體材料形成M0S器件的溝道，其中溝道區(qū)的載流子遷移率得到提高。然而，由于晶 格失配，在第一和第二半導(dǎo)體材料之間的界面處也出現(xiàn)缺陷，其中缺陷可包括例如晶格錯 配缺陷。這可能引起大漏電流。


【發(fā)明內(nèi)容】

[0005] 根據(jù)本發(fā)明的一個方面，提供了一種器件，包括：襯底；隔離區(qū)，延伸至襯底內(nèi)；半 導(dǎo)體鰭，高于隔離區(qū)的頂面，半導(dǎo)體鰭具有第一晶格常數(shù)；半導(dǎo)體區(qū)，具有不同于第一晶格 常數(shù)的第二晶格常數(shù)，半導(dǎo)體區(qū)包括位于半導(dǎo)體鰭的相對兩側(cè)的側(cè)壁部分和位于半導(dǎo)體鰭 的上方的頂部；以及應(yīng)變緩沖層，位于半導(dǎo)體鰭和半導(dǎo)體區(qū)之間并且與半導(dǎo)體鰭和半導(dǎo)體 區(qū)接觸，應(yīng)變緩沖層包括氧化物。
[0006] 優(yōu)選地，應(yīng)變緩沖層包括將半導(dǎo)體區(qū)的側(cè)壁部分與半導(dǎo)體鰭的側(cè)壁隔開的部分。
[0007] 優(yōu)選地，應(yīng)變緩沖層將半導(dǎo)體區(qū)的側(cè)壁部分與半導(dǎo)體鰭的側(cè)壁完全隔開。
[0008] 優(yōu)選地，應(yīng)變緩沖層包括位于半導(dǎo)體鰭的相對兩側(cè)的側(cè)壁部分以及位于半導(dǎo)體鰭 上方的頂部，應(yīng)變緩沖層將半導(dǎo)體區(qū)與半導(dǎo)體鰭完全隔開。
[0009] 優(yōu)選地，第一晶格常數(shù)大于第二晶格常數(shù)。
[0010] 優(yōu)選地，第一晶格常數(shù)小于第二晶格常數(shù)。
[0011] 優(yōu)選地，半導(dǎo)體區(qū)形成鰭式場效應(yīng)晶體管（FinFET)的溝道區(qū)，F(xiàn)inFET還包括：柵 極電介質(zhì)，包括位于半導(dǎo)體區(qū)相對兩側(cè)的側(cè)壁部分以及位于半導(dǎo)體區(qū)上方的頂部；以及柵 電極，位于柵極電介質(zhì)的上方。
[0012] 根據(jù)本發(fā)明的另一方面，提供了一種器件，包括：第一半導(dǎo)體區(qū)，第一半導(dǎo)體區(qū)具 有第一晶格常數(shù)；第二半導(dǎo)體區(qū)，位于第一半導(dǎo)體區(qū)的上方，第二半導(dǎo)體區(qū)具有不同于第一 晶格常數(shù)的第二晶格常數(shù)；應(yīng)變緩沖層，位于第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)之間并且與第 一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)接觸，應(yīng)變緩沖層包括第一半導(dǎo)體區(qū)的氧化物和第二半導(dǎo)體區(qū) 的氧化物；柵極電介質(zhì)，位于第二半導(dǎo)體區(qū)上方；以及柵電極，位于柵極電介質(zhì)上方。
[0013] 優(yōu)選地，第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)都包括選自基本上包含硅、鍺以及它們的 組合的組中的材料。
[0014] 優(yōu)選地，應(yīng)變緩沖層將第一半導(dǎo)體區(qū)與第二半導(dǎo)體區(qū)完全隔開。
[0015] 優(yōu)選地，在與柵極電介質(zhì)重疊的區(qū)域內(nèi)，第一半導(dǎo)體區(qū)與第二半導(dǎo)體區(qū)接觸，并且 應(yīng)變緩沖層包括位于區(qū)域的相對兩側(cè)的部分。
[0016] 優(yōu)選地，應(yīng)變緩沖層、柵極電介質(zhì)以及柵電極形成鰭式場效應(yīng)晶體管（FinFET)，其 中應(yīng)變緩沖層形成FinFET的溝道。
[0017] 優(yōu)選地，應(yīng)變緩沖層和第二半導(dǎo)體區(qū)在第一半導(dǎo)體區(qū)的相對兩側(cè)延伸并且與第一 半導(dǎo)體區(qū)平齊。
[0018] 優(yōu)選地，應(yīng)變緩沖層、柵極電介質(zhì)以及柵電極形成平面晶體管。
[0019] 根據(jù)本發(fā)明的又一方面，提供了一種方法，包括：執(zhí)行外延以在第二半導(dǎo)體區(qū)上生 長第一半導(dǎo)體區(qū)，其中，第一半導(dǎo)體區(qū)的第一晶格常數(shù)與第二半導(dǎo)體區(qū)的第二晶格常數(shù)不 同；以及執(zhí)行氧化工藝以在第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)之間的界面區(qū)內(nèi)形成氧化物，在 氧化工藝中，使第一半導(dǎo)體和第二半導(dǎo)體位于第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)之間的界面區(qū) 內(nèi)的部分氧化以形成氧化物區(qū)，其中，保留了第一半導(dǎo)體區(qū)的一部分并且保留的部分通過 氧化物區(qū)與第二半導(dǎo)體區(qū)隔開。
[0020] 優(yōu)選地，該方法還包括：在第一半導(dǎo)體區(qū)的剩余部分的上方形成柵極電介質(zhì)；以 及在柵極電介質(zhì)的上方形成柵電極。
[0021] 優(yōu)選地，在氧化工藝后，氧化物區(qū)將第一半導(dǎo)體區(qū)與第二半導(dǎo)體區(qū)完全隔開。
[0022] 優(yōu)選地，在氧化工藝后，氧化物區(qū)將第一半導(dǎo)體區(qū)與第二半導(dǎo)體區(qū)部分隔開。
[0023] 優(yōu)選地，氧化工藝包括在含氧環(huán)境中對第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)進行退火。 [0024] 優(yōu)選地，氧化工藝包括將第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)暴露于含氧等離子體。

【專利附圖】

【附圖說明】
[0025] 為了更加完整地理解實施例及其優(yōu)點，現(xiàn)在結(jié)合附圖作為參考來進行以下描述， 其中：
[0026] 圖1至圖10B是根據(jù)一些示例性實施例的形成半導(dǎo)體鰭和鰭式場效應(yīng)晶體管 (FinFET)的中間階段的截面圖；以及
[0027] 圖11示出了根據(jù)可選實施例的平面晶體管的截面圖。

【具體實施方式】
[0028] 下面詳細討論本發(fā)明實施例的制造和使用。然而，應(yīng)該理解，本實施例提供了許多 可以在各種具體環(huán)境中具體化的可應(yīng)用發(fā)明概念。所討論的具體實施例是說明性的，而沒 有限制本發(fā)明的范圍。
[0029] 根據(jù)各個示例性實施例，提供了金屬氧化物半導(dǎo)體(M0S)器件(諸如鰭式場效應(yīng)晶 體管（FinFET))及其形成方法。示出了根據(jù)一些實施例的形成FinFET的中間階段。討論 了實施例的變型。在各個視圖和說明性實施例中，類似的參考數(shù)字用于表示類似的元件。
[0030] 參照圖1，提供了作為半導(dǎo)體晶圓100的一部分的半導(dǎo)體襯底20。在一些實施例 中，半導(dǎo)體襯底20包括晶體硅。諸如碳、鍺、鎵、硼、砷、氮、銦、磷等的其他常用材料也可包 括在半導(dǎo)體襯底20內(nèi)。半導(dǎo)體襯底20可以是塊狀襯底或絕緣體上半導(dǎo)體（SOI)襯底。在 一些示例性實施例中，半導(dǎo)體襯底20包括SihGe z，其中z值為SiGe中鍺的原子百分比，并 且可以為0至1范圍中的任意值，包括0和1。當z值為0時，半導(dǎo)體襯底20是晶體硅襯 底。當z值為1時，半導(dǎo)體襯底20是晶體鍺襯底。
[0031] 在半導(dǎo)體襯底20上形成焊盤層22和掩模層24。焊盤層22可以是例如采用熱氧 化工藝而形成的包括氧化硅的薄膜。焊盤層22可用作半導(dǎo)體襯底20和掩模層24之間的 粘合層。焊盤層22也可用作蝕刻掩模層24的蝕刻停止層。在一些實施例中，例如采用低 壓化學(xué)汽相沉積（LPCVD)，由氮化硅形成掩模層24。在其他實施例中，采用硅的熱氮化、等 離子體增強化學(xué)汽相沉積（PECVD)等來形成掩模層24。在后續(xù)的光刻工藝期間，將掩模層 24用作硬掩模。在掩模層24上形成光刻膠26,然后對其進行圖案化。
[0032] 參照圖2,通過光刻膠26來蝕刻掩模層24和焊盤層22,露出下面的半導(dǎo)體襯底 20。然后，蝕刻露出的半導(dǎo)體襯底20,形成溝槽28。半導(dǎo)體襯底20在相鄰溝槽28之間的 部分形成半導(dǎo)體條30。溝槽28可包括相互平行的條(從晶圓100的俯視圖方向觀察)。在 對半導(dǎo)體襯底20進行蝕刻后，移除光刻膠26 (圖1)。接下來，可進行清洗步驟以移除半導(dǎo) 體襯底20的原生氧化層（native oxide)。例如，可采用稀釋的氫氟（HF)酸來進行清洗。
[0033] 接下來，如圖3所示，用介電材料來填充溝槽28以形成淺溝槽隔離（STI)區(qū)32。 根據(jù)一些實施例，形成STI區(qū)32包括形成襯墊氧化物（liner oxide) 34,然后用介電材料 36填充溝槽28的剩余部分，其中，襯墊氧化物34和介電材料36組合形成STI區(qū)32。襯墊 氧化物34可以是其水平部分和垂直部分具有彼此相近厚度的共形層。例如，襯墊氧化物34 可以是厚度在約1 〇A至約40A之間的熱氧化物層(諸如二氧化硅)。在一些實施例中，采用 現(xiàn)場水汽生成（ISSG)，用水蒸氣或氫氣（H2)和氧氣（0 2)的組合氣體使半導(dǎo)體條30氧化來 形成襯墊氧化物34,其中ISSG氧化可在升高的溫度下進行。例如，可采用選自旋涂、易流動 化學(xué)汽相沉積（FCVD)等的方法來形成介電區(qū)36。介電區(qū)36可包括高流動性材料。
[0034] 然后，可對晶圓100進行退火步驟。作為退火的結(jié)果，介電材料36被固化。在一 些實施例中，取決于在退火步驟之前介電區(qū)36所包括的材料，并且還取決于退火步驟的工 藝條件，在退火后，介電區(qū)36主要包括硅原子和氧原子。
[0035] 如圖3所示，然后進行諸如化學(xué)機械拋光（CMP)的平坦化，從而形成STI區(qū)32。STI 區(qū)32包括襯墊氧化物34和介電層36的剩余部分。將掩模層24用作CMP停止層，因此掩 模層24的頂面與介電區(qū)36的頂面基本平齊。
[0036] 圖4示出了移除掩模層24和焊盤氧化物層22。如果掩模層24由氮化硅形成， 則可采用熱成?0 4通過濕法工藝將其移除?？刹捎孟♂尩腍F來移除焊盤氧化物層22。接 下來，如圖5所示，使半導(dǎo)體條30凹進去，在相鄰的STI區(qū)32之間形成凹槽40。在一些實 施例中，凹槽40的底部高于STI區(qū)32的底面。在可選實施例中，凹槽40的底部與STI區(qū) 32的底面基本平齊或者比其低。在一些示例性實施例中，例如，將ΝΗ 40Η、四甲基氫氧化銨 (TMAH)、氫氧化鉀（Κ0Η)溶液等用作蝕刻劑，通過諸如濕蝕刻的各向同性蝕刻來進行蝕刻。 在一些示例性實施例中，通過包括但不限于電感耦合等離子體（ICP)、變壓器耦合等離子體 (TCP )、電子回旋共振（ECR)、反應(yīng)離子蝕刻（RIE )等的干蝕刻方法來進行蝕刻。例如，工藝 氣體包括含氟氣體(諸如CF4)、含氯氣體(諸如Cl2)、HBr等。
[0037] 參照圖6,通過外延在凹槽40 (圖5)內(nèi)生長半導(dǎo)體區(qū)42,并且所得到的半導(dǎo)體區(qū) 42是晶體區(qū)。半導(dǎo)體區(qū)42的晶格常數(shù)（以及組成）可與襯底20的晶格常數(shù)（以及組成）不 同。在一些實施例中，半導(dǎo)體區(qū)42包括表示為SihGe x的硅鍺，其中X值是半導(dǎo)體區(qū)42中 鍺的原子百分比，在示例性實施例中，該原子百分比可以在約〇 (〇%)至1 (100%)之間。半 導(dǎo)體區(qū)42還可包括純鍺（X等于1)或基本純鍺(例如，X大于約0. 9)。半導(dǎo)體區(qū)42還可包 括純硅（X等于0)或基本純硅(例如，X小于約0. 1)。然而，在這些實施例中，可跳過圖5和 圖6中的步驟，并且半導(dǎo)體區(qū)42是原始襯底10的一部分。半導(dǎo)體區(qū)42可以是松弛半導(dǎo)體 區(qū)（relaxed semiconductor region),并且至少半導(dǎo)體區(qū)42的頂部是松弛的，基本沒有受 到內(nèi)部應(yīng)力。例如，這可以通過使半導(dǎo)體區(qū)42的厚度T1足夠大來實現(xiàn)。因為在具有足夠 大的厚度T1的情況下，半導(dǎo)體區(qū)42上部中的應(yīng)力越來越小于下部中的應(yīng)力，所以半導(dǎo)體區(qū) 42的頂部是松弛的。在一些示例性實施例中，厚度T1大于約30nm。
[0038] 半導(dǎo)體區(qū)42可生長至比STI區(qū)32的頂面高的平面。然后，進行CMP以使STI區(qū) 32和半導(dǎo)體區(qū)42的頂面平齊。圖6示出了所得到的結(jié)構(gòu)。在可選實施例中，當半導(dǎo)體區(qū) 42的頂面與STI區(qū)32的頂面平齊或比其低時，半導(dǎo)體區(qū)42的生長停止。在這些實施例中， 可進行CMP，或者可將其跳過。
[0039] 參照圖7,例如通過蝕刻步驟，其中稀釋的HF、SiCoNi (包括HF和NH3)等可用作蝕 亥|J劑，使STI區(qū)32凹進。剩余STI區(qū)32的頂面32A可高于半導(dǎo)體區(qū)42和半導(dǎo)體條30之 間的界面33。在下文中，半導(dǎo)體區(qū)42高于頂面32A的部分稱為半導(dǎo)體鰭44。
[0040] 圖8示出了半導(dǎo)體區(qū)46的形成，其外延生長在半導(dǎo)體鰭44的露出頂面和側(cè)壁上。 因此，半導(dǎo)體區(qū)46是晶體半導(dǎo)體區(qū)。半導(dǎo)體區(qū)46可以是基本共形層，其中半導(dǎo)體鰭44頂 面上的部分的厚度T2A與半導(dǎo)體鰭44側(cè)壁上的部分的厚度T2B相近。在一些實施例中，每 一個厚度T2A和T2B都在約lnm至約30nm之間。
[0041] 在一些實施例中，半導(dǎo)體區(qū)46包括SihGey，其中y值是半導(dǎo)體區(qū)46中硅的原子 百分比。y值可以是〇至1中的任意值，包括〇和1。y值可以等于1，這意味著半導(dǎo)體區(qū)46 是不含硅的純鍺區(qū)。y值也可等于〇,這意味著半導(dǎo)體區(qū)46是不含鍺的純硅區(qū)。
[0042] 根據(jù)一些實施例，半導(dǎo)體區(qū)42和46的材料彼此不同，并且半導(dǎo)體區(qū)42和46的晶 格常數(shù)彼此不同，因此在半導(dǎo)體區(qū)42和46中生成應(yīng)力。由于晶格失配，在半導(dǎo)體區(qū)42和 46之間的界面48處以及附近區(qū)域(也稱作界面區(qū)48)也有應(yīng)力生成。X值和y值之間的差 也可大于約0. 3。根據(jù)各個實施例，X值可大于或小于y值。
[0043] 在鰭44上形成的FinFET是N型FinFET的一些實施例中，y值小于X值，使得在所 得到的N型FinFET的溝道中生成張應(yīng)力。因此，半導(dǎo)體區(qū)46的晶格常數(shù)小于半導(dǎo)體鰭44 的晶格常數(shù)。例如，半導(dǎo)體區(qū)46可以是純硅區(qū)、基本純硅(例如，y〈0. 1)區(qū)或SiGe區(qū)，而半 導(dǎo)體鰭44可以是SiGe區(qū)、純鍺區(qū)或基本純鍺（x>0. 9)區(qū)。
[0044] 在鰭44上形成的FinFET是P型FinFET的可選實施例中，y值大于X值，使得在所 得到的P型FinFET的溝道中生成壓應(yīng)力。因此，半導(dǎo)體區(qū)46的晶格常數(shù)大于半導(dǎo)體鰭44 的晶格常數(shù)。例如，半導(dǎo)體鰭44可以是SiGe區(qū)、純硅區(qū)或基本純硅(例如，x〈0. 1)區(qū)，而半 導(dǎo)體區(qū)46可以是SiGe區(qū)、純鍺區(qū)或基本純鍺（y>0. 9)區(qū)。
[0045] 圖9A示出了形成應(yīng)變緩沖層50的氧化工藝。通過將晶圓100暴露于含氧的環(huán)境 中來進行氧化。在一些實施例中，該氧化包括將含氧氣體(諸如〇2)用作工藝氣體的等離子 體氧化。除了使用含氧氣體而不是使用蝕刻劑氣體，并且因此進行等離子體氧化而不是進 行蝕刻以外，可使用用于干蝕刻的生產(chǎn)工具來進行等離子體氧化?？捎霉ぞ甙ǖ幌抻?用于電感耦合等離子體（ICP)的工具、用于變壓器耦合等離子體（TCP)的工具、用于電子回 旋共振（ECR)的工具等。在示例性等離子體氧化工藝中，在用于等離子體氧化的腔室內(nèi)，0 2 的壓力在約5mTorr至約20mTorr之間，并且02的流量可在約50sccm至約400sccm之間。 RF功率可在約400瓦特至約800瓦特之間，并且DC偏壓可在約0V至約60V之間。
[0046] 在可選實施例中，使用下游等離子體來進行等離子體氧化。在示例性等離子體氧 化工藝中，在用于下游等離子體的腔室內(nèi)，02的壓力在約500mTorr至約2000mTorr之間， 并且(?的流量在約1，OOOsccm至約4000sccm之間。工藝氣體還可包括形成氣體，其包括 氫氣（H 2)和氮氣（N2)，其中在形成氣體中，H2的流量百分比在約2%至約10%之間。RF功率 可以在約1000瓦特至約3000瓦特之間，并且DC偏壓可以約為0V。
[0047] 在又一些其他實施例中，采用高溫退火來進行氧化工藝。根據(jù)一些實施例，高溫退 火包括在含氧環(huán)境下(例如，含有〇 2)進行的峰值退火。退火溫度可在約800°C至約1300°C 之間。退火時間可在約1秒至約10秒之間。
[0048] 根據(jù)可選實施例，高溫退火包括將晶圓100浸入到含氧的環(huán)境(例如，含有02)中 的浸入式退火工藝（soak anneal process)。退火溫度可在約80CTC至約120CTC之間。退 火時間可大于約30秒。
[0049] 在又一些可選實施例中，高溫退火包括通過將晶圓100暴露于含氧環(huán)境中（例如， 含有〇 2)的爐內(nèi)退火。退火溫度可以在約450°C至約1200°C之間。退火時間可以約為一小 時以上。
[0050] 作為氧化的結(jié)果，在界面48 (圖8)處生成應(yīng)變緩沖層50,并且延伸至半導(dǎo)體區(qū)42 和46的附近部分。同時，半導(dǎo)體鰭44的內(nèi)部和半導(dǎo)體區(qū)46的外部沒有被氧化，并且在氧化 后保留。根據(jù)一些實施例，為了在半導(dǎo)體區(qū)42和46之間形成應(yīng)變緩沖層50,而不是使半導(dǎo) 體區(qū)46的外部氧化并且在向內(nèi)的方向上延伸氧化物區(qū)，調(diào)節(jié)氧化工藝條件和半導(dǎo)體區(qū)42 和46中的應(yīng)變。據(jù)發(fā)現(xiàn)，高應(yīng)變可有助于從界面48處而不是從半導(dǎo)體區(qū)46的外表面層處 開始氧化。因此，需要在界面48 (圖8)處生成足夠高的應(yīng)變，其中區(qū)42和46之間的應(yīng)力 差可大于約500MPa。此外，還可控制工藝條件，使得氧氣可穿透界面48 (圖8)來首先使界 面區(qū)48氧化。最優(yōu)工藝條件與包括應(yīng)變級、半導(dǎo)體區(qū)42和46的組成以及氧化方法的各種 因素有關(guān)?？赏ㄟ^實驗發(fā)現(xiàn)最優(yōu)的工藝條件。
[0051] 圖9A示出了示例性的所得到的結(jié)構(gòu)。在一些實施例中，應(yīng)變緩沖層50沿著界面 48 (圖8)延伸，并且形成在半導(dǎo)體鰭44的頂面和相對兩側(cè)上。應(yīng)變緩沖層50可使半導(dǎo)體 鰭44與上覆半導(dǎo)體區(qū)46完全電隔開和物理隔開。在一些實施例中，應(yīng)變緩沖層50包括氧 化硅、氧化鍺或它們的組合。作為氧化的結(jié)果，凹口 52可形成為延伸至半導(dǎo)體鰭44內(nèi)，其中 凹口 52與STI區(qū)32的頂面32A基本平齊。應(yīng)變緩沖區(qū)50沿著界面48延伸要比朝著鰭44 的中心延伸要遠得多。例如，假設(shè)應(yīng)變緩沖層50的側(cè)壁部分具有長度La，并且應(yīng)變緩沖層 的頂部具有長度Lb，然后值（2La+Lb)大于凹口 52的深度Lc。應(yīng)變緩沖層50的厚度T3可 在約lnm至約30nm之間。在一些實施例中，半導(dǎo)體區(qū)46的剩余部分的厚度T4可在約lnm 至約30nm之間。
[0052] 圖9B和圖9C示出了通過應(yīng)變緩沖區(qū)50將半導(dǎo)體區(qū)42和46彼此部分隔開的可 選實施例。圖9B示出了根據(jù)可選實施例的晶圓100的截面圖。在這些實施例中，應(yīng)變緩沖 層50從半導(dǎo)體區(qū)46與STI區(qū)32的頂面32A的接觸處延伸，并且向上延伸。因此，應(yīng)變緩 沖區(qū)50沿著界面48生成，并且形成在相應(yīng)半導(dǎo)體鰭44的底部的相對兩側(cè)上。在半導(dǎo)體鰭 44的上方?jīng)]有形成應(yīng)變緩沖層50,并且在半導(dǎo)體鰭44的頂部的相對兩側(cè)沒有形成應(yīng)變緩 沖層50。在一些實施例中，應(yīng)變緩沖層50的每一個側(cè)壁部分的長度La都大于半導(dǎo)體鰭44 的高度H1的約25%、約50%或約75%。
[0053] 圖9C示出了根據(jù)又一些可選實施例的晶圓100的截面圖。在這些實施例中，應(yīng)變 緩沖層50形成在半導(dǎo)體鰭44的相對兩側(cè)，并且將半導(dǎo)體鰭44的全部側(cè)壁面與半導(dǎo)體區(qū)46 的側(cè)壁部分隔開。應(yīng)變緩沖層部分50B也在部分半導(dǎo)體鰭44上方延伸并且與其重疊。然 而，通過未氧化的界面區(qū)48將同一半導(dǎo)體鰭44上方的應(yīng)變緩沖層50的部分50B隔開。
[0054] 圖9A、圖9B和圖9C所示結(jié)構(gòu)可用于形成如圖10A和圖10B所示的FinFET60。參 照圖10A，形成柵極電介質(zhì)62和柵電極64。柵極電介質(zhì)62可由諸如氧化硅、氮化硅、氮氧 化物、它們的多層和/或它們的組合的介電材料形成。柵極電介質(zhì)62也可由高k介電材料 形成。不例性高k材料的k值可大于約4.0或大于約7.0。柵電極64可由摻雜多晶娃、金 屬、金屬氮化物、金屬硅化物等形成。在形成柵極電介質(zhì)62和柵電極64后，形成源極區(qū)和 漏極區(qū)。
[0055] 如圖10A所示，溝道區(qū)65形成在半導(dǎo)體區(qū)46內(nèi)，并且可包括半導(dǎo)體區(qū)46的側(cè)壁 部分和頂部（圖10B)?？赏ㄟ^應(yīng)變緩沖層50將溝道區(qū)65與下面的半導(dǎo)體鰭44完全或部分 隔開。圖10B示出了由穿過圖10A的10B-10B的平面得到的FinFET60的截面圖。圖10B 示出了柵極電介質(zhì)62和柵電極64包括位于每一個半導(dǎo)體鰭44的相對兩側(cè)的側(cè)壁部分和 與半導(dǎo)體鰭44的頂面重疊的頂部。
[0056] 圖10A和圖10B示出了采用后柵極方法形成FinFET60的實施例。在可選實施例 中，可采用先柵極方法來形成FinFET60。除了柵極電介質(zhì)62沒有在相應(yīng)的柵電極64的側(cè) 壁上延伸以外，所得到的FinFET60具有類似于圖10A和圖10B所示的結(jié)構(gòu)。
[0057] 盡管將形成FinFET用作實例來解釋本發(fā)明的概念，但該概念也可用于形成如圖 11所示的平面M0S晶體管。在這種實施例中，在半導(dǎo)體層42的頂面上形成平面半導(dǎo)體層 46,其中半導(dǎo)體層46和半導(dǎo)體層42分別由與圖8中的半導(dǎo)體區(qū)46和42基本上相同的材 料(通過采用相同的方法)形成。采用與圖9A、圖9B和圖9C所示工藝基本上相同的工藝來 進行氧化工藝，并且在半導(dǎo)體層42和46之間形成平面應(yīng)變緩沖層50。在一些實施例中，通 過應(yīng)變緩沖層50將半導(dǎo)體區(qū)46和42彼此完全隔開。在可選實施例中，在氧化后，虛線區(qū) 68內(nèi)的部分半導(dǎo)體區(qū)46和42沒有被氧化，并且彼此接觸。
[0058] 根據(jù)本發(fā)明的實施例，具有不匹配晶格常數(shù)的半導(dǎo)體區(qū)的界面區(qū)（圖8)更易于出 現(xiàn)缺陷(諸如晶格錯配缺陷)，使該界面區(qū)氧化從而形成應(yīng)變緩沖層。因此，在氧化中消除了 這些缺陷。此外，氧化物區(qū)可使溝道區(qū)與下面的半導(dǎo)體層完全隔開。因此，減小了漏電流。
[0059] 根據(jù)一些實施例，一種器件包括：襯底；隔離區(qū)，延伸至襯底內(nèi)；以及半導(dǎo)體鰭，高 于隔離區(qū)的頂面。半導(dǎo)體鰭具有第一晶格常數(shù)。半導(dǎo)體區(qū)包括半導(dǎo)體鰭的相對兩側(cè)的側(cè)壁 部分和半導(dǎo)體鰭上方的頂部。半導(dǎo)體區(qū)具有不同于第一晶格常數(shù)的第二晶格常數(shù)。應(yīng)變緩 沖層位于半導(dǎo)體鰭和半導(dǎo)體區(qū)之間并且與它們接觸。應(yīng)變緩沖層包括氧化物。
[0060] 根據(jù)其他實施例，一種器件包括：第一半導(dǎo)體區(qū)，第一半導(dǎo)體區(qū)具有第一晶格常 數(shù)；以及第二半導(dǎo)體區(qū)，位于第一半導(dǎo)體區(qū)上方。第二半導(dǎo)體區(qū)具有不同于第一晶格常數(shù)的 第二晶格常數(shù)。應(yīng)變緩沖層位于第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)之間并且與它們接觸，應(yīng)變 緩沖層包括第一半導(dǎo)體區(qū)的氧化物和第二半導(dǎo)體區(qū)的氧化物。柵極電介質(zhì)位于第二半導(dǎo)體 區(qū)上方。柵極電極位于第一半導(dǎo)體區(qū)上方。
[0061] 根據(jù)又一些其他實施例，一種方法包括進行外延以在第二半導(dǎo)體區(qū)上生長第一半 導(dǎo)體區(qū)，其中第一半導(dǎo)體區(qū)的第一晶格常數(shù)與第二半導(dǎo)體區(qū)的第二晶格常數(shù)不同。該方法 還包括進行氧化工藝以在第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)之間的界面區(qū)內(nèi)形成氧化物。在氧 化工藝中，使位于第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)之間的界面區(qū)內(nèi)的部分第一半導(dǎo)體區(qū)和第 二半導(dǎo)體區(qū)氧化從而形成氧化物區(qū)。在氧化工藝后，保留部分第一半導(dǎo)體區(qū)，并且通過氧化 物區(qū)與第二半導(dǎo)體區(qū)隔開。
[0062] 盡管已經(jīng)詳細描述了本發(fā)明的實施例及其優(yōu)點，但是應(yīng)該理解，在不背離所附權(quán) 利要求限定的實施例的精神和范圍的情況下，可以進行各種改變、替換和變更。而且，本發(fā) 明的范圍不旨在限于本說明書所述的工藝、機器裝置、制造、物質(zhì)組成、工具、方法和步驟的 具體實施例。本領(lǐng)域的技術(shù)人員將很容易從本發(fā)明理解，根據(jù)本發(fā)明可以利用與本文描述 的對應(yīng)實施例執(zhí)行基本相同功能或?qū)崿F(xiàn)基本相同結(jié)果的目前現(xiàn)有或即將開發(fā)的工藝、機器 裝置、制造、物質(zhì)組成、工具、方法或步驟。因此，所附權(quán)利要求旨在將這些工藝、機器裝置、 制造、物質(zhì)組成、工具、方法或步驟包括在它們的保護范圍內(nèi)。此外，每一個權(quán)利要求都構(gòu)成 一個獨立的實施例，并且各個權(quán)利要求和實施例的組合都在本發(fā)明的范圍內(nèi)。
【權(quán)利要求】
1. 一種器件，包括： 襯底； 隔離區(qū)，延伸至所述襯底內(nèi)； 半導(dǎo)體鰭，高于所述隔離區(qū)的頂面，所述半導(dǎo)體鰭具有第一晶格常數(shù)； 半導(dǎo)體區(qū)，具有不同于所述第一晶格常數(shù)的第二晶格常數(shù)，所述半導(dǎo)體區(qū)包括： 側(cè)壁部分，位于所述半導(dǎo)體鰭的相對兩側(cè)；和 頂部，位于所述半導(dǎo)體鰭的上方；以及 應(yīng)變緩沖層，位于所述半導(dǎo)體鰭和所述半導(dǎo)體區(qū)之間并且與所述半導(dǎo)體鰭和所述半導(dǎo) 體區(qū)接觸，所述應(yīng)變緩沖層包括氧化物。
2. 根據(jù)權(quán)利要求1所述的器件，其中，所述應(yīng)變緩沖層包括將所述半導(dǎo)體區(qū)的側(cè)壁部 分與所述半導(dǎo)體鰭的側(cè)壁隔開的部分。
3. 根據(jù)權(quán)利要求2所述的器件，其中，所述應(yīng)變緩沖層將所述半導(dǎo)體區(qū)的側(cè)壁部分與 所述半導(dǎo)體鰭的側(cè)壁完全隔開。
4. 根據(jù)權(quán)利要求1所述的器件，其中，所述應(yīng)變緩沖層包括位于所述半導(dǎo)體鰭的相對 兩側(cè)的側(cè)壁部分以及位于所述半導(dǎo)體鰭上方的頂部，所述應(yīng)變緩沖層將所述半導(dǎo)體區(qū)與所 述半導(dǎo)體鰭完全隔開。
5. 根據(jù)權(quán)利要求1所述的器件，其中，所述第一晶格常數(shù)大于所述第二晶格常數(shù)。
6. 根據(jù)權(quán)利要求1所述的器件，其中，所述第一晶格常數(shù)小于所述第二晶格常數(shù)。
7. 根據(jù)權(quán)利要求1所述的器件，其中，所述半導(dǎo)體區(qū)形成鰭式場效應(yīng)晶體管（FinFET) 的溝道區(qū)，所述FinFET還包括： 柵極電介質(zhì)，包括位于所述半導(dǎo)體區(qū)相對兩側(cè)的側(cè)壁部分以及位于所述半導(dǎo)體區(qū)上方 的頂部；以及 柵電極，位于所述柵極電介質(zhì)的上方。
8. -種器件，包括： 第一半導(dǎo)體區(qū)，所述第一半導(dǎo)體區(qū)具有第一晶格常數(shù)； 第二半導(dǎo)體區(qū)，位于所述第一半導(dǎo)體區(qū)的上方，所述第二半導(dǎo)體區(qū)具有不同于所述第 一晶格常數(shù)的第二晶格常數(shù)； 應(yīng)變緩沖層，位于所述第一半導(dǎo)體區(qū)和所述第二半導(dǎo)體區(qū)之間并且與所述第一半導(dǎo)體 區(qū)和所述第二半導(dǎo)體區(qū)接觸，所述應(yīng)變緩沖層包括所述第一半導(dǎo)體區(qū)的氧化物和所述第二 半導(dǎo)體區(qū)的氧化物； 柵極電介質(zhì)，位于所述第二半導(dǎo)體區(qū)上方；以及 柵電極，位于所述柵極電介質(zhì)上方。
9. 根據(jù)權(quán)利要求8所述的器件，其中，所述第一半導(dǎo)體區(qū)和所述第二半導(dǎo)體區(qū)都包括 選自基本上包含硅、鍺以及它們的組合的組中的材料。
10. -種方法，包括： 執(zhí)行外延以在第二半導(dǎo)體區(qū)上生長第一半導(dǎo)體區(qū)，其中，所述第一半導(dǎo)體區(qū)的第一晶 格常數(shù)與所述第二半導(dǎo)體區(qū)的第二晶格常數(shù)不同；以及 執(zhí)行氧化工藝以在所述第一半導(dǎo)體區(qū)和所述第二半導(dǎo)體區(qū)之間的界面區(qū)內(nèi)形成氧化 物，在所述氧化工藝中，使所述第一半導(dǎo)體和所述第二半導(dǎo)體位于所述第一半導(dǎo)體區(qū)和所 述第二半導(dǎo)體區(qū)之間的界面區(qū)內(nèi)的部分氧化以形成氧化物區(qū)，其中，保留了所述第一半導(dǎo) 體區(qū)的一部分并且保留的部分通過所述氧化物區(qū)與所述第二半導(dǎo)體區(qū)隔開。
【文檔編號】H01L21/336GK104124273SQ201310306347
【公開日】2014年10月29日 申請日期:2013年7月19日 優(yōu)先權(quán)日:2013年4月26日
【發(fā)明者】黃玉蓮, 李東穎, 陳忠賢, 劉繼文 申請人:臺灣積體電路制造股份有限公司