半導(dǎo)體器件制造方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體器件制造方法，包括：在襯底上形成半導(dǎo)體器件；在半導(dǎo)體器件上形成保護層，保護層材質(zhì)為具有張應(yīng)力的氮化硅；對半導(dǎo)體器件執(zhí)行退火；采用HF基腐蝕液濕法去除保護層。依照本發(fā)明的半導(dǎo)體器件制造方法，通過采用HF濕法腐蝕張應(yīng)力氮化硅材質(zhì)的保護層，能避免柵極側(cè)墻和/或硬掩模層的氮化硅受到侵蝕，有效提高器件性能以及可靠性。
【專利說明】半導(dǎo)體器件制造方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種半導(dǎo)體器件制造方法，特別是涉及一種采用張應(yīng)力氮化硅作為保 護層以提高器件可靠性的方法。

【背景技術(shù)】
[0002] 在90nm節(jié)點后，各種新技術(shù)逐漸被采用以提高器件的性能。其中之一是應(yīng)力技 術(shù)，例如采用外延生長的SiGe、SiC等高應(yīng)力材質(zhì)作為源漏區(qū)，或者在源漏區(qū)上形成氮化硅 或者類金剛石無定形碳（DLC)材質(zhì)的應(yīng)力襯層（liner)，用于提高溝道區(qū)載流子遷移率從 而提高器件的驅(qū)動性能。
[0003] 上述集成了外延硅鍺的器件源漏區(qū)可以通過原位摻雜或者離子注入的方式進行 摻雜。如果通過注入形成源漏區(qū)，在后續(xù)的退火過程中為了避免鍺元素的污染退火爐，通常 在注入完成后在整個硅片上沉積一層保護層，退火完畢后進行硅化工藝（silicide)模塊時 再將這層保護層去掉。目前通常用的保護層為氮化硅(通過熱磷酸去除）或者氧化硅(通過 氫氟酸去除)。
[0004] 然而，在去除保護層的時候為保證保護層被完全去除需要加一定的過漂，這時暴 露在外面的側(cè)墻以及硬掩模（hardmask)(通常為無應(yīng)力氮化硅或者氧化硅）將會被部分腐 蝕，從而對器件結(jié)構(gòu)造成破壞，降低了器件的性能以及可靠性。


【發(fā)明內(nèi)容】

[0005] 由上所述，本發(fā)明的目的在于克服上述技術(shù)困難，提出一種創(chuàng)新性半導(dǎo)體制造方 法，通過采用HF濕法腐蝕張應(yīng)力氮化硅材質(zhì)的保護層，能避免柵極側(cè)墻和/或硬掩模層的 氮化硅受到侵蝕，有效提高器件性能以及可靠性。
[0006] 為此，本發(fā)明提供了一種半導(dǎo)體器件制造方法，包括：在襯底上形成半導(dǎo)體器件； 在半導(dǎo)體器件上形成保護層，保護層材質(zhì)為具有張應(yīng)力的氮化硅；對半導(dǎo)體器件執(zhí)行退火； 采用HF基腐蝕液濕法去除保護層。
[0007] 其中，半導(dǎo)體器件中包括摻雜區(qū)，并且半導(dǎo)體器件選自以下器件之一及其組合： M0SFET、雙極晶體管、DMOS、UMOS、FinFET、BiMOS、二極管、發(fā)光器件、電阻、電容、電感、接觸 互連、層間互連。
[0008] 其中，退火用于以下用途之一及其組合：用于激活源漏摻雜、用于使得非晶體結(jié)構(gòu) 轉(zhuǎn)變?yōu)槎嗑Щ蛘邌尉ЫY(jié)構(gòu)、用于形成金屬硅化物、用于驅(qū)使摻雜劑形成凝結(jié)區(qū)、用于降低表 面缺陷。
[0009] 其中，保護層厚度為1?IOOA。
[0010] 其中，濕法腐蝕的時間為1?100s。
[0011] 其中，HF基腐蝕液為dHF、或dBOE。
[0012] 其中，半導(dǎo)體器件為M0SFET，在襯底上形成MOSFET的步驟進一步包括：在襯底上 形成柵極堆疊和柵極側(cè)墻；以柵極堆疊為掩模，刻蝕襯底形成源漏溝槽；在源漏溝槽中外 延生長源漏應(yīng)力層；以柵極堆疊為掩模，執(zhí)行輕摻雜注入，形成LDD結(jié)構(gòu)和/或Halo結(jié)構(gòu)； 執(zhí)行重摻雜，形成源漏區(qū)。
[0013] 其中，柵極堆疊的頂部和/或柵極側(cè)墻的材料選自以下之一及其組合：氧化硅、無 應(yīng)力氮化硅、壓應(yīng)力氮化硅。
[0014] 其中，去除保護層之后進一步包括步驟：形成層間介質(zhì)層；刻蝕層間介質(zhì)層，形成 暴露源漏區(qū)的接觸孔；在接觸孔中形成金屬硅化物；在接觸孔中金屬硅化物上形成接觸 塞。
[0015] 其中，柵極堆疊為假柵極堆疊，在形成層間介質(zhì)層之后進一步包括：去除假柵極堆 疊，在層間介質(zhì)層中留下柵極溝槽；在柵極溝槽中形成MG/HK結(jié)構(gòu)的最終柵極堆疊。
[0016] 依照本發(fā)明的半導(dǎo)體器件制造方法，通過采用HF濕法腐蝕張應(yīng)力氮化硅材質(zhì)的 保護層，能避免柵極側(cè)墻和/或硬掩模層的氮化硅受到侵蝕，有效提高器件性能以及可靠 性。

【專利附圖】

【附圖說明】
[0017] 以下參照附圖來詳細說明本發(fā)明的技術(shù)方案，其中：
[0018] 圖1至圖4為依照本發(fā)明的制造方法各步驟的剖面示意圖；以及 [0019] 圖5為依照本發(fā)明的器件制造方法的示意性流程圖。

【具體實施方式】
[0020] 以下參照附圖并結(jié)合示意性的實施例來詳細說明本發(fā)明技術(shù)方案的特征及其技 術(shù)效果，公開了有效提高了器件性能以及可靠性的半導(dǎo)體器件制造方法。需要指出的是，類 似的附圖標記表示類似的結(jié)構(gòu)，本申請中所用的術(shù)語"第一"、"第二"、"上"、"下"等等可用 于修飾各種器件結(jié)構(gòu)或制造工序。這些修飾除非特別說明并非暗示所修飾器件結(jié)構(gòu)或制造 工序的空間、次序或?qū)蛹夑P(guān)系。
[0021] 如圖1所示，在襯底上形成基礎(chǔ)的半導(dǎo)體器件結(jié)構(gòu)，例如形成M0SFET。然而值得 注意的是，以下的MOSFET制造流程僅描述了本發(fā)明的一個優(yōu)選實施例，本發(fā)明也可用于 MOSFET之外的其他實施例。例如，在襯底中形成其他器件結(jié)構(gòu)，例如雙極晶體管、DM0S、 UMOS、FinFET、BiMOS、二極管、發(fā)光器件(例如LED、IXD、OLED等)、電阻、電容、電感、接觸互 連、層間互連等，也即只要對襯底執(zhí)行了摻雜形成摻雜區(qū)，則可以在整個晶片上沉積本發(fā)明 的張應(yīng)力氮化硅材質(zhì)的保護層，以提高在HF基腐蝕液下相對于氧化硅、無應(yīng)力氮化硅、壓 應(yīng)力氮化硅的襯底上其他(柵極/側(cè)墻/硬掩模）結(jié)構(gòu)的刻蝕選擇性，保護這些結(jié)構(gòu)不受過 度腐蝕，從而有效提高器件性能以及可靠性。
[0022] 具體地，首先提供襯底1，襯底1依照器件用途需要而合理選擇，可包括單晶體硅 (Si)、單晶體鍺（Ge)、應(yīng)變娃（StrainedSi)、鍺娃（SiGe),或是化合物半導(dǎo)體材料，例如 氮化鎵（GaN)、砷化鎵（GaAs)、磷化銦（InP)、銻化銦（InSb)，以及碳基半導(dǎo)體例如石墨烯、 SiC、碳納管等等。出于與CMOS工藝兼容的考慮，襯底1優(yōu)選地為體Si。
[0023] 優(yōu)選地，在襯底1中形成淺溝槽隔離（STI) 2。例如通過等離子體干法刻蝕、反應(yīng) 離子刻蝕（RIE)或者四甲基氫氧化銨（TMH)濕法腐蝕硅基襯底1，在襯底1中形成多個淺 溝槽(未示出），然后通過LPCVD、PECVD、HDPCVD、MOCVD、MBE、ALD等常用工藝在淺溝槽中沉 積氧化硅、氮氧化硅等絕緣材質(zhì)形成STI2。進一步地，優(yōu)選利用掩模分別對襯底1由STI2 包圍出的有源區(qū)進行襯底摻雜注入，形成P-的NMOS襯底阱區(qū)或者n-的PMOS襯底阱區(qū)(均 未示出）。
[0024] 隨后，在有源區(qū)中襯底上形成柵極堆疊3。通過LPCVD、PECVD、HDPCVD、MOCVD、MBE、 ALD、蒸發(fā)、濺射等工藝依次沉積形成柵極介質(zhì)3A、柵極材料層3B以及優(yōu)選地柵極蓋層3C (或者為硬掩模層3C)。在本發(fā)明一個實施例中，器件采用后柵工藝形成，因此柵極堆疊3是 假柵極堆疊，假柵極介質(zhì)層3A是氧化硅，假柵極材料層3B是多晶硅、非晶硅、非晶鍺、非晶 碳等材料，假柵極蓋層3C是氮化硅。在本發(fā)明另一實施例中，采用前柵工藝形成器件，因此 棚極堆置3保留到最后，棚極介質(zhì)層3A是氧化娃、氣氧化娃、_k材料，其中_k材料包括 但不限于包括選自ffiX)2、HfSi0x、HfSi0N、HfA10x、HfTa0x、HfLa0x、HfAlSi0x、HfLaSi0x 的鉿基 材料(其中，各材料依照多元金屬組分配比以及化學(xué)價不同，氧原子含量X可合理調(diào)整，例 如可為1?6且不限于整數(shù))，或是包括選自Zr02、La203、LaA103、Ti02、Y203的稀土基高K介 質(zhì)材料，或是包括Al2O3，以其上述材料的復(fù)合層；柵極材料層3B則可為多晶硅、多晶鍺硅、 或金屬，其中金屬可包括Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、 La等金屬單質(zhì)、或這些金屬的合金以及這些金屬的氮化物，柵極導(dǎo)電層3B中還可摻雜有C、 F、N、0、B、P、As等元素以調(diào)節(jié)功函數(shù)。優(yōu)選地，柵極導(dǎo)電層3B與柵極絕緣層3A之間還優(yōu)選 通過PVD、CVD、ALD等常規(guī)方法形成氮化物的阻擋層(未示出），阻擋層材質(zhì)為MxNy、MxSiyNz、 MxAlyNz、MaAlxSiyN z，其中M為Ta、Ti、Hf、Zr、Mo、W或其它元素。柵極蓋層3C仍然可以是氮 化硅。隨后，采用干法工藝刻蝕上述各個柵極堆疊材料層3A?3C以形成柵極堆疊3。
[0025] 優(yōu)選地，如圖1所示，在有源區(qū)襯底中形成了應(yīng)力源漏區(qū)1SS、1SD。利用柵極堆疊 3為掩模，刻蝕襯底1形成源漏溝槽，在源漏溝槽中通過PECVD、MBE、ALD、MOCVD等工藝外延 形成應(yīng)力源漏區(qū)1SS、1SD，其材質(zhì)不同于襯底1的Si,而是可以包括更高應(yīng)力的SiGe、Si:C、 51:11、51511、6以11、5166:(：等及其組合。如圖1所示，源漏溝槽以及隨后外延形成的應(yīng)力源 漏區(qū)具有矩形垂直側(cè)壁之外其他復(fù)雜的剖面形態(tài)，例如為梯形、倒梯形、2型等，優(yōu)選地具 有朝向溝道區(qū)突出的部分以增強溝道區(qū)應(yīng)力。
[0026] 優(yōu)選地，以柵極堆疊3為掩模，對襯底進行輕摻雜，形成了輕摻雜源漏結(jié)構(gòu)（LDD) 或者暈狀摻雜結(jié)構(gòu)（halo)。例如分別襯底1中有源區(qū)垂直注入不同的摻雜離子形成輕摻雜 的源漏區(qū)1LD/1LS，對有源區(qū)傾斜注入不同的摻雜離子以形成halo結(jié)構(gòu)（圖中虛線橢圓框 所示，未采用附圖標記)。
[0027] 隨后，在柵極堆疊3兩側(cè)的源漏區(qū)上形成柵極側(cè)墻4。采用LPCVD、PECVD、HDPCVD、 MOCVD、MBE、ALD、蒸發(fā)、濺射等常用工藝沉積形成側(cè)墻材料層，隨后通過刻蝕去除部分側(cè)墻 材料層，僅在柵極堆疊3兩側(cè)保留而形成柵極側(cè)墻4。在本發(fā)明一個優(yōu)選實施例中，柵極側(cè) 墻4如圖1所示包括多個疊層，分別是氮化硅、非晶碳(優(yōu)選ALD工藝)的第一側(cè)墻4A(具有 垂直形貌)，氧化硅(優(yōu)選PECVD、HDPCVD或者熱氧化、化學(xué)氧化）的第二側(cè)墻4B(具有L型 結(jié)構(gòu)，也即具有平行于第一側(cè)墻4A的垂直的第一部分4B1，以及平行于襯底1表面的水平 的第二部分4B2)，以及氮化硅(無應(yīng)力或者壓應(yīng)力）或者DLC材質(zhì)(優(yōu)選PECVD或者磁控濺 射工藝，以進一步提高柵極側(cè)墻對溝道區(qū)的應(yīng)力，從而增強溝道區(qū)載流子遷移率）的第三側(cè) 墻4C(第三側(cè)墻4C位于第二側(cè)墻4B的水平的第二部分4B2之上，具有略微傾斜的側(cè)面形 貌)。在本發(fā)明其他實施例中，柵極側(cè)墻4可以為單一材料，例如氮化硅或者DLC，可以具有 壓應(yīng)力或者不具有應(yīng)力。
[0028] 以柵極側(cè)墻4為掩模，對MOSFET的源漏區(qū)進行重摻雜，分別形成了摻雜濃度較高、 結(jié)深較厚的重摻雜漏區(qū)1HD、重摻雜源區(qū)1HS。摻雜工藝可以是執(zhí)行垂直離子注入，也可以 是在外延形成應(yīng)力源漏區(qū)ISSUSD同時進行原位摻雜。以上各處的摻雜劑可以包括N、C、 F、P、Cl、As、B、In、Sb、Ga、Si、Ge等及其組合。
[0029] 值得注意的是，與以往注入形成源漏區(qū)之后立即進行退火激活摻雜劑不同，在本 發(fā)明技術(shù)方案中，注入形成源漏區(qū)，在后續(xù)的退火過程中為了避免鍺、碳等非Si元素的污 染退火爐，通常在注入完成后在整個硅片上沉積一層保護層，退火完畢后進行silicide模 塊時再將這層保護層去掉。因此增添采用如圖2所示的保護層5。在本發(fā)明其他實施例中， 保護層5同樣用于避免鍺、碳、其他金屬等非Si元素的污染退火爐。
[0030] 如圖2所示，在器件上形成保護層5。例如，保護層5覆蓋了STI2、源漏區(qū)以及柵 極堆疊3和柵極側(cè)墻4。形成工藝例如是PECVD、磁控濺射、MBE、ALD等，保護層5材質(zhì)例如 是氮化硅。優(yōu)選地，通過控制工藝參數(shù)，使得保護層5具有張應(yīng)力，大小例如400MPa?4GPa 并優(yōu)選1?2GPa。保護層5的厚度依照源漏區(qū)中摻雜的非Si元素的濃度以及深度而選定， 例如1?100A，優(yōu)選為10?50A。
[0031] 表 1
[0032]

【權(quán)利要求】
1. 一種半導(dǎo)體器件制造方法，包括： 在襯底上形成半導(dǎo)體器件； 在半導(dǎo)體器件上形成保護層，保護層材質(zhì)為具有張應(yīng)力的氮化硅； 對半導(dǎo)體器件執(zhí)行退火； 采用HF基腐蝕液，濕法腐蝕去除保護層。
2. 如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，半導(dǎo)體器件中包括摻雜區(qū)，并且半導(dǎo)體 器件選自以下器件之一及其組合：MOSFET、雙極晶體管、 發(fā)光器件、電阻、電容、電感、接觸互連、層間互連。
3. 如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，退火用于以下用途之一及其組合：用于 激活源漏摻雜、用于使得非晶體結(jié)構(gòu)轉(zhuǎn)變?yōu)槎嗑Щ蛘邌尉ЫY(jié)構(gòu)、用于形成金屬硅化物、用于 驅(qū)使摻雜劑形成凝結(jié)區(qū)、用于降低表面缺陷。
4. 如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，保護層厚度為1?1〇〇人。
5. 如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，濕法腐蝕的時間為1?100s。
6. 如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，HF基腐蝕液為dHF、或dBOE。
7. 如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，半導(dǎo)體器件為M0SFET，在襯底上形成 MOSFET的步驟進一步包括：在襯底上形成柵極堆疊和柵極側(cè)墻；以柵極堆疊為掩模，刻蝕 襯底形成源漏溝槽；在源漏溝槽中外延生長源漏應(yīng)力層；以柵極堆疊為掩模，執(zhí)行輕摻雜 注入，形成LDD結(jié)構(gòu)和/或Halo結(jié)構(gòu)；執(zhí)行重摻雜，形成源漏區(qū)。
8. 如權(quán)利要求7的半導(dǎo)體器件制造方法，其中，柵極堆疊的頂部和/或柵極側(cè)墻的材料 選自以下之一及其組合：氧化硅、無應(yīng)力氮化硅、壓應(yīng)力氮化硅。
9. 如權(quán)利要求7的半導(dǎo)體器件制造方法，其中，去除保護層之后進一步包括步驟：形成 層間介質(zhì)層；刻蝕層間介質(zhì)層，形成暴露源漏區(qū)的接觸孔；在接觸孔中形成金屬硅化物；在 接觸孔中金屬硅化物上形成接觸塞。
10. 如權(quán)利要求9的半導(dǎo)體器件制造方法，其中，柵極堆疊為假柵極堆疊，在形成層間 介質(zhì)層之后進一步包括： 去除假柵極堆疊，在層間介質(zhì)層中留下柵極溝槽； 在柵極溝槽中形成MG/HK結(jié)構(gòu)的最終柵極堆疊。
【文檔編號】H01L21/311GK104332399SQ201310309151
【公開日】2015年2月4日 申請日期:2013年7月22日 優(yōu)先權(quán)日:2013年7月22日
【發(fā)明者】秦長亮, 尹海洲, 唐兆云, 李俊峰, 趙超 申請人:中國科學(xué)院微電子研究所