橫向半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明涉及橫向半導(dǎo)體器件及其制造方法，提供了一種方法來制造半導(dǎo)體器件，該半導(dǎo)體器件包括半導(dǎo)體主體、其上的電極和將電極與半導(dǎo)體主體絕緣的絕緣結(jié)構(gòu)。該半導(dǎo)體主體包括第一導(dǎo)電型的第一接觸區(qū)、第二導(dǎo)電型的主體區(qū)、第一導(dǎo)電型的漂移區(qū)和具有比漂移區(qū)更高的最大摻雜濃度的第二接觸區(qū)。該絕緣結(jié)構(gòu)包括與漂移區(qū)形成第一水平界面的柵極介電部分且具有第一最大垂直延伸部分。場介電部分與漂移區(qū)形成被設(shè)置在主表面之下的第二和第三水平界面。場介電部分的第二最大垂直延伸部分大于第一最大垂直延伸部分。場介電部分的第三最大垂直延伸部分大于第二最大垂直延伸部分。
【專利說明】橫向半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】[0001]本發(fā)明的實施方式涉及橫向半導(dǎo)體器件，具體地，涉及具有絕緣場板的橫向功率半導(dǎo)體晶體管，且涉及用于制造半導(dǎo)體器件的相關(guān)方法。
【背景技術(shù)】
[0002]半導(dǎo)體晶體管(尤其是場效應(yīng)控制開關(guān)器件，諸如金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)和絕緣柵雙極型晶體管(IGBT))已被用于各種應(yīng)用，包括但不限于用作電源和功率轉(zhuǎn)換器中的開關(guān)、電車、空調(diào)以及甚至立體聲系統(tǒng)。尤其對于能夠切換大電流和/或以較高電壓進行操作的功率器件而言，通常需要低導(dǎo)通狀態(tài)電阻1?。?和高擊穿電壓。
[0003]為提高橫向場效應(yīng)晶體管的擊穿電壓，例如，使用雙擴散工藝并通過延伸到主表面的漏極區(qū)、漂移區(qū)以及源極區(qū)制造的LDMOS (橫向擴散金屬氧化物半導(dǎo)體器件)的擊穿電壓，場電極可被設(shè)置在沿著接近主表面的漂移區(qū)延伸的場氧化物上。使用LOCOS工藝(硅的局部氧化)，可形成場氧化物。具有這種場重新分布結(jié)構(gòu)的半導(dǎo)體器件的擊穿電壓主要由場氧化物的介電屬性和垂直厚度決定。
[0004]然而，更厚的場氧化物可增大導(dǎo)通狀態(tài)電阻Rm。具體地，在不同的額定擊穿電壓的半導(dǎo)體結(jié)構(gòu)被集成在單個集成半導(dǎo)體器件內(nèi)時，例如，通過CMOS技術(shù)(互補型M0S)或BiCMOS技術(shù)(結(jié)合的雙極結(jié)型晶體管和CMOS晶體管)(諸如BCD技術(shù)(雙極型CM0S-DM0S))形成的功率晶體管和測量電路和/或邏輯電路，在普通LOCOS工藝中形成相應(yīng)的場氧化物時，額定阻塞電壓較低的半導(dǎo)體晶體管的導(dǎo)通狀態(tài)電阻Rm可大幅增大。
[0005]因此，有需要改進橫向半導(dǎo)體器件的場重新分布結(jié)構(gòu)及其制造方法。

【發(fā)明內(nèi)容】

[0006]根據(jù)半導(dǎo)體器件的一種實施方式，所述半導(dǎo)體器件包括半導(dǎo)體主體，具有主表面，所述主表面具有限定垂直方向的法線方向；電極，被設(shè)置在所述主表面上；以及絕緣結(jié)構(gòu)，其將所述電極與所述半導(dǎo)體主體絕緣。所述半導(dǎo)體主體在垂直橫截面內(nèi)包括:第一導(dǎo)電型的第一接觸區(qū)，其延伸到所述主表面；第二導(dǎo)電型的主體區(qū)，其與所述第一接觸區(qū)鄰接并延伸至所述主表面；所述第一導(dǎo)電型的漂移區(qū)，其與所述主體區(qū)鄰接并延伸至所述主表面；以及第二接觸區(qū)，其包括比所述漂移區(qū)更高的最大摻雜濃度并延伸至所述主表面。所述絕緣結(jié)構(gòu)在所述垂直橫截面內(nèi)包括:柵極介電部分，其至少與所述漂移區(qū)形成第一水平界面且在所述第一水平界面與所述電極之間具有第一最大垂直延伸部分；以及場介電部分，其與所述漂移區(qū)形成在所述垂直方向上被設(shè)置在所述主表面之下的第二水平界面和第三水平界面。在所述垂直方向上，所述第二水平界面與所述電極之間的所述場介電部分的第二最大垂直延伸部分大于所述第一最大垂直延伸部分。在所述垂直方向上，所述第三水平界面與所述電極之間的所述場介電部分的第三最大垂直延伸部分大于所述第二最大垂直延伸部分。
[0007]根據(jù)半導(dǎo)體器件的一種實施方式，所述半導(dǎo)體器件包括半導(dǎo)體主體，具有主表面，所述主表面具有限定垂直方向的法線方向；電極，被設(shè)置在所述主表面上；以及絕緣結(jié)構(gòu)，其將所述電極與所述半導(dǎo)體主體絕緣。所述半導(dǎo)體主體包括:第一導(dǎo)電型的第一接觸區(qū)，被設(shè)置為靠近所述主表面；第二導(dǎo)電型的主體區(qū)，其與所述第一接觸區(qū)形成延伸至所述主表面的第一 Pn結(jié)；所述第一導(dǎo)電型的漂移區(qū)，其與所述主體區(qū)形成延伸至所述主表面的第二Pn結(jié)；以及第二接觸區(qū)，其具有比所述漂移區(qū)更高的最大摻雜濃度并被設(shè)置為靠近所述主表面。所述絕緣結(jié)構(gòu)至少與所述漂移區(qū)形成半導(dǎo)體-絕緣體界面。所述半導(dǎo)體-絕緣體界面包括第一水平界面部分、被垂直設(shè)置在所述主表面和所述第一水平界面部分之下的第二水平界面部分、以及被垂直設(shè)置在所述第二水平界面部分之下的第三水平界面部分。
[0008]根據(jù)一種用于制造橫向場效應(yīng)半導(dǎo)體器件的方法的實施方式，所述方法包括:提供半導(dǎo)體主體，所述半導(dǎo)體主體包括第一導(dǎo)電型的第一半導(dǎo)體區(qū)，所述第一半導(dǎo)體區(qū)延伸至具有限定垂直方向的法線方向的主表面；在所述第一半導(dǎo)體區(qū)上形成具有第一開口的第一掩模，所述第一開口在垂直橫截面內(nèi)具有第一水平延伸部分；使用所述第一掩模在所述第一半導(dǎo)體區(qū)內(nèi)形成第一溝槽；在所述第一半導(dǎo)體區(qū)上形成具有第二開口的第二掩模，所述第二開口在所述垂直橫截面內(nèi)具有大于所述第一水平延伸部分的第二水平延伸部分；使用所述第一掩模在所述第一半導(dǎo)體區(qū)內(nèi)形成第一溝槽；通過所述第二掩模各向異性刻蝕所述第一半導(dǎo)體區(qū)，以形成加寬的第一溝槽；沉積介電材料，以填充所述加寬的第一溝槽；以及使所述介電材料平坦化，以形成絕緣結(jié)構(gòu)。形成所述第一掩模和所述第二掩模，使得當(dāng)從上方觀看時，所述第一開口和所述第一溝槽中的至少一個被設(shè)置在所述第二開口內(nèi)。
[0009]根據(jù)一種用于制造半導(dǎo)體器件的方法的實施方式，所述方法包括:提供半導(dǎo)體主體，所述半導(dǎo)體主體包括第一導(dǎo)電型的漂移區(qū)，所述漂移區(qū)延伸至具有限定垂直方向的法線方向的主表面；以及形成橫向場效應(yīng)結(jié)構(gòu)。形成橫向場效應(yīng)結(jié)構(gòu)包括:在所述漂移區(qū)內(nèi)形成第二導(dǎo)電型的主體區(qū)；在所述主體區(qū)內(nèi)形成第一導(dǎo)電型的第一接觸區(qū)；在所述漂移區(qū)內(nèi)，靠近所述主表面形成第二接觸區(qū)，所述第二接觸區(qū)包括比所述漂移區(qū)更高的最大摻雜濃度；形成介電結(jié)構(gòu)；以及在所述主表面上形成電極，使得所述絕緣結(jié)構(gòu)包括:柵極介電部分，其至少與所述漂移區(qū)形成第一水平界面且在所述第一水平界面與所述電極之間具有第一最大垂直延伸部分；以及場介電部分，其與所述漂移區(qū)形成在所述垂直方向上被設(shè)置在所述主表面之下的第二水平界面和第三水平界面。在所述第二水平界面與所述電極之間的所述場介電部分的第二最大垂直延伸部分大于所述第一最大垂直延伸部分。在所述第三水平界面與所述電極之間的所述場介電部分的第三最大垂直延伸部分大于所述第二最大垂直延伸部分。
[0010]在閱讀以下詳細描述后，并在查看附圖之后，本領(lǐng)域技術(shù)人員將認(rèn)識到額外的特征和優(yōu)點。
【專利附圖】

【附圖說明】
[0011]附圖中的元件不一定按比例繪制，而是將重點放在示出本發(fā)明的原理上。此外，在附圖中，相似的附圖標(biāo)記表示相應(yīng)的部件。在附圖中:
[0012]圖1示出了穿過根據(jù)一種實施方式的半導(dǎo)體器件的半導(dǎo)體主體的垂直橫截面；
[0013]圖2示出了穿過根據(jù)一種實施方式的圖1中所示的半導(dǎo)體器件的垂直橫截面的子截面；[0014]圖3示出了穿過根據(jù)一種實施方式的半導(dǎo)體器件的垂直橫截面；
[0015]圖4A至圖7示出了在根據(jù)實施方式的一種方法的方法步驟期間穿過半導(dǎo)體主體的垂直橫截面；以及
[0016]圖8A至圖9B示出了在根據(jù)實施方式的一種方法的方法步驟期間穿過半導(dǎo)體主體的垂直橫截面。
【具體實施方式】
[0017]在以下詳細描述中，對形成其一部分的附圖進行參照，且在該附圖中，通過說明的方式來示出可以實踐本發(fā)明的【具體實施方式】。在這方面，方向術(shù)語，諸如“頂部”、“底部”、“前側(cè)”、“后側(cè)”、“前部”、“尾部”等，參照所描述的附圖的取向來使用。由于實施方式的部件可被定位在多個不同取向上，所以方向術(shù)語被用于說明的目的且不以任何方式限定。將理解，其他實施方式可被利用，且結(jié)構(gòu)或邏輯改變可在不背離本發(fā)明的范圍的情況下做出。因此，以下詳細描述并不在限定意義上被考慮，且本發(fā)明的范圍由所附權(quán)利要求來限定。
[0018]現(xiàn)將詳細參照各種實施方式，其一個或多個實例在附圖中被示出。每個實例均通過說明的方式來提供，且不意味著對本發(fā)明的限定。例如，被示出或描述為一種實施方式的一部分的特征可在其他實施方式上被使用或與其他實施方式結(jié)合來使用，以產(chǎn)生另一的實施方式。這旨在使本發(fā)明包括這種修改和變形。使用不應(yīng)被解釋為限定所附權(quán)利要求的范圍的具體語言來描述實例。附圖未按比例繪制且僅用于說明的目的。為清晰起見，若不以其他方式表述，則相同元件或制造步驟在不同附圖中由相同附圖標(biāo)記來指示。
[0019]如本說明書中所用的術(shù)語“水平的”旨在描述基本平行于半導(dǎo)體襯底或主體的第一或主表面的取向。這可以是例如晶圓或芯片的表面。
[0020]如本說明書中所用的術(shù)語“垂直的”旨在描述被布置為基本垂直于第一表面的取向，即與半導(dǎo)體襯底或主體的第一表面的法線方向平行的取向。
[0021 ] 在本說明書中，半導(dǎo)體主體的半導(dǎo)體襯底的第二表面被視為由下表面或背面形成，而第一表面被視為由半導(dǎo)體襯底的上表面、前表面或主表面形成。因此，如本說明書中使用的術(shù)語“在…之上”和“在…之下”在考慮該取向時描述一結(jié)構(gòu)特征相對于另一結(jié)構(gòu)特征的相對位置。
[0022]在本說明書中，η摻雜被稱為第一導(dǎo)電類型，而P摻雜被稱為第二導(dǎo)電類型。可替代地，半導(dǎo)體器件可利用相反的摻雜關(guān)系來形成，使得第一導(dǎo)電類型可以是P摻雜且第二導(dǎo)電類型可以是η摻雜。此外，一些附圖通過在摻雜類型之后標(biāo)注或“+”來示出相對摻雜濃度。例如，“η_”是指小于“η”摻雜區(qū)的摻雜濃度的摻雜濃度，而“η+”摻雜區(qū)具有大于“η”摻雜區(qū)的摻雜濃度。然而，指示相對摻雜濃度不意味著相同相對摻雜濃度的摻雜區(qū)必須具有相同的絕對摻雜濃度，除非以其他方式表述。例如，兩個不同的η+摻雜區(qū)可具有不同的絕對摻雜濃度。這也適用于例如η+摻雜或P+摻雜區(qū)。
[0023]在本說明書中描述的【具體實施方式】涉及而不限于半導(dǎo)體器件，具體地，涉及場效應(yīng)半導(dǎo)體晶體管及其制造方法。在本說明書內(nèi)，術(shù)語“半導(dǎo)體器件”和“半導(dǎo)體元件”被同義使用。半導(dǎo)體器件通常包括場效應(yīng)結(jié)構(gòu)，諸如IGBT結(jié)構(gòu)或M0SFET，其具有在第一導(dǎo)電型漂移區(qū)與第二導(dǎo)電型主體區(qū)之間形成主體二極管的pn結(jié)。場效應(yīng)結(jié)構(gòu)通常為橫向場效應(yīng)結(jié)構(gòu)，例如，兩個接觸區(qū)被設(shè)置為靠近半導(dǎo)體主體的第一表面的DMOS結(jié)構(gòu)。兩個負(fù)載金屬化層以及絕緣柵電極通常被設(shè)置在第一表面上，這兩個負(fù)載金屬化層中的每一個均與這兩個接觸區(qū)中的一個處于低電阻電接觸。第一表面在下文中也被稱為主表面。
[0024]如本說明書中使用的術(shù)語“轉(zhuǎn)換”旨在描述半導(dǎo)體器件的電流從正方向或?qū)щ姺较虻那袚Q，其中，在與反向偏置pn負(fù)載結(jié)的方向相反或反向的方向上，正向偏置pn負(fù)載結(jié)，例如在主體區(qū)與漂移區(qū)之間的pn結(jié)。采用反向偏置的pn負(fù)載結(jié)操作半導(dǎo)體器件在下文中也被稱為在阻斷模式下操作半導(dǎo)體器件。同樣，采用正向偏置的pn負(fù)載結(jié)操作半導(dǎo)體器件在下文中也被稱為在正向模式下操作半導(dǎo)體器件。如本說明書中使用的術(shù)語“硬轉(zhuǎn)換”旨在描述通過至少約101(lV/s的速度(更通常地，通過至少約2X 101(lV/s的速度)進行轉(zhuǎn)換。
[0025]通常，半導(dǎo)體器件為具有有源區(qū)的功率半導(dǎo)體器件，該功率半導(dǎo)體器件具有多個IGBT單元或MOSFET單元，用于執(zhí)行和/或控制在這兩個負(fù)載金屬化層之間的負(fù)載電流。此夕卜，功率半導(dǎo)體器件通常具有外圍區(qū)域，當(dāng)從上方觀看時，該外圍區(qū)域具有至少部分包圍有源區(qū)的至少一個邊緣終止結(jié)構(gòu)。
[0026]如本說明書中所使用的術(shù)語“功率半導(dǎo)體器件”旨在描述在具有高電壓和/或高電流切換能力的單芯片上的半導(dǎo)體器件。換言之，功率半導(dǎo)體器件旨在用于通常在安培范圍內(nèi)的高電流。在本說明書中，術(shù)語“功率半導(dǎo)體器件”和“功率半導(dǎo)體元件”被同義使用。
[0027]如本說明書中使用的術(shù)語“場效應(yīng)”旨在描述第一導(dǎo)電型的導(dǎo)電“溝道”的電場介導(dǎo)形成和/或在第二導(dǎo)電型的半導(dǎo)體區(qū)(通常為第二導(dǎo)電型的主體區(qū))內(nèi)控制該溝道的導(dǎo)電性和/或形狀。由于場效應(yīng)，在第一導(dǎo)電型的源極區(qū)或發(fā)射極區(qū)與第一導(dǎo)電型的漂移區(qū)之間形成和/或控制通過溝道區(qū)的單極性電流路徑。漂移區(qū)可分別與漏極區(qū)或集電極區(qū)接觸。漏極區(qū)或集電極區(qū)與漏極或集電極處于低電阻電接觸。源極區(qū)或發(fā)射極區(qū)與源極或發(fā)射極處于低電阻電接觸。
[0028]在本說明書的上下文中，術(shù)語“處于電阻電接觸”和“處于電阻電連接”旨在描述至少在未將任何電壓施加給半導(dǎo)體器件和/或在該器件上未施加任何電壓時，在半導(dǎo)體器件的相應(yīng)元件或部分之間具有電阻電流路徑。同樣，術(shù)語“處于低電阻電接觸”和“處于低電阻電連接”旨在描述至少在未將任何電壓施加給半導(dǎo)體器件和/或在該器件上未施加任何電壓時，在半導(dǎo)體器件的相應(yīng)元件或部分之間具有低電阻電流路徑。在本說明書中，術(shù)語“處于低電阻電接觸”、“電耦接”以及“處于低電阻電連接”被同義使用。在某些實施方式中，在將低電壓施加給半導(dǎo)體器件和/或在該器件上施加低電壓(例如，小于I或幾伏特的探頭電壓)時，在半導(dǎo)體器件的相應(yīng)元件或部分之間的低電阻電流路徑的較低電阻率，例如由于耗盡形成至少一部分電流路徑的半導(dǎo)體區(qū)而變得高于閾值電壓。
[0029]在本說明書的上下文中，術(shù)語“M0S”(金屬-氧化物-半導(dǎo)體)應(yīng)被理解為包括更通用的術(shù)語“MIS”(金屬-絕緣體-半導(dǎo)體)。例如，術(shù)語MOSFET (金屬氧化物半導(dǎo)體場效應(yīng)晶體管)應(yīng)被理解為包括FET，其具有氧化物以外的柵極絕緣體，S卩，術(shù)語MOSFET被用作分別比IGFET (絕緣柵場效應(yīng)晶體管)和MISFET (金屬絕緣體半導(dǎo)體場效應(yīng)晶體管)更通用的術(shù)語。
[0030]在本說明書的上下文中，術(shù)語“柵電極”旨在描述一種電極，該電極靠近主體區(qū)而被定位并與該主體區(qū)絕緣且被配置為形成和/或控制通過該主體區(qū)的溝道區(qū)。
[0031]在本說明書的上下文中，術(shù)語“場電極”旨在描述一種電極，該電極被設(shè)置為靠近半導(dǎo)體區(qū)(通常為漂移區(qū))，分別與該半導(dǎo)體區(qū)和半導(dǎo)體主體絕緣，且被配置為通過對周圍的半導(dǎo)體區(qū)充電至適當(dāng)電壓(即，通常為用于η型半導(dǎo)體區(qū)的負(fù)電壓)來擴大在半導(dǎo)體區(qū)中的耗盡部分。
[0032]通常，場電極由導(dǎo)電區(qū)構(gòu)成，被設(shè)置在半導(dǎo)體主體內(nèi)或之上，且通過形成場介電區(qū)的絕緣區(qū)與半導(dǎo)體主體絕緣。在阻斷模式期間，電荷(通常為用于η型半導(dǎo)體區(qū)的負(fù)電荷)與絕緣區(qū)相鄰接，使得一部分半導(dǎo)體區(qū)由電荷耗盡。導(dǎo)電區(qū)域可由具有足夠高的導(dǎo)電性的材料制成，從而在器件操作期間，導(dǎo)電區(qū)域形成等電位區(qū)。例如，導(dǎo)電區(qū)域可由具有金屬性或接近金屬性的導(dǎo)電性的材料制成，諸如金屬(例如，鎢)、高度摻雜的多晶硅、硅化物等。通常，導(dǎo)電區(qū)域與半導(dǎo)體器件的柵極金屬化層處于電阻電連接。此外，僅一部分導(dǎo)電區(qū)域可形成場電極，而另一部分可形成場效應(yīng)結(jié)構(gòu)的柵電極。絕緣區(qū)域可由任何合適的介電材料制成，諸如氧化硅，例如，熱氧化硅、氮化硅、氧氮化硅等。
[0033]在本說明書的上下文中，術(shù)語“臺面”或“臺面區(qū)域”旨在描述在垂直橫截面中延伸到半導(dǎo)體襯底或主體內(nèi)的兩個相鄰溝槽之間的半導(dǎo)體區(qū)。
[0034]在下文中，屬于半導(dǎo)體器件和用于形成半導(dǎo)體器件的制造方法的實施方式主要針對硅(Si)半導(dǎo)體器件來說明。因此，單晶半導(dǎo)體區(qū)或?qū)油ǔＪ菃尉i區(qū)或Si層。然而，應(yīng)理解，半導(dǎo)體主體可由適于制造半導(dǎo)體器件的任何半導(dǎo)體材料制成。這些材料的實例包括但不限于示例性半導(dǎo)體材料，諸如硅(Si)或鍺(Ge)、IV族化合物半導(dǎo)體材料(諸如碳化娃(SiC)或娃鍺(SiGe))、二元、三元或四元II1-V族半導(dǎo)體材料(諸如氮化鎵(GaN)J^Ht鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、銦鎵磷化物(InGaP)、鋁鎵氮化物(AlGaN)、鋁銦氮化物(AlInN)、銦鎵氮化物(InGaN)、鋁鎵銦氮化物(AlGaInN)或銦鎵砷磷化物(InGaAsP)),以及二元或三元I1-VI族半導(dǎo)體材料(諸如碲化鎘(CdTe)和碲鎘汞化物(HgCdTe))，僅舉幾例。上述提到的半導(dǎo)體材料也被稱為同質(zhì)結(jié)半導(dǎo)體材料。當(dāng)結(jié)合兩種不同半導(dǎo)體材料時，形成異質(zhì)結(jié)半導(dǎo)體材料。異質(zhì)結(jié)半導(dǎo)體材料的實例包括但不限于，鋁鎵氮化物(AlGaN)-鋁鎵銦氮化物(AlGalnN)、銦鎵氮化物`(InGaN)-鋁鎵銦氮化物(AlGalnN)、銦鎵氮化物(InGaN)-氮化鎵(GaN)、鋁鎵氮化物(AlGaN)-氮化鎵(GaN)、銦鎵氮化物(InGaN)-鋁鎵氮化物(AlGaN)、硅-碳化硅(Six(Vx)和硅_SiGe異質(zhì)結(jié)半導(dǎo)體材料。對于功率半導(dǎo)體應(yīng)用，當(dāng)前主要使用S1、SiC、GaAs和GaN材料。若半導(dǎo)體主體分別包括具有高擊穿電壓和高臨界雪崩場強的寬帶隙材料，諸如SiC或GaN，則相應(yīng)的半導(dǎo)體區(qū)的摻雜可被選擇為更高，這減小了導(dǎo)通狀態(tài)電阻Rm，其在下文中也被稱為導(dǎo)通電阻Rm。
[0035]參照圖1，說明半導(dǎo)體器件100的第一實施方式。圖1示出了穿過半導(dǎo)體器件100的半導(dǎo)體主體40的垂直橫截面。半導(dǎo)體主體40在主表面101與第二表面102之間延伸，主表面101具有限定垂直方向en的法線方向，第二表面102被設(shè)置為與主表面101相反。在下文中，主表面101也被稱為主水平表面。在一種實施方式中，半導(dǎo)體器件100作為橫向MOSFET來實施。在該實施方式中，形成源極金屬化層的第一負(fù)載金屬化層10、形成漏極金屬化層的第二負(fù)載金屬化層11、以及柵極金屬化層12通常被設(shè)置在主表面101上且彼此絕緣。
[0036]在另一實施方式中，半導(dǎo)體器件100形成IGBT。在該實施方式中,第一負(fù)載金屬化層10形成發(fā)射極金屬化層，以及第二負(fù)載金屬化層11形成集電極金屬化層。
[0037]注意，在圖1中所示的橫截面可僅與更復(fù)雜的半導(dǎo)體器件的截面相對應(yīng)，例如，包括其他半導(dǎo)體結(jié)構(gòu)(諸如模擬或數(shù)字測量或控制結(jié)構(gòu)，例如，CMOS或BiCMOS結(jié)構(gòu)，諸如BCD結(jié)構(gòu))的集成半導(dǎo)體器件。
[0038]第一負(fù)載金屬化層10與第一導(dǎo)電型的第一接觸區(qū)I進行低電阻接觸，第一接觸區(qū)I被設(shè)置為靠近主表面101。第二導(dǎo)電型的主體區(qū)2與第一接觸區(qū)I鄰接，并與第一接觸區(qū)I形成延伸至主表面101的第一 pn結(jié)。第一導(dǎo)電型的漂移區(qū)3與主體區(qū)2鄰接，并與主體區(qū)2形成延伸至主表面101的第二 pn結(jié)。第二負(fù)載金屬化層11與第二導(dǎo)電型的第二接觸區(qū)4進行低電阻接觸，第二接觸區(qū)4被設(shè)置為靠近主表面101，并具有高于漂移區(qū)3的最大摻雜濃度。
[0039]在示例性實施方式中，第一接觸區(qū)1、第二接觸區(qū)4、主體區(qū)2以及漂移區(qū)3延伸至主表面101。
[0040]第二接觸區(qū)4可以是第一導(dǎo)電型，并形成橫向MOSFET結(jié)構(gòu)的漏極區(qū)域。在該實施方式中，第一接觸區(qū)I形成源極區(qū)域。
[0041]可選地，第二接觸區(qū)4為第二導(dǎo)電型，并形成橫向IGBT結(jié)構(gòu)的集電極區(qū)域。在該實施方式中，第一接觸區(qū)I形成發(fā)射極區(qū)域。
[0042]注意，半導(dǎo)體器件100可包括如圖1中所示的多個單元電池，這些單元電池被連接至共同的負(fù)載金屬化層10、11和共同的柵極金屬化層12。
[0043]此外，第一導(dǎo)電型的場停止區(qū)具有比漂移區(qū)3更高的最大摻雜濃度，并可被設(shè)置在第二接觸區(qū)4與漂移區(qū)3之間。
[0044]電極13被設(shè)置在主表面101上，并通過絕緣結(jié)構(gòu)9與半導(dǎo)體主體40絕緣。電極13與柵極金屬化層12進行低電阻電接觸。在示例性實施方式中，第一負(fù)載電極10、第二負(fù)載電極11、以及電極13通過相應(yīng)的穿通式觸點10a、11a、12a與相應(yīng)金屬化層10、11、12電連接，這些穿通式觸點10a、lla、12a穿過設(shè)置在主表面101上的層間介電層15延伸。層間介電層15可由任何合適的介電材料制成，諸如二氧化硅(Si02)、氮化硅(SiN)以及氧氮化硅(Si0xNy)、TE0S (正硅酸乙酯)、USG (未摻雜的硅酸鹽玻璃)、HDP氧化物(高密度等離子體氧化物)或摻雜的氧化物，例如PSG (磷硅酸鹽玻璃)、BPSG (硼磷硅酸鹽玻璃)或BSG (硼硅酸鹽玻璃)。
[0045]電極13具有第一部分和第二部分，第一部分在水平方向上沿著主體區(qū)2從第一接觸區(qū)I延伸并至少延伸至漂移區(qū)3，第二部分與第一部分鄰接，被設(shè)置在漂移區(qū)3之上并與主體區(qū)2隔開。絕緣結(jié)構(gòu)9具有柵極介電部分9a和場介電部分％，柵極介電部分9a被設(shè)置在半導(dǎo)體主體與形成柵電極的電極13的第一部分之間,場介電部分9b與柵極介電部分9a鄰接且被設(shè)置在漂移區(qū)3與形成場電極的電極13的第二部分之間。
[0046]柵極介電部分9a被設(shè)置在主表面101上，并在水平方向上至少在第一和第二 pn結(jié)之間延伸。因此，通過在柵極金屬化層12與第一負(fù)載金屬化層10之間施加合適的電壓差，可在主體區(qū)2的鄰接部分內(nèi)形成溝道區(qū)(由圖1中的水平虛線表示)。
[0047]場介電部分9b沿著漂移區(qū)3延伸并進入該漂移區(qū)3內(nèi)，且與柵極介電部分9a相t匕，具有更高的垂直延伸部分。因此，半導(dǎo)體器件100的擊穿電壓通常被增大。
[0048]通常，絕緣結(jié)構(gòu)9a、9b由連續(xù)的介電區(qū)9形成。介電區(qū)9可由任何合適的介電材料制成，諸如氧化硅(Si02)、氮化硅(SiN)以及氧氮化硅(SiOxNy),但也可由高介電常數(shù)材料(諸如氧化鉿(HfO)等)制成。
[0049]根據(jù)一種實施方式，柵極介電部分9a與漂移區(qū)3、主體區(qū)2以及源極區(qū)I形成第一水平界面91，以及場介電部分9b與漂移區(qū)形成二者均被設(shè)置在主表面101之下的第二水平界面92和第三水平界面93。在第二水平界面92與電極13之間的場介電部分9b的第二最大垂直延伸部分d2大于在第一水平界面91與電極13之間的第一最大垂直延伸部分屯。在第三水平界面93與電極13之間的場介電部分9b的第三最大垂直延伸部分d3大于第二最大垂直延伸部分d2。這在圖2中更詳細示出，圖2示出了圖1中所示的橫截面的放大子截面。因此，場介電部分可被適當(dāng)加厚，使得擊穿電壓進一步被增大，而不明顯減小導(dǎo)通電阻。第三最大垂直延伸部分d3可例如比第二最大垂直延伸部分d2大至少約1.2倍。
[0050]根據(jù)一種實施方式，絕緣結(jié)構(gòu)9與漂移區(qū)3、主體區(qū)2以及第一接觸區(qū)I形成半導(dǎo)體-絕緣體界面。該半導(dǎo)體-絕緣體界面包括第一水平界面部分91、垂直設(shè)置在主表面101和第一水平界面部分91之下的第二水平界面部分92、以及垂直設(shè)置在第二水平界面部分92之下的第三水平界面部分93。
[0051]通常，場介電部分9b與漂移區(qū)3形成在垂直方向上被設(shè)置在第一水平界面91之下的第四水平界面94。當(dāng)從上方觀看時，第三水平界面93被設(shè)置在第二水平界面92與第四水平界面94之間。在下文中，第四水平界面94也被稱為形成在絕緣結(jié)構(gòu)9與半導(dǎo)體主體40之間的半導(dǎo)體-絕緣體界面的第四水平界面部分。
[0052]此外，場介電部分9b通常延伸至第二接觸區(qū)4，以確保較大的擊穿電壓。
[0053]在圖1中所示的示例性實施方式中，漂移區(qū)3分別形成并嵌入在第一導(dǎo)電型的襯底8內(nèi)。襯底8可形成集成半導(dǎo)體器件的共同襯底，該集成半導(dǎo)體器件包括其他半導(dǎo)體結(jié)構(gòu)，諸如橫向隔開并形成圖1中所示的三端場效應(yīng)結(jié)構(gòu)的CMOS或BiCMOS結(jié)構(gòu)。絕緣層19通常被設(shè)置在襯底8上且可具有與第二最大垂直延伸部分d2基本匹配的垂直延伸部分。絕緣層19的一部分可形成至少一個其他半導(dǎo)體結(jié)構(gòu)的場氧化物。因此，可根據(jù)低于圖1中所示的場效應(yīng)結(jié)構(gòu)的額定擊穿電壓的其他半導(dǎo)體結(jié)構(gòu)的至少一個的額定擊穿電壓，選擇第二最大垂直延伸部分d2。這有利于制造具有額定擊穿電壓不同的半導(dǎo)體結(jié)構(gòu)的集成半導(dǎo)體器件，而不明顯影響導(dǎo)通電阻。
[0054]通常，主體區(qū)2也與第一負(fù)載金屬化層10處于低電阻電接觸，以避免閂鎖效應(yīng)。在圖1中所示的示例性實施方式中，這經(jīng)由第二導(dǎo)電型的高度摻雜的主體接觸區(qū)5以及第二導(dǎo)電型的深主體連接區(qū)域6來提供，該深主體連接區(qū)域6可具有在主體區(qū)4的最大摻雜濃度與主體接觸區(qū)5的最大摻雜濃度之間的最大摻雜濃度。此外，深主體區(qū)7具有比主體區(qū)4更高的最大摻雜濃度，并可與主體區(qū)2和深主體連接區(qū)域6鄰接并設(shè)置在主體區(qū)2和深主體連接區(qū)域6之下。
[0055]在從上方觀看時，電極13通常與第一接觸區(qū)1、主體區(qū)2、漂移區(qū)3、柵極介電部分9a、場介電部分％、第一水平界面91、第二水平界面92、第三水平界面93以及深主體連接區(qū)域6重疊。更通常地，在從上方觀看時，電極13僅與第三水平界面93局部重疊，而不與第四水平界面94重疊。這確保了場介電部分9b具有其最大垂直延伸部分，其中，電極13在漂移區(qū)3之上結(jié)束。因此，利用在垂直橫截面內(nèi)基本為條形的相結(jié)合的柵極和場電極13，通常實現(xiàn)特別低的導(dǎo)通電阻和特別高的擊穿電壓。此外，這通常節(jié)省了制造半導(dǎo)體器件100時的成本。
[0056]再次參照圖2，說明了其他實施方式。為清晰起見，在圖2中僅示出了半導(dǎo)體器件100的電極13和絕緣結(jié)構(gòu)9。在從上方觀看時，電極13通?？拷谌浇缑?3的中心延伸。這意味著，如在漂移區(qū)3之上并從位置Xp處測量的電極13的水平延伸部分Xe通常等于或略微大于第二水平界面92的水平延伸部分X2和一半的第三水平界面93的水平延伸部分X3的總和，在該位置Xp處，當(dāng)從上方觀看時，第一水平界面91和第二水平界面92鄰接。此外，可選擇使水平延伸部分X2大于第四水平界面94的水平延伸部分X4，例如，超過約2倍或者甚至超過約5倍，以確保特別低的導(dǎo)通電阻。在其他實施方式中，可選擇使水平延伸部分X2小于水平延伸部分x4，以確保特別高的擊穿電壓。根據(jù)電壓等級，設(shè)置在下面的絕緣結(jié)構(gòu)9的一部分的總水平延伸部分X的范圍可從約Iym到約15 μ m。
[0057]通常，第二水平界面92和第四水平界面94共面，且分別基本被設(shè)置在共同的水平面內(nèi)。例如，場介電部分9b的最大垂直延伸部分d4基本與第二最大垂直延伸部分d2相匹配。
[0058]在示例性實施方式中，延伸到第三水平界面93的絕緣結(jié)構(gòu)9的最低部分成錐形。因此，在從上方觀看時，第二水平界面92、第三水平界面93、以及第四水平界面94彼此隔開。在其他實施方式中，當(dāng)從上方觀看時，第三水平界面93與第二水平界面92和第四水平界面94鄰接。
[0059]圖3示出了穿過半導(dǎo)體器件200的垂直橫截面。半導(dǎo)體器件200與上述參照圖1、圖2所示的半導(dǎo)體器件100相似。然而，第二水平界面92的水平延伸部分X2小于第三水平界面93的水平延伸部分X3，且基本等于第四水平界面94的水平延伸部分x4。
[0060]圖4A至圖7示出了根據(jù)幾種實施方式的用于形成半導(dǎo)體器件100的方法。這些圖示出了在特定方法步驟期間或之后穿過半導(dǎo)體主體的垂直橫截面。在第一工藝中，提供了一種半導(dǎo)體主體(通常是Si晶片或Si襯底)，其具有主表面101以及被設(shè)置為與主表面101相反的背面。主表面101的法線方向限定了垂直方向en。如圖4A中所示，半導(dǎo)體主體通常包括延伸到主表面101的第一導(dǎo)電型(在示例性實施方式中為η型)的第一半導(dǎo)體區(qū)3。通常，第一半導(dǎo)體區(qū)3或第一半導(dǎo)體區(qū)3的一部分在待制造的半導(dǎo)體器件內(nèi)形成漂移區(qū)。例如，通過注入以及熱驅(qū)動進入，在主表面101與背面(在圖4Α中未示出)之間延伸的共同襯底中，第一半導(dǎo)體區(qū)3可被形成為阱。此外，半導(dǎo)體主體通常在主表面101上覆蓋有屏蔽氧化層17。
[0061]隨后，掩模18分別形成在主表面101和屏蔽氧化層17上。形成掩模18可包括沉積樹脂和光刻構(gòu)造該樹脂。隨后，可穿過掩模18來刻蝕屏蔽氧化層17，以形成具有第一開口的第一掩模17，該第一開口具有第一水平延伸部分Wl。
[0062]隨后，使用第一掩模17將第一溝槽50從主表面101形成到第一半導(dǎo)體區(qū)3中。在圖4Β中示出了所獲得的半導(dǎo)體結(jié)構(gòu)100。
[0063]通常使用各向同性刻蝕工藝，將第一溝槽50刻蝕到第一半導(dǎo)體區(qū)3中。因此，第一溝槽50在垂直橫截面中具有第一水平延伸部分Wl。通常，第一溝槽50的垂直延伸部分在從約50nm到約I μ m的范圍內(nèi)，更通常地，在從約IOOnm到約500nm的范圍內(nèi)。此外，在所示出的垂直橫截面內(nèi)，第一溝槽50的水平延伸部分W1通常在從約300nm到約50 μ m的范圍內(nèi)，更通常地,在從約500nm到約10 μ m的范圍內(nèi)。
[0064]在示例性實施方式中，垂直溝槽50具有基本水平的底壁和基本垂直的側(cè)壁。注意，半導(dǎo)體器件100通常以晶片級制造。因此，可并行制造多個半導(dǎo)體器件100。此外，待制造的每個半導(dǎo)體器件100可包括幾個場氧化物。因此，可并行形成多個垂直溝槽50。這也可適用于以下所說明的工藝。
[0065]還要注意，在刻蝕第一溝槽50之前或之后，可去除掩模18。
[0066]隨后，可去除第一掩模17。第一半導(dǎo)體區(qū)3可被進行熱氧化，從而形成熱氧化層17，。通常，熱氧化層17’具有的最大垂直延伸部分大于第一溝槽50的垂直深度。例如，對于垂直延伸部分約為150nm的第一垂直溝槽50而言,熱氧化層17’可具有約200nm的垂直延伸部分。在圖5A中示出了所獲得的半導(dǎo)體結(jié)構(gòu)100。
[0067]隨后，通常去除熱氧化層17，。在圖5B中示出了所獲得的半導(dǎo)體結(jié)構(gòu)100。根據(jù)該工藝順序，形成第一溝槽50的錐形和/或圓形側(cè)壁。在其他實施方式中，省略形成和剝離熱氧化層17，。
[0068]隨后，在第一半導(dǎo)體區(qū)3上形成第二掩模，該第一半導(dǎo)體區(qū)3具有開口，該開口在垂直橫截面內(nèi)具有第二水平延伸部分w2，該第二水平延伸部分W2大于第一溝槽50的第一水平延伸部分W1，且因此，當(dāng)從上方觀看時，第一溝槽50被設(shè)置在開口內(nèi)。在此之后，通過第二掩模來各向異性刻蝕第一半導(dǎo)體區(qū)3，以形成加寬的第一溝槽51。這些工藝通常作為STI工藝(淺溝槽隔離)來進行。在示例性實施方式中，如圖6A中所示，在第一半導(dǎo)體區(qū)3上形成硬掩模層9a。該硬掩模層9a通常被形成為介電層的堆疊。例如，二氧化硅/氮化硅/二氧化硅的堆疊可被形成在第一半導(dǎo)體區(qū)3上，作為硬掩模層9a。隨后，抗蝕劑掩模18a可被形成在硬掩模層9a上，并被用于使硬掩模層9a在第一垂直溝槽50之上凹入，使得當(dāng)從上方觀看時，第一溝槽50分別完全被設(shè)置在硬掩模9a的凹槽和開口內(nèi)。在示例性實施方式中，當(dāng)從上方觀看時，第一溝槽50基本相對于硬掩模9a的開口為中心。在其他實施方式中，當(dāng)從上方觀看時，第一溝槽50的中心相對于硬掩模9a的開口的中心被偏移。在所示出的垂直橫截面內(nèi)，硬掩模9a的開口的第二水平延伸部分W2通常在從約500nm到約200 μ m的范圍內(nèi)，更通常地，在從約I μ m到約15 μ m的范圍內(nèi)。隨后，通過形成第二掩模的硬掩模9a來各向異性刻蝕第一半導(dǎo)體區(qū)3，形成加寬的第一溝槽51。在圖6B中示出了所獲得的半導(dǎo)體結(jié)構(gòu)100。
[0069]由于各向異性刻蝕第一半導(dǎo)體區(qū)3，所以加寬的第一溝槽51在所示出的垂直橫截面內(nèi)具有三個基本水平的底壁部分92’、93’和94’以及基本垂直的外側(cè)壁。在主表面101與水平底壁部分92’和94’之間的垂直距離D2與通過第二掩模9a的各向異性刻蝕工藝的刻蝕深度相對應(yīng)。垂直距離D2可在從約IOOnm到約I μ m的范圍內(nèi)，更通常地，在從約200nm到約800nm的范圍內(nèi)。主表面101與中心的水平底壁部分92’和94’之間的垂直距離D3大于垂直距離D2,且與這兩個各向異性刻蝕工藝的刻蝕深度的總和相對應(yīng)。
[0070]隨后，沉積介電材料，例如氧化硅，以填充加寬的第一溝槽51。這可使用CVD工藝(化學(xué)氣相沉積)來實現(xiàn)。
[0071]隨后，至少使沉積的介電材料平坦化，以形成具有平坦的和基本水平的頂面的絕緣結(jié)構(gòu)9，電極將被形成在該頂面上。在圖7中示出了所獲得的半導(dǎo)體結(jié)構(gòu)。
[0072]平坦化通常包括CMP工藝(化學(xué)機械拋光)。硬掩模9a在該工藝中可被用作停止區(qū)。
[0073]分別根據(jù)在硬掩模9a之上突出的沉積的介電材料的一部分的量和高度，可在CMP工藝之前，在加寬的溝槽51之上和/或附近部分回刻沉積的介電材料。為此，可在主表面101上形成第三掩模層；可至少在加寬的第一溝槽51之上使第三掩模層凹入，以形成第三掩模；并可通過第三掩模來刻蝕沉積的介電材料。
[0074]隨后，在絕緣結(jié)構(gòu)9上形成電極，例如，通過沉積導(dǎo)電材料和掩蔽式回刻來形成。因此，該電極與半導(dǎo)體主體絕緣，且在垂直橫截面內(nèi)通?；緸闂l形。該電極通常形成相結(jié)合的柵極和場電極。
[0075]根據(jù)一種實施方式，形成絕緣結(jié)構(gòu)9和電極，使得該絕緣結(jié)構(gòu)包括柵極介電部分9a和場介電部分％。柵極介電部分9a至少與形成漂移區(qū)3的第一半導(dǎo)體區(qū)I的一部分形成第一水平界面91，且分別在第一水平界面91之上以及在第一水平界面91與電極之間具有第一最大垂直延伸部分屯。場介電部分9b在垂直橫截面內(nèi)與漂移區(qū)3形成第二水平界面92、第三水平界面93和第四水平界面94，這些界面在垂直方向上被設(shè)置在主表面101之下。分別在第二水平界面92之上和在第二水平界面92與電極13之間的場介電部分9b的第二最大垂直延伸部分d2大于第一最大垂直延伸部分屯。分別在第三水平界面93之上和在第三水平界面93與電極13之間的場介電部分9b的第三最大垂直延伸部分d3大于第二最大垂直延伸部分d2。
[0076]在形成絕緣結(jié)構(gòu)9之前或之后，通常執(zhí)行以下工藝。第二導(dǎo)電型的主體區(qū)可被形成在主表面101附近的第一半導(dǎo)體區(qū)3內(nèi)。在主表面101附近，可在主體區(qū)內(nèi)形成第一導(dǎo)電型和具有比主體區(qū)更高的最大摻雜濃度的源極區(qū)或發(fā)射極區(qū)。在第一半導(dǎo)體區(qū)中，可形成第一導(dǎo)電型的場停止區(qū)，該場停止區(qū)包括比第一半導(dǎo)體區(qū)更高的最大摻雜濃度。在主表面101附近，可在第一半導(dǎo)體區(qū)3內(nèi)形成具有比第一半導(dǎo)體區(qū)3更高的最大摻雜濃度的第一導(dǎo)電型的漂移區(qū)或者具有比第一半導(dǎo)體區(qū)3更高的最大摻雜濃度的第二導(dǎo)電型的集電極區(qū)。這可通過相應(yīng)的注入工藝和驅(qū)動進入來進行。此外，可在主表面101上形成層間介電層、第一和第二負(fù)載金屬化層、柵極金屬化層以及相應(yīng)的穿通式觸點。因此，可形成上述參照圖1至圖3所說明的場效應(yīng)半導(dǎo)體器件。通常形成半導(dǎo)體器件，使得該器件包括橫向功率MOSFET結(jié)構(gòu)或橫向功率IGBT結(jié)構(gòu)。
[0077]根據(jù)一種實施方式，用于制造橫向場效應(yīng)半導(dǎo)體器件100的方法包括:提供半導(dǎo)體主體，所述半導(dǎo)體主體包括第一導(dǎo)電型的第一半導(dǎo)體區(qū)1，所述第一半導(dǎo)體區(qū)延伸至具有限定垂直方向的法線方向的主表面101 ;在主表面101上形成第一掩模17 ;使用所述第一掩模17在第一半導(dǎo)體區(qū)3內(nèi)形成第一溝槽50，使得第一溝槽50在垂直橫截面內(nèi)具有第一水平延伸部分W1 ;在第一半導(dǎo)體區(qū)3上形成具有開口的第二掩模9a，該開口具有大于第一水平延伸部分W1的第二水平延伸部分w2，使得當(dāng)從上方觀看時，第一溝槽50被設(shè)置在開口內(nèi)；穿過第二掩模9a各向異性刻蝕第一半導(dǎo)體區(qū)3，以形成加寬的第一溝槽51 ;沉積介電材料，以填充所述加寬的第一溝槽51 ;以及使介電材料平坦化，以形成絕緣結(jié)構(gòu)9。
[0078]圖8A至圖9B示出了根據(jù)幾種實施方式的用于形成半導(dǎo)體器件101的方法。這些圖示出了在特定的方法步驟期間或之后穿過半導(dǎo)體主體的垂直橫截面。在第一工藝中，提供半導(dǎo)體主體(通常為Si晶片或Si襯底)，其具有主表面101和被設(shè)置為與主表面101相反的背面。主表面101的法線方向％限定了垂直方向en。如上述參照圖4A所述，半導(dǎo)體主體通常包括延伸到主表面101的第一導(dǎo)電型的第一半導(dǎo)體區(qū)3，且第一半導(dǎo)體區(qū)3的至少一部分在待制造的半導(dǎo)體器件內(nèi)形成漂移區(qū)。此外，半導(dǎo)體主體在主表面101上可由屏蔽氧化層覆蓋?？扇コ帘窝趸瘜?，且通常在第一半導(dǎo)體區(qū)3上形成硬掩模層9a。這可通過與上述參照圖6a所述的相似的方式進行。然而，在該實施方式中，在平坦的主表面101上形成硬掩模層9a。隨后，使用例如抗蝕劑掩模18，使硬掩模層9a凹入以露出第一半導(dǎo)體區(qū)3，從而形成具有第二開口的第二掩模9a，該第二開口具有第二水平延伸部分W2。在圖8A中示出了所獲得的半導(dǎo)體結(jié)構(gòu)110。
[0079]隨后，分別在第一半導(dǎo)體區(qū)3和第二掩模9a上形成第一掩模18a (通常為抗蝕劑掩模)，該第一掩模18a具有第一開口，該第一開口在垂直橫截面內(nèi)具有比第二水平延伸部分W2更小的第一水平延伸部分W1，使得在從上方觀看時，第一開口被設(shè)置在第二開口內(nèi)。
[0080]隨后，使用第一掩模18a，通常通過各向異性刻蝕工藝，將第一溝槽50形成到第一半導(dǎo)體區(qū)3內(nèi)。在圖8B中示出了所獲得的半導(dǎo)體結(jié)構(gòu)110。可如上述參照圖4B、圖6B所述來選擇第一水平延伸部分W1和第二水平延伸部分w2。
[0081]隨后，去除第一掩模18a以露出第二掩模9a。
[0082]隨后，通過第二掩模9a的對第一半導(dǎo)體區(qū)3的各向異性刻蝕工藝被用于形成加寬的第一溝槽51 ;沉積介電材料，以填充加寬的第一溝槽51 ;以及至少使介電材料平坦化，以形成絕緣結(jié)構(gòu)9。通常如上述參照圖7所述來執(zhí)行這些工藝。在圖9B中示出了所獲得的半導(dǎo)體結(jié)構(gòu)110。
[0083]半導(dǎo)體結(jié)構(gòu)110與圖7中所示的半導(dǎo)體結(jié)構(gòu)100相似。然而，在從上方觀看半導(dǎo)體結(jié)構(gòu)110時，第三水平界面93與第二水平界面92和第四水平界面94鄰接。
[0084]此外，如上述參照圖7所述，可至少另外形成主體區(qū)、主體接觸區(qū)、源極或發(fā)射極區(qū)、可選的場停止區(qū)和漏極區(qū)或集電極區(qū)。另外，可在半導(dǎo)體器件110的主表面101上形成層間介電層、第一和第二負(fù)載金屬化層和柵極金屬化層以及相應(yīng)的穿通式觸點。
[0085]上述參照圖4A至圖7 和圖8A至圖9B所說明的方法的共同之處在于，使用通過彼此對準(zhǔn)的第一掩模和第二掩模的兩次各向異性刻蝕工藝，形成加寬的溝槽51。更具體地，第一掩模具有第一開口，以及第二掩模具有第二開口，且形成第一掩模和第二掩模，使得當(dāng)從上方觀看時，第一開口和通過第一開口刻蝕的第一溝槽分別被設(shè)置在第二開口內(nèi)。在上述參照圖4A至圖7所說明的實施方式中，在形成第二掩模之前，去除第一掩模。在上述參照圖8A至圖9B所說明的實施方式中,在形成第二掩模之后,形成第一掩模,并在第一各向異性刻蝕工藝期間，第一掩模覆蓋第二掩模。這兩個工藝順序允許形成場氧化物，這些場氧化物被適當(dāng)加厚，以增大擊穿電壓和/或降低場效應(yīng)結(jié)構(gòu)的導(dǎo)通電阻。此外，這兩個工藝順序允許形成加厚的場氧化物，該場氧化物僅用于具有最高額定阻斷能力的集成半導(dǎo)體器件的場效應(yīng)結(jié)構(gòu)。因此，可通過簡單和成本高效的方式形成具有不同額定阻斷能力的結(jié)構(gòu)的集成半導(dǎo)體器件。
[0086]盡管已公開了本發(fā)明的各種示例性實施方式，但對于本領(lǐng)域技術(shù)人員而言，顯然可在不背離本發(fā)明的精神和范圍的情況下進行各種改變和修改，這些改變和修改將實現(xiàn)本發(fā)明的一些優(yōu)點。對于本領(lǐng)域相當(dāng)熟練的技術(shù)人員而言，顯然可適當(dāng)替換執(zhí)行相同功能的其他元件。應(yīng)當(dāng)提及，參照具體附圖所說明的特征可與其他附圖的特征相結(jié)合，甚至是在未明確提及的那些情況下。對本發(fā)明概念的這種修改旨在被所附權(quán)利要求涵蓋。
[0087]空間性相關(guān)術(shù)語，諸如“在…之下”、“在…下面”、“低于”、“在…之上”、“高于”等，是為了便于描述而用于說明一個元件相對于第二元件的位置。這些術(shù)語旨在包括除了那些圖中所示方向之外的該裝置的所有不同方向。此外，諸如“第一”、“第二”等的術(shù)語也用于描述各種元件、區(qū)域、部分等，且不意味著限定。類似術(shù)語在通篇描述中指代類似元件。[0088]如本文所使用，術(shù)語“具有(having)”、“ 包含(containing) ”、“ 包括(including)”、“由…構(gòu)成(compr i s ing ) ”等是指出存在所述元件或特征，但不排除其他元件或特征的開放式術(shù)語。冠詞“一個”、“一種”和“該”旨在包括復(fù)數(shù)以及單數(shù)，除非上下文另有明確說明。
[0089]在考慮上述變化和應(yīng)用范圍時，應(yīng)理解，本發(fā)明不受上述描述限制，也不受附圖限制。相反，本發(fā)明僅由所附權(quán)利要求及其法律等同物來限定。
【權(quán)利要求】
1.一種半導(dǎo)體器件,包括: 半導(dǎo)體主體，具有主表面，所述主表面具有限定垂直方向的法線方向，所述半導(dǎo)體主體在垂直橫截面內(nèi)包括: 第一導(dǎo)電型的第一接觸區(qū)，其延伸到所述主表面； 第二導(dǎo)電型的主體區(qū)，其與所述第一接觸區(qū)鄰接并延伸至所述主表面； 第一導(dǎo)電型的漂移區(qū)，其與所述主體區(qū)鄰接并延伸至所述主表面；以及 第二接觸區(qū)，其包括比所述漂移區(qū)更高的最大摻雜濃度并延伸至所述主表面； 電極，被設(shè)置在所述主表面上；以及 絕緣結(jié)構(gòu)，其將所述電極與所述半導(dǎo)體主體絕緣且在所述垂直橫截面內(nèi)包括: 柵極介電部分，其至少與所述漂移區(qū)形成第一水平界面且在所述第一水平界面與所述電極之間具有第一最大垂直延伸部分；以及 場介電部分，其與所述漂移區(qū)形成在所述垂直方向上被設(shè)置在所述主表面之下的第二水平界面和第三水平界面，其中，在所述第二水平界面與所述電極之間的所述場介電部分的第二最大垂直延伸部分大于所述第一最大垂直延伸部分，且其中，在所述第三水平界面與所述電極之間的所述場介電部分的第三最大垂直延伸部分大于所述第二最大垂直延伸部分。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述絕緣結(jié)構(gòu)由連續(xù)的介電區(qū)形成。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述電極與所述第一接觸區(qū)、所述主體區(qū)、所述漂移區(qū)、所述柵極介電部分、所述第一水平界面、所述第二水平界面和所述第三水平界面重疊。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述電極僅部分覆蓋所述第三水平界面。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第二接觸區(qū)為所述第一導(dǎo)電型并與所述場介電部分鄰接。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述場介電部分與所述漂移區(qū)形成在所述垂直方向上被設(shè)置在所述第一水平界面之下的第四水平界面，且其中，所述第三水平界面被設(shè)置在所述第二水平界面與所述第四水平界面之間。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中，所述第二水平界面、所述第三水平界面和所述第四水平界面彼此隔開。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中，所述電極僅部分覆蓋所述第三水平界面，且其中，所述第二水平界面的水平延伸部分小于所述第四水平界面的水平延伸部分。
9.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中，所述電極僅部分覆蓋所述第三水平界面，且其中，所述第二水平界面的水平延伸部分小于所述第三水平界面的水平延伸部分，且基本等于所述第四水平界面的水平延伸部分。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述電極在所述垂直橫截面內(nèi)基本為條形。
11.一種半導(dǎo)體器件，包括: 半導(dǎo)體主體，具有主表面，所述主表面具有限定垂直方向的法線方向，所述半導(dǎo)體主體在垂直橫截面內(nèi)包括: 第一導(dǎo)電型的第一接觸區(qū)，被設(shè)置為靠近所述主表面；第二導(dǎo)電型的主體區(qū)，其與所述第一接觸區(qū)形成延伸至所述主表面的第一 pn結(jié)； 第一導(dǎo)電型的漂移區(qū)，其與所述主體區(qū)形成延伸至所述主表面的第二 pn結(jié)；以及 第二接觸區(qū)，其包括比所述漂移區(qū)更高的最大摻雜濃度并被設(shè)置為靠近所述主表面； 電極，被設(shè)置在所述主表面上；以及 絕緣結(jié)構(gòu)，其將所述電極與所述半導(dǎo)體主體絕緣，并至少與所述漂移區(qū)形成半導(dǎo)體-絕緣體界面，其中，所述半導(dǎo)體-絕緣體界面包括第一水平界面部分、被垂直設(shè)置在所述主表面和所述第一水平界面部分之下的第二水平界面部分、以及被垂直設(shè)置在所述第二水平界面部分之下的第三水平界面部分。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件，其中，所述半導(dǎo)體-絕緣體界面在所述垂直橫截面內(nèi)包括在垂直方 向上被設(shè)置在所述主表面和所述第一水平界面部分之下的第四水平界面部分，且其中，所述第三水平界面部分被設(shè)置在所述第二水平界面部分與所述第四水平界面部分之間。
13.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件，其中，所述電極形成MOSFET結(jié)構(gòu)或IGBT結(jié)構(gòu)的控制電極。
14.一種用于制造橫向場效應(yīng)半導(dǎo)體器件的方法，包括: 提供半導(dǎo)體主體，所述半導(dǎo)體主體包括第一導(dǎo)電型的第一半導(dǎo)體區(qū)，所述第一半導(dǎo)體區(qū)延伸至具有限定垂直方向的法線方向的主表面； 在所述第一半導(dǎo)體區(qū)上形成包括第一開口的第一掩模，所述第一開口在垂直橫截面內(nèi)具有第一水平延伸部分； 使用所述第一掩模在所述第一半導(dǎo)體區(qū)內(nèi)形成第一溝槽； 在所述第一半導(dǎo)體區(qū)上形成包括第二開口的第二掩模，所述第二開口在所述垂直橫截面內(nèi)具有大于所述第一水平延伸部分的第二水平延伸部分； 通過所述第二掩模各向異性刻蝕所述第一半導(dǎo)體區(qū)，以形成加寬的第一溝槽； 沉積介電材料，以填充所述加寬的第一溝槽；以及 使所述介電材料平坦化，以形成絕緣結(jié)構(gòu)， 形成所述第一掩模和所述第二掩模，使得所述第一溝槽和所述第一開口中的至少一個被設(shè)置在所述第二開口內(nèi)。
15.根據(jù)權(quán)利要求14所述的方法，其中，平坦化包括以下中的至少一個: CMP工藝； 在所述主表面上形成第三掩模層； 至少在所述加寬的第一溝槽之上使所述第三掩模層凹入；以及 使用所述第三掩模層來回刻所述介電材料。
16.根據(jù)權(quán)利要求14所述的方法，其中，沉積所述介電材料包括沉積二氧化硅。
17.根據(jù)權(quán)利要求14所述的方法，其中，形成所述第一溝槽包括各向異性刻蝕所述第一半導(dǎo)體區(qū)。
18.根據(jù)權(quán)利要求14所述的方法，還包括以下中的至少一個: 靠近所述主表面形成與第一半導(dǎo)體區(qū)鄰接的第二導(dǎo)電型的主體區(qū)； 靠近所述主表面形成與所述主體區(qū)鄰接的第一導(dǎo)電型的源極區(qū)或發(fā)射極區(qū)； 在所述第一半導(dǎo)體區(qū)內(nèi)形成第一導(dǎo)電型的場停止區(qū)，所述場停止區(qū)包括比所述第一半導(dǎo)體區(qū)更高的最大摻雜濃度； 靠近所述主表面形成第一導(dǎo)電型的漏極區(qū)，所述漏極區(qū)包括比所述第一半導(dǎo)體區(qū)更高的最大摻雜濃度，并與所述第一半導(dǎo)體區(qū)、所述場停止區(qū)和所述絕緣結(jié)構(gòu)中的至少一個鄰接; 靠近所述主表面形成第二導(dǎo)電型的集電極區(qū)，所述集電極區(qū)包括比所述第一半導(dǎo)體區(qū)更聞的最大慘雜濃度；以及 在所述絕緣結(jié)構(gòu)上形成電極。
19.根據(jù)權(quán)利要求18所述的方法，其中，所述電極在所述垂直橫截面內(nèi)至少從所述源極區(qū)水平延伸至水平位置，在所述水平位置處，所述絕緣結(jié)構(gòu)具有最大垂直延伸部分。
20.根據(jù)權(quán)利要求18所述的方法，其中，形成所述絕緣結(jié)構(gòu)，使得所述絕緣結(jié)構(gòu)包括: 柵極介電部分，其至少與所述第一半導(dǎo)體區(qū)形成第一水平界面且在所述第一水平界面與所述電極之間具有第一最大垂直延伸部分；以及 場介電部分，其與所述第一半導(dǎo)體區(qū)形成第二水平界面和第三水平界面，其中，在所述第二水平界面與所述電極之間的所述場介電部分的第二最大垂直延伸部分大于所述第一最大垂直延伸部分，且其中，在所述第三水平界面與所述電極之間的所述場介電部分的第三最大垂直延伸部分大于所述第二最大垂直延伸部分。
21.根據(jù)權(quán)利要求14所述的方法，在形成所述第二掩模之前，還包括以下中的至少一個: 去除所述第一掩模； 熱氧化所述第一半導(dǎo)體區(qū)，使得形成氧化層，所述氧化層具有大于所述第一溝槽的垂直深度的最大垂直延伸部分；以及去除所述氧化層。
22.根據(jù)權(quán)利要求14所述的方法，其中，形成所述第二掩模包括以下中的至少一個: 在所述第一半導(dǎo)體區(qū)上形成硬掩模堆疊；以及 在所述硬掩模堆疊上形成抗蝕掩模。
23.一種用于制造半導(dǎo)體器件的方法，包括: 提供半導(dǎo)體主體，所述半導(dǎo)體主體包括第一導(dǎo)電型的漂移區(qū)，所述漂移區(qū)延伸至具有限定垂直方向的法線方向的主表面；以及形成橫向場效應(yīng)結(jié)構(gòu)，包括: 在所述漂移區(qū)內(nèi)形成第二導(dǎo)電型的主體區(qū)； 在所述主體區(qū)內(nèi)形成第一導(dǎo)電型的第一接觸區(qū)； 在所述漂移區(qū)內(nèi)，靠近所述主表面形成第二接觸區(qū)，所述第二接觸區(qū)包括比所述漂移區(qū)更高的最大摻雜濃度； 形成介電結(jié)構(gòu)；以及 在所述主表面上形成電極，使得所述絕緣結(jié)構(gòu)包括: 柵極介電部分，其至少與所述漂移區(qū)形成第一水平界面且在所述第一水平界面與所述電極之間具有第一最大垂直延伸部分；以及 場介電部分，其與所述漂移區(qū)形成在所述垂直方向上被設(shè)置在所述主表面之下的第二水平界面和第三水平界面，其中，在所述第二水平界面與所述電極之間的所述場介電部分的第二最大垂直延伸部分大于所述第一最大垂直延伸部分，且其中，在所述第三水平界面與所述電極之間的所述場介電部分的第三最大垂直延伸部分大于所述第二最大垂直延伸部分。
24.根據(jù)權(quán)利要求23所述的方法，其中，形成所述介電結(jié)構(gòu)包括以下中的至少一個: 將第一垂直溝槽刻蝕到所述漂移區(qū)內(nèi)； 掩蔽式各向異性刻蝕以形成加寬的第一垂直溝槽； 在所述加寬的第一垂直溝槽內(nèi)沉積介電材料； CMP工藝；以及 使用第三掩模部分回刻所述介電材料。
25.根據(jù)權(quán)利要求23所述的方法`，其中，沉積所述介電材料包括沉積二氧化硅。
【文檔編號】H01L21/336GK103579236SQ201310320064
【公開日】2014年2月12日 申請日期:2013年7月26日 優(yōu)先權(quán)日:2012年7月27日
【發(fā)明者】馬克·斯特拉塞, 卡爾-海因茨·格布哈特, 林肯·奧里亞因, 拉爾夫·魯?shù)婪? 申請人:英飛凌科技德累斯頓有限公司