倒裝芯片封裝的制作方法
【專利摘要】本發(fā)明提供了一種倒裝芯片封裝。所述倒裝芯片封裝包括：封裝結(jié)構(gòu)，具有第一接墊以及第二接墊形成于其上，其中第一接墊的特征尺寸不同于第二接墊的特征尺寸；半導(dǎo)體芯片，面向封裝結(jié)構(gòu)，具有第一凸塊底金屬層以及第二凸塊底金屬層形成于其上，其中第一凸塊底金屬層的特征尺寸不同于第二凸塊底金屬層的特征尺寸；以及第一導(dǎo)電組件，設(shè)置于第一接墊與第一凸塊底金屬層之間；以及第二導(dǎo)電組件，設(shè)置于第二接墊與第二凸塊底金屬層之間，其中第一導(dǎo)電組件的特征尺寸不同于第二導(dǎo)電組件的特征尺寸。本發(fā)明所提供的倒裝芯片封裝能夠承受高電流訊號(hào)。
【專利說(shuō)明】倒裝芯片封裝
【技術(shù)領(lǐng)域】
[0001]本發(fā)明關(guān)于半導(dǎo)體倒裝芯片封裝(semiconductor flip-chip package),且特別地關(guān)于一種倒裝芯片封裝(flip-chip package),其具有不同特征尺寸(feature size)的數(shù)個(gè)凸塊底金屬(under bump metal, UBM)層,用以優(yōu)化電流額定需求(current ratingrequirements)。
【背景技術(shù)】
[0002]隨著半導(dǎo)體芯片的整合度(integration)與速度(speed)的提升，半導(dǎo)體芯片上組件尺寸變得更為精細(xì)，而位于半導(dǎo)體芯片上的輸出/輸入墊(I/O pads)的數(shù)量也隨之增加了。
[0003]目前已見(jiàn)有如球柵陣列封裝(ball grid array package)及芯片級(jí)封裝(chipscale package)等多種半導(dǎo)體芯片的封裝方法。半導(dǎo)體芯片采用如打線接合(wirebonding)、卷帶式自動(dòng)接合(tape automated bonding, TAB)、及倒裝芯片接合(flip-chipbonding)等多種電性連結(jié)方式而形成的封裝(package)。
[0004]倒裝芯片接合為用于高速、智能與高密度封裝的眾多封裝技術(shù)中的最有效類型封裝之一，其將設(shè)置于半導(dǎo)體芯片上的電極直接連結(jié)于封裝基板的連結(jié)端點(diǎn)。

【發(fā)明內(nèi)容】

[0005]為了解決半導(dǎo)體芯片的組件尺寸越來(lái)越精細(xì)的技術(shù)問(wèn)題，本發(fā)明提供了一種新型倒裝芯片封裝。
[0006]本發(fā)明提供了一種倒裝芯片封裝，包括:封裝結(jié)構(gòu)，具有第一接墊以及第二接墊形成于其上，其中第一接墊具有特征尺寸不同于第二接墊的特征尺寸；半導(dǎo)體芯片，面向封裝結(jié)構(gòu)，具有第一凸塊底金屬層以及第二凸塊底金屬層形成于其上，其中第一凸塊底金屬層的特征尺寸不同于第二凸塊底金屬層的特征尺寸；以及第一導(dǎo)電組件，設(shè)置于第一接墊與第一凸塊底金屬層之間；以及第二導(dǎo)電組件，設(shè)置于第二接墊與第二凸塊底金屬層之間，其中第一導(dǎo)電組件的特征尺寸不同于第二導(dǎo)電組件的特征尺寸。
[0007]依據(jù)另一實(shí)施例，本發(fā)明提供了一種倒裝芯片封裝，包括:封裝結(jié)構(gòu)，具有第一接墊以及第二接墊形成于其上，其中第一接墊的特征尺寸不同于第二接墊的特征尺寸；以及半導(dǎo)體芯片，面向封裝結(jié)構(gòu)，具有第一凸塊底金屬層以及第二凸塊底金屬層形成于其上，其中第一凸塊底金屬層的特征尺寸不同于第二凸塊底金屬層的特征尺寸。
[0008]根據(jù)本發(fā)明的倒裝芯片封裝，能夠承受高電流訊號(hào)。
【專利附圖】

【附圖說(shuō)明】
[0009]圖1顯示了依據(jù)本發(fā)明的實(shí)施例的一種倒裝芯片封裝。
[0010]圖2為一示意圖，顯示了圖1內(nèi)的區(qū)域500的放大情形。
[0011]圖3為一示意底視圖，顯示了圖1的倒裝芯片封裝內(nèi)的半導(dǎo)體芯片。[0012]圖4顯示了依據(jù)本發(fā)明的另一實(shí)施例的一種倒裝芯片封裝。
[0013]圖5為一示意圖，顯示了圖4內(nèi)的區(qū)域500’的放大情形。
[0014]圖6為一示意底視圖，顯示了圖4內(nèi)的倒裝芯片封裝內(nèi)的半導(dǎo)體芯片。
【具體實(shí)施方式】
[0015]在說(shuō)明書(shū)及權(quán)利要求書(shū)當(dāng)中使用了某些詞匯來(lái)稱呼特定的組件。本領(lǐng)域的技術(shù)人員應(yīng)可理解，硬件制造商可能會(huì)用不同的名詞來(lái)稱呼同一個(gè)組件。本說(shuō)明書(shū)及權(quán)利要求書(shū)并不以名稱的差異來(lái)作為區(qū)分組件的方式，而是以組件在功能上的差異來(lái)作為區(qū)分的準(zhǔn)貝U。在通篇說(shuō)明書(shū)及權(quán)利要求書(shū)當(dāng)中所提及的“包含”是開(kāi)放式的用語(yǔ)，故應(yīng)解釋成“包含但不限定于”。此外，“耦接”一詞在此是包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接于第二裝置，則代表第一裝置可直接電氣連接于第二裝置，或通過(guò)其它裝置或連接手段間接地電氣連接到第二裝置。
[0016]圖1顯示了依據(jù)本發(fā)明一實(shí)施例的一種倒裝芯片封裝(flip-chip package) 10。在此，圖1所示的倒裝芯片封裝10是做為一個(gè)比較例之用，以描述本發(fā)明的發(fā)明人所發(fā)現(xiàn)的具有電流額定優(yōu)化問(wèn)題(current rating optimization issues)的半導(dǎo)體封裝物,而非用以限定本發(fā)明的范疇。
[0017]如圖1所示，倒裝芯片封裝10包括一個(gè)封裝結(jié)構(gòu)(package structure) 100、設(shè)置于封裝結(jié)構(gòu)100上的部分的半導(dǎo)體芯片(semiconductor chip) 200、以及覆蓋封裝結(jié)構(gòu)100與半導(dǎo)體芯片200的包覆層(encapsulant layer) 300。此外，于半導(dǎo)體芯片200與封裝結(jié)構(gòu)100的多個(gè)部分之間則分隔地設(shè)置有數(shù)個(gè)導(dǎo)電組件400，以物理且電性地連接半導(dǎo)體芯片200與封裝結(jié)構(gòu)100,進(jìn)而形成半導(dǎo)體倒裝芯片封裝。
[0018]圖2為一個(gè)示意圖，顯示了圖1的區(qū)域500的放大情形。如圖2所示，半導(dǎo)體芯片200可包括半導(dǎo)體結(jié)構(gòu)202，其具有主動(dòng)表面(active surface) 204面對(duì)封裝結(jié)構(gòu)100、形成于半導(dǎo)體基板202的主動(dòng)表面204的一部分上的接墊(bonding pad) 206、以及形成于主動(dòng)表面204上覆蓋接墊206并露出接墊206的部分的包覆層(encapsulant layer) 208。在為包覆層208所露出的接墊206的部分上形成凸塊底金屬(under bump metal，UBM)層210，且其覆蓋了位于接墊206上的包覆層208的多個(gè)部分。凸塊底金屬層210具有如寬度或直徑的特征尺寸(feature size) SI,以定義形成于其上的導(dǎo)電組件(conductive element) 400的尺寸。在一個(gè)實(shí)施例中，半導(dǎo)體芯片200可包括如娃基板的半導(dǎo)體基板(未顯不)、形成于半導(dǎo)體基板之內(nèi)或之上的數(shù)個(gè)如晶體管、電容、電阻、或相似物的主動(dòng)或被動(dòng)電子組件(未顯示)、以及具有數(shù)個(gè)導(dǎo)電介層物、導(dǎo)線及絕緣介電層(未顯示)的內(nèi)連結(jié)構(gòu)。在其他實(shí)施例中，導(dǎo)電組件400例如為含銅柱狀物(copper-containing pillar),其包括由銅或銅合金所形成的銅部(copper portion) 402以及形成于銅部402上由錫或錫合金所形成的錫上蓋部(solder cap portion) 404。在其他實(shí)施例中，導(dǎo)電組件400可為由錫或錫合金所形成的焊錫凸塊(solder bump)。在一實(shí)施例中，凸塊底金屬層210可包括數(shù)個(gè)導(dǎo)電材料的合金，例如為鈦/銅合金以及鈦/銅/銅/鎳合金。
[0019]如圖1-2所示，封裝結(jié)構(gòu)100包括具有數(shù)個(gè)接墊104形成于其上的絕緣基板102、形成于絕緣基板102的相對(duì)表面上的數(shù)個(gè)圖案化抗焊層(solder mask layer) 106與數(shù)個(gè)導(dǎo)線(conductive trace) 108、以及形成穿透絕緣基板102的多個(gè)部分的數(shù)個(gè)導(dǎo)電介層物(conductive via) 110(參見(jiàn)圖1)。此些接墊104的每一分別由圖案化抗焊層106所定義與暴露出，其中圖案化抗焊層106形成于絕緣基板102的面對(duì)半導(dǎo)體芯片200的表面上。在絕緣基板102非面對(duì)半導(dǎo)體芯片200的表面上則形成有數(shù)個(gè)錫球凸塊(solder bump) 112，因此可通過(guò)導(dǎo)線108與導(dǎo)電介層物110而電性鏈接于導(dǎo)電組件400。在一實(shí)施例中，絕緣基板102可包括如玻璃纖維強(qiáng)化環(huán)氧樹(shù)脂(FR4)或陶瓷的絕緣材料，這些接墊104可包括如鋁或鋁合金的導(dǎo)電材料，而導(dǎo)線108與導(dǎo)電介層物110則可包括如銅或銅合金的導(dǎo)電材料。
[0020]圖3為如圖1所示的半導(dǎo)體芯片200的示意底視圖。如圖3所示，顯示了形成于半導(dǎo)體芯片200上的保護(hù)層208以及數(shù)個(gè)凸塊底金屬層210。在此實(shí)施例中，凸塊底金屬層210可分隔地形成并設(shè)置于半導(dǎo)體芯片200之上，并具有相同的特征尺寸SI (例如寬度)以及相同外型(例如八角形外型)，以用于形成導(dǎo)電組件400于其上。在如圖1內(nèi)所示倒裝芯片封裝10的使用中，形成于半導(dǎo)體芯片200與封裝結(jié)構(gòu)100之間的導(dǎo)電組件400的最大承受電流(maximum sustained current)的設(shè)計(jì)是由凸塊底金屬層210的特征尺寸SI而決定。因此，為了符合如電源供應(yīng)訊號(hào)(power supply signal)需求的高電流訊號(hào)需求,在倒裝芯片封裝10操作時(shí)，須集中應(yīng)用數(shù)個(gè)相鄰的凸塊底金屬層210以及形成于其上的導(dǎo)電組件400傳輸此高電流訊號(hào)以符合電源供應(yīng)訊號(hào)需求。舉例來(lái)說(shuō)，可集中應(yīng)用圖3內(nèi)所示的區(qū)域250a與250b內(nèi)的相鄰的數(shù)個(gè)凸塊底金屬層210以通過(guò)形成于其上導(dǎo)電組件400 (請(qǐng)參照?qǐng)D1-2)而傳輸不同的高電流訊號(hào)，然而如此會(huì)減少了用于如邏輯訊號(hào)或數(shù)字訊號(hào)的相對(duì)低電流訊號(hào)的其他功能需求的導(dǎo)電組件400(請(qǐng)參照?qǐng)D1-2)以及形成于半導(dǎo)體芯片200上的凸塊底金屬層210的數(shù)量，進(jìn)而限制了半導(dǎo)體芯片200的輸入/輸出墊(I/O pad)的功能設(shè)計(jì)。
[0021]因此,便需要一種較佳的倒裝芯片封裝，以優(yōu)化額定電流需求(current ratingrequirements)。
[0022]圖4顯示了相似于圖1-2所示的倒裝芯片封裝10的另一倒裝芯片封裝10’。如圖4所示的倒裝芯片封裝10’是為顯示具有優(yōu)化額定電流的半導(dǎo)體封裝物的一實(shí)施例。基于簡(jiǎn)化的目的，圖4內(nèi)的相同標(biāo)號(hào)代表了顯示于圖1-2內(nèi)的相同組件，且于下文中僅描述倒裝芯片封裝10與10’之間的差異處。
[0023]如圖4所示，倒裝芯片封裝10’包括封裝結(jié)構(gòu)100、設(shè)置于封裝結(jié)構(gòu)100的部分上的半導(dǎo)體芯片200、以及覆蓋封裝結(jié)構(gòu)100與半導(dǎo)體芯片200的包覆層300。此外，在半導(dǎo)體芯片200與封裝結(jié)構(gòu)100的多個(gè)部分上分隔地設(shè)置有數(shù)個(gè)導(dǎo)電組件400與400’，以物理且電性地鏈接半導(dǎo)體芯片200與封裝結(jié)構(gòu)100，進(jìn)而形成一半導(dǎo)體倒裝芯片封裝。在這些區(qū)域500內(nèi)的構(gòu)件設(shè)置情形是與圖2所示情形相同，故基于簡(jiǎn)化目的在此并不再重復(fù)描述其設(shè)置情形。
[0024]請(qǐng)參照?qǐng)D5的示意圖，顯示了圖4內(nèi)的區(qū)域500’的放大情形。如圖5所示,在保護(hù)層208所暴露出的接墊206的一部分上形成凸塊底金屬層210’，且其覆蓋了位于接墊206上的保護(hù)層208的數(shù)個(gè)部分。此凸塊底金屬層210’的如寬度或直徑的特征尺寸S2是用以定義形成于其上的導(dǎo)電組件400’的尺寸。在此，凸塊底金屬層210’的特征尺寸S2是不同于如圖2所示的區(qū)域500內(nèi)的凸塊底金屬層210的特征尺寸SI。在一實(shí)施例中，此特征尺寸S2例如約大于特征尺寸SI約150-500%。相似地，如圖5所示的導(dǎo)電組件400’所包括的銅部分402’以及錫上蓋部分404’也具有大于如圖2所示的導(dǎo)電組件400的銅部分402以及錫上蓋部分404的特征尺寸。
[0025]請(qǐng)參照?qǐng)D4-5，封裝結(jié)構(gòu)100包括具有數(shù)個(gè)接墊104與104’形成于其上的絕緣基板102、形成于絕緣基板102的相對(duì)表面上的數(shù)個(gè)圖案化抗焊層106與數(shù)個(gè)導(dǎo)線108、以及形成并穿透絕緣基板102的多個(gè)部分的數(shù)個(gè)導(dǎo)電介層物110 (參見(jiàn)圖4)。每一接墊104’是被形成于絕緣基板102的面對(duì)半導(dǎo)體芯片200的表面上的圖案化抗焊層104所定義與暴露出，且每一接墊104’較區(qū)域500內(nèi)的接墊104(參見(jiàn)圖2)多出了約為150-500%。在一實(shí)施例中，接墊104’可包括相同于接墊104的導(dǎo)電材料。在圖4內(nèi)所示的其他區(qū)域500則可具有與如圖2內(nèi)所示的相同的構(gòu)件及放大情形。
[0026]圖6為圖4所示的半導(dǎo)體芯片200的示意底視圖。如圖6所示，顯示了形成于半導(dǎo)體芯片200上的保護(hù)層208以及數(shù)個(gè)凸塊底金屬層210與210’。在此實(shí)施例中，凸塊底金屬層210與210’可分隔地形成并設(shè)置于半導(dǎo)體芯片200上。凸塊底金屬層210具有相同的特征尺寸SI (例如寬度)以及相同外型(例如八角形外型)，以用于形成導(dǎo)電組件400于其上，而凸塊底金屬層210’具有大于特征尺寸SI的特征尺寸S2(例如寬度)以及外型(例如八角形外型)，以用于形成導(dǎo)電組件400’于其上。
[0027]在圖4-5所示的倒裝芯片封裝10’中，通過(guò)在區(qū)域250a與250b內(nèi)使用具特征尺寸S2的凸塊底金屬層210’的可增加導(dǎo)電組件400’的最大承受電流的設(shè)計(jì)。如此，由于特征尺寸S2的增加且大于形成于半導(dǎo)體芯片200上的其他凸塊底金屬層210的特征尺寸SI，因此在倒裝芯片封裝10’操作中，如電源供應(yīng)訊號(hào)的高電流訊號(hào)可安全地通過(guò)位于凸塊底金屬層210’上的導(dǎo)電組件400’。
[0028]請(qǐng)參照?qǐng)D3與圖6，如圖3內(nèi)所示的區(qū)域250a與250b內(nèi)的相鄰的凸塊底金屬層210可重新設(shè)計(jì)，且于圖6內(nèi)所示區(qū)域250a與250b內(nèi)形成了凸塊底金屬層210’，以使得導(dǎo)電組件402’(請(qǐng)參照?qǐng)D4-5)可承受高電流訊號(hào)并使之通過(guò)。如此，可在半導(dǎo)體芯片200的區(qū)域250a與250b內(nèi)形成用于如邏輯訊號(hào)或數(shù)字訊號(hào)的其他相對(duì)低電流訊號(hào)需求的額外的導(dǎo)電組件402與凸塊底金屬層210。可更依照倒裝芯片封裝10’的設(shè)計(jì)而修改凸塊底金屬層210’的位置，且其可設(shè)置于半導(dǎo)體芯片200的主動(dòng)表面上任一位置，而非以圖6內(nèi)的顯示情形中的邊緣處為限。
[0029]如此，圖4-6所示的具有不同特征尺寸的凸塊底金屬層的倒裝芯片封裝10’有助于電流額定需求的優(yōu)化。如此可平衡倒裝芯片封裝10’的封裝設(shè)計(jì)。于其他實(shí)施例中，也可取消位于半導(dǎo)體芯片200的區(qū)域250a與250b內(nèi)的凸塊底金屬層210以及導(dǎo)電組件402，以節(jié)省一連接區(qū)域以及提供更佳的訊號(hào)表現(xiàn)。
[0030]本領(lǐng)域中技術(shù)人員應(yīng)能理解，在不脫離本發(fā)明的精神和范圍的情況下，可對(duì)本發(fā)明做許多更動(dòng)與改變。因此，上述本發(fā)明的范圍具體應(yīng)以后附的權(quán)利要求界定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種倒裝芯片封裝，包括:封裝結(jié)構(gòu)，具有第一接墊以及第二接墊形成于其上，其中所述第一接墊的特征尺寸不同于所述第二接墊的特征尺寸；半導(dǎo)體芯片，面向所述封裝結(jié)構(gòu)，具有第一凸塊底金屬層以及第二凸塊底金屬層形成于其上，其中所述第一凸塊底金屬層的特征尺寸不同于所述第二凸塊底金屬層的特征尺寸；以及第一導(dǎo)電組件，設(shè)置于所述第一接墊與所述第一凸塊底金屬層之間；以及第二導(dǎo)電組件，設(shè)置于所述第二接墊與所述第二凸塊底金屬層之間，其中所述第一導(dǎo)電組件的特征尺寸不同于所述第二導(dǎo)電組件的特征尺寸。
2.如權(quán)利要求1所述的倒裝芯片封裝，其特征在于，所述第一導(dǎo)電組件與所述第二導(dǎo)電組件包括含銅柱狀物。
3.如權(quán)利要求1所述的倒裝芯片封裝，其特征在于，所述第一導(dǎo)電組件與所述第二導(dǎo)電組件包括焊錫凸塊。
4.如權(quán)利要求1所述的倒裝芯片封裝，其特征在于，所述第一凸塊底金屬層與所述第二凸塊底金屬層包括了鈦/銅合金或鈦/銅/銅/鎳合金。
5.如權(quán)利要求1所述的倒裝芯片封裝，其特征在于，更包括包覆層，覆蓋所述半導(dǎo)體芯片與所述封裝結(jié)構(gòu)。
6.如權(quán)利要求1所述的倒裝芯片封裝，其特征在于，所述第一接墊與所述第二接墊形成于所述半導(dǎo)體基板的第一表面上，而所述封裝結(jié)構(gòu)更包括相對(duì)于所述第一表面的第二表面以及形成于所述第二表面上的多個(gè)錫球。
7.如權(quán)利要求6所述的倒裝芯片封裝，其特征在于，所述多個(gè)錫球分別電性連結(jié)所述第一焊墊與所述第二焊墊。
8.如權(quán)利要求1所述的倒裝芯片封裝，其特征在于，所述第一凸塊底金屬層與所述第二凸塊底金屬層形成于所述半導(dǎo)體芯片的主動(dòng)表面上。
9.如權(quán)利要求1所述的倒裝芯片封裝，其特征在于，所述第一凸塊底金屬層的特征尺寸大于所述第二凸塊底金屬層的特征尺寸約150-500%。
10.如權(quán)利要求1所述的倒裝芯片封裝，其特征在于，所述第一接墊的特征尺寸大于所述第二接墊的特征尺寸約150-500%。
11.一種倒裝芯片封裝，包括:封裝結(jié)構(gòu)，具有第一接墊以及第二接墊形成于其上，其中所述第一接墊的特征尺寸不同于所述第二接墊的特征尺寸；以及半導(dǎo)體芯片，面向所述封裝結(jié)構(gòu)，具有第一凸塊底金屬層以及第二凸塊底金屬層形成于其上，其中所述第一凸塊底金屬層的特征尺寸不同于所述第二凸塊底金屬層的特征尺寸。
12.如權(quán)利要求11所述的倒裝芯片封裝，其特征在于，還包括:第一導(dǎo)電組件，設(shè)置于所述第一接墊與所述第一凸塊底金屬層之間；以及第二導(dǎo)電組件，設(shè)置于所述第二接墊與所述第二凸塊底金屬層之間，其中所述第一導(dǎo)電組件的特征尺寸不同于所述第二導(dǎo)電組件的特征尺寸。
【文檔編號(hào)】H01L23/488GK103633049SQ201310321262
【公開(kāi)日】2014年3月12日 申請(qǐng)日期:2013年7月29日 優(yōu)先權(quán)日:2012年8月7日
【發(fā)明者】黃清流, 謝東憲, 周哲雅 申請(qǐng)人:聯(lián)發(fā)科技股份有限公司