氧化物半導體、薄膜晶體管和顯示裝置制造方法
氧化物半導體、薄膜晶體管和顯示裝置制造方法
【專利摘要】本發(fā)明提供一種氧化物半導體、使用該氧化物半導體的薄膜晶體管、和使用該薄膜晶體管的顯示裝置，其一個目的是控制氧化物半導體的組成和缺陷，另一個目的是提高薄膜晶體管的場效應遷移率，并通過減小截止電流來獲得充分的通斷比。所采用的技術(shù)方案是采用其組成用InMO3(ZnO)m表示的氧化物半導體，其中M為選自Ga、Fe、Ni、Mn、Co、和Al中的一種或多種元素，且m優(yōu)選地為大于或等于1且小于50的非整數(shù)。Zn的濃度低于In和M的濃度。氧化物半導體具有非晶結(jié)構(gòu)?？梢耘渲醚趸飳雍偷飳右苑乐寡趸锇雽w的污染和劣化。
【專利說明】氧化物半導體、薄膜晶體管和顯示裝置
[0001]本申請是申請日為2009年10月23日、申請?zhí)枮?00910207022.4、發(fā)明名稱為“氧
化物半導體、薄膜晶體管和顯示裝置”的中國發(fā)明專利申請的分案申請。
【技術(shù)領(lǐng)域】
[0002]本發(fā)明涉及氧化物半導體、使用所述氧化物半導體的薄膜晶體管、和使用所述薄膜晶體管的顯示裝置。
【背景技術(shù)】
[0003]薄膜晶體管最常用的材料是氫化非晶硅(a_S1:H)。氫化非晶硅可以在300°C或更低的溫度下在襯底之上被沉積為薄膜。然而，a_S1:H的缺點是它的遷移率(在薄膜晶體管情況下為場效應遷移率)只有約lcm2/V.sec。
[0004]已知一種透明薄膜場效應晶體管，其中，作為能夠像a-S1:H那樣形成薄膜的氧化物半導體材料，同系化合物InMO3(ZnO)m (M為In、Fe、Ga、或Al，且m為大于或等于I且小于50的整數(shù))被用作有源層(見專利文獻I)。
[0005]另外，已知一種薄膜晶體管，其中，電子載流子濃度小于IO1Vcm3的非晶氧化物被用于溝道層，并且其為包含In、Ga、和Zn的氧化物，其中In原子對Ga和Zn原子的比例為I:1:m (m<6)(見專利文獻2)。
[0006][專利文獻I]
[0007]日本特開2004-103957
[0008][專利文獻2]
[0009]PCT 國際公開 W02005/088726
【發(fā)明內(nèi)容】
[0010]然而，迄今為止，用傳統(tǒng)的使用氧化物半導體的薄膜晶體管只得到了約IO3的通斷t匕(on-off ratio)。換句話說，即使獲得了具有預定的導通電流的薄膜晶體管，也不能被考慮作為常斷型(normally-off type)，因為截止電流太大。因此，薄膜晶體管還沒有達到實際應用的水平。這樣的約IO3的通斷比處于使用傳統(tǒng)的使用非晶硅的薄膜晶體管能夠容易地達到的水平。
[0011]本發(fā)明的目的是提高使用金屬氧化物的薄膜晶體管的場效應遷移率，并通過減小截止電流來得到充分的通斷比。
[0012]根據(jù)用作示例的實施方式，氧化物半導體包含IruGajP Zn作為成分，并且具有其中Zn的濃度低于In和Ga的濃度的組成。氧化物半導體優(yōu)選地具有非晶結(jié)構(gòu)。
[0013]根據(jù)用作示例的實施方式，氧化物半導體由InMO3(ZnO)m (M為選自Ga、Fe、N1、Mn、Co、和Al中的一種或多種元素，且m為大于或等于I且小于50的非整數(shù))表示，并具有其中Zn的濃度低于In和M (M為選自Ga、Fe、N1、Mn、Co、和Al中的一種或多種元素)的濃度的組成。氧化物半導體優(yōu)選地具有非晶結(jié)構(gòu)。[0014]此處，m優(yōu)選地為大于或等于I且小于50的非整數(shù)，更優(yōu)選地為小于10。雖然m可以為大于或等于50的非整數(shù)，但是m數(shù)值上的增加使得難以維持非晶態(tài)。
[0015]根據(jù)用作示例的實施方式，在薄膜晶體管中，根據(jù)上述實施方式的任意的氧化物半導體的層被用作溝道形成區(qū)。氧化物絕緣層優(yōu)選地被配置成與氧化物半導體層相接觸。更優(yōu)選的是，氧化物絕緣層被配置于氧化物半導體層的上方和下方。氮化物絕緣層優(yōu)選地被配置于氧化物半導體層的外部。
[0016]根據(jù)用作示例的實施方式，在顯示裝置中，對于至少一個像素，配置根據(jù)上述實施方式的任意的薄膜晶體管。
[0017]根據(jù)用作示例的實施方式，在顯示裝置中，對于至少一個像素和用于控制要傳輸?shù)脚渲糜谙袼刂械谋∧ぞw管的信號的驅(qū)動電路，配置根據(jù)任意的上述實施方式的薄膜晶體管。
[0018]關(guān)于被包含作為氧化物半導體的成分的In、Ga、和Zn，Zn的濃度被設(shè)定為低于In和Ga的濃度，由此可以降低載流子濃度，并且，氧化物半導體可以具有非晶結(jié)構(gòu)。
[0019]此類氧化物半導體層被用作溝道形成區(qū)，由此可以降低薄膜晶體管的截止電流并且可以提高其通斷比。
【專利附圖】
【附圖說明】
[0020]圖1A為具有氧化物半導體層的TFT的結(jié)構(gòu)的俯視圖，圖1B為上述結(jié)構(gòu)的截面圖。
[0021]圖2A為具有氧化物半導體層的TFT的結(jié)構(gòu)的俯視圖，圖2B為上述結(jié)構(gòu)的截面圖。
[0022]圖3A為具有氧化物半導體層的TFT的結(jié)構(gòu)的俯視圖，圖3B為上述結(jié)構(gòu)的截面圖。
[0023]圖4A和4B為具有氧化物半導體層的TFT的結(jié)構(gòu)的截面圖。
[0024]圖5為包括具有氧化物半導體層的TFT的顯示裝置的一種方式的框圖。
[0025]圖6為包括具有氧化物半導體層的TFT的選擇器電路的結(jié)構(gòu)的電路圖。
[0026]圖7為選擇器電路的工作示例的時序圖。
[0027]圖8為包括具有氧化物半導體層的TFT的移位寄存器的框圖。
[0028]圖9為包括具有氧化物半導體層的TFT的觸發(fā)器電路的電路圖。
[0029]圖10為包括具有氧化物半導體層的TFT和發(fā)光元件的像素的等效電路圖。
[0030]圖11為包括具有氧化物半導體層的TFT的發(fā)光裝置的像素結(jié)構(gòu)的俯視圖。
[0031]圖12A和12B為包括具有氧化物半導體層的TFT的發(fā)光裝置的像素結(jié)構(gòu)的截面圖。
[0032]圖13A到13C為包括具有氧化物半導體層的TFT的發(fā)光裝置的輸入端子部分的框圖。
[0033]圖14為包括具有氧化物半導體層的TFT的顯影介質(zhì)(contrast medium)顯示裝置(電子紙)的結(jié)構(gòu)的截面圖。
[0034]圖15為包括具有氧化物半導體層的TFT的液晶顯示裝置的像素結(jié)構(gòu)的俯視圖。
[0035]圖16為包括具有氧化物半導體層的TFT的液晶顯示裝置的像素結(jié)構(gòu)的截面圖。
[0036]圖17為氧化物半導體層(在沉積之后、在350°C下的熱處理之后、和在500°C下的熱處理之后)的X光衍射圖案。
[0037]圖18為薄膜晶體管的柵極電壓(Vg) —漏極電流(Id)特性?！揪唧w實施方式】
[0038]下文中，結(jié)合【專利附圖】
【附圖說明】本發(fā)明的實施方式。注意，本領(lǐng)域技術(shù)人員容易理解的是，本發(fā)明可以以很多不同方式實施，且在不偏離本發(fā)明的精神和范圍的前提下可以以各種方式對此處所公開的方式和細節(jié)進行修改。因此，本發(fā)明不應被理解成受到實施方式的下列說明的限制。
[0039](氧化物半導體材料)
[0040]本實施方式的氧化物半導體材料作為成分包含In、Ga、和Zn，并且具有其中Zn的濃度低于In和Ga的濃度的組成。例如，本實施方式的氧化物半導體材料是由InMO3(ZnO)ni表示的氧化物半導體材料，并且具有其中Zn的濃度低于In和M (M為選自Ga、Fe、N1、Mn、Co、和Al中的一種或多種元素)的濃度的組成。另外，在所述氧化物半導體中，在有些情況下，除了金屬元素M以外,作為雜質(zhì)元素還包含諸如Fe或Ni的過渡金屬元素或者過渡金屬的氧化物。
[0041]在上述由InMO3(ZnO)m (M為選自Ga、Fe、N1、Mn、Co、和Al中的一種或多種元素，且m為大于或等于I且小于50的非整數(shù))表示的氧化物半導體中，m表示大于或等于I且小于50的非整數(shù)。已知由InGaO3(ZnO)^表示在晶態(tài)下的組成的氧化物半導體，其中m為大于或等于I且小于50的整數(shù)。然而，從制造過程中的控制方面考慮，優(yōu)選其中m為非整數(shù)的InMO3(ZnO)m的組成，在此情況下易于進行控制。另外，m優(yōu)選地為非整數(shù)，使得氧化物半導體材料的非晶結(jié)構(gòu)維持穩(wěn)定。
[0042]此處，m優(yōu)選地為大于或等于I且小于50的非整數(shù)，更優(yōu)選地為小于10。雖然m可以為大于或等于50的非整數(shù)，但是在m數(shù)值上的增加使得難以維持非晶態(tài)。
[0043]在由InMO3(ZnO)m (M為選自Ga、Fe、N1、Mn、Co、和Al中的一種或多種元素，且m為大于或等于I且小于50的非整數(shù))表示的氧化物半導體中，下列組成是優(yōu)選的:當In、M、Zn、和O的濃度的總和被定義為100%時，含In的濃度小于20原子％，含M(例如Ga)的濃度小于20原子％，而含Zn的濃度小于10原子％。包含In、作為M的Ga、以及Zn的氧化物半導體材料的更優(yōu)選的組成如下:所含的In和Ga中的每個的濃度都大于或等于15.0原子％且小于或等于20.0原子％，且所含的Zn的濃度大于或等于5.0原子％且小于或等于10.0原子％。
[0044]氧化物半導體具有非晶結(jié)構(gòu)，并且即使通過在氮氣氛下在500°C下的熱處理也不被晶化。當熱處理溫度增加到700°C時，在有的情況下在非晶結(jié)構(gòu)中產(chǎn)生了納米晶體。在這兩種情況下，氧化物半導體都是非單晶半導體。
[0045]使Zn的濃度低于In和Ga的濃度使得氧化物半導體具有非晶結(jié)構(gòu)。在氧化物半導體中，Zn的濃度優(yōu)選地小于或等于In和Ga的每個的濃度的一半。在氧化物半導體中Zn或ZnO的比例高的情況中，由濺射法形成的薄膜是晶化膜。另外，在氧化物半導體中Zn或ZnO的比例高的情況中，即使氧化物半導體的初始態(tài)為非晶的，它也易于通過幾百攝氏度下的熱處理被晶化。另一方面，當使Zn的濃度低于In和Ga的濃度時，可以擴大用于在氧化物半導體中得到非晶結(jié)構(gòu)的組成的范圍。
[0046] (用于形成氧化物半導體膜的方法)
[0047]氧化物半導體膜優(yōu)選地通過物理氣相沉積(PVD)法形成。雖然濺射法、電阻加熱蒸鍍(resistance heating evaporation)法、電子束蒸鍍法、或離子束沉積法等方法可以如PVD法一樣被用于形成氧化物半導體膜，但是優(yōu)選地使用濺射法從而易于在大襯底上方沉積氧化物半導體膜。
[0048]作為優(yōu)選的沉積法，可以采用反應濺射法，其中由In、M (M為選自Ga、Fe、N1、Mn、Co、和Al中的一種或多種元素)、和Zn等制成的金屬靶材被使用并且與氧氣反應以將氧化物半導體膜沉積于襯底上方。作為另一種沉積法，可以采用濺射法，其中使用通過燒結(jié)In、M (M為選自Ga、Fe、N1、Mn、Co、和Al中的一種或多種元素)和Zn的氧化物制成的靶材。此夕卜，作為又一種沉積法，可以采用反應濺射法，其中使用通過燒結(jié)In、M(M為選自Ga、Fe、N1、Mn、Co、和Al中的一種或多種元素)和Zn的氧化物制成的靶材并使靶材發(fā)生反應以將氧化物半導體膜沉積于襯底上方。
[0049]作為濺射法中所用的靶材的示例,可以使用In203、Ga203、和ZnO的燒結(jié)體。此類靶材的元素比例優(yōu)選地被設(shè)定如下:ln203、Ga2O3、和ZnO的比例被設(shè)定為相同值，或者ZnO的比例小于In2O3和Ga2O3的比例。雖然沉積于襯底上方的氧化物半導體膜的組成是根據(jù)靶材材料對濺射氣體的濺射速率而改變的，但是至少使用上述靶材的組成能夠得到作為成分包含In、Ga、和Zn，且Zn的濃度低于In和Ga的濃度的氧化物半導體膜。
[0050]濺射按如下方式進行:在上述靶材上施加DC電源以在沉積室中產(chǎn)生等離子體。優(yōu)選地使用脈沖DC電源，這樣以減少灰塵并且能使膜厚度分布均勻化。
[0051]關(guān)于作為氧化物半導體的成分而被包含的In、Ga、和Zn，Zn的濃度被設(shè)定得低于In和Ga的濃度，由此可以降低載流子濃度，且氧化物半導體可以具有非晶結(jié)構(gòu)。
[0052](薄膜晶體管)
[0053]作為用于制造對于溝道形成區(qū)使用了氧化物半導體膜的薄膜晶體管的襯底，可以使用玻璃襯底、塑料襯底、或塑料膜等。作為玻璃襯底，可以使用鋇硼硅酸鹽玻璃、鋁硼硅酸鹽玻璃、或鋁硅酸鹽玻璃等玻璃襯底。例如，優(yōu)選地使用所含的氧化鋇(BaO)的成分比高于氧化硼(B2O3)的成分比且具有730°C或更高的應變點的玻璃襯底。氧化物半導體膜可以通過濺射法在200°C或更低溫度下形成，并且可以使用由以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、或聚酰亞胺為代表的塑料材料、由上述塑料材料制成的厚度為200 μ m或更小的塑料膜制成的襯底。
[0054]圖1A和IB為在襯底101表面上方制造的薄膜晶體管的示例。圖1A為薄膜晶體管的俯視圖，而圖1B為沿Al-Bl線截取的截面圖。
[0055]圖1A和IB所示的薄膜晶體管具有底柵結(jié)構(gòu)，其中柵電極102和柵絕緣層103被順序地形成于襯底101上方且氧化物半導體層106被形成于柵絕緣層103上方。源電極104和漏電極105被配置于柵絕緣層103和氧化物半導體層106之間。換句話說，氧化物半導體層106被配置成與柵電極102重疊并且與柵絕緣層103的上部的一部分以及源電極104和漏電極105的上部和側(cè)部的一部分相接觸。源電極104和漏電極105在氧化物半導體層106之前被配置于柵絕緣層103上方的結(jié)構(gòu)其優(yōu)點在于，可以在底面上形成氧化物半導體層106之前利用等離子體處理來清潔底面。
[0056]柵電極102優(yōu)選地由難熔金屬諸如T1、Mo、Cr、Ta、或W形成。替代地，柵電極102可以具有在Al膜的上方或者在添加了 S1、T1、Nd、Sc、或Cu等的Al膜的上方設(shè)置以Mo、Cr、或Ti為代表的難熔金屬的層的結(jié)構(gòu)。[0057]柵絕緣層103優(yōu)選地由硅的氧化物或氮化物諸如氧化硅、氮化硅、或氧氮化硅形成。具體地，當柵絕緣層103由氧化硅形成時，源電極和柵電極之間的以及漏電極和柵電極之間的泄漏電流可以為ΙΟ,Α或更低。這些絕緣層可以通過等離子體CVD法、或濺射法等形成。
[0058]例如，作為柵絕緣層103，可以通過使用有機硅烷氣體的CVD法形成氧化硅層。作為有機硅烷氣體，可以使用含硅的化合物，諸如四乙氧基硅烷(TEOS)(化學式:Si (OC2H5)4X四甲基硅烷(TMS)(化學式:Si (CH3)4)>四甲基環(huán)四硅氧烷(TMCTS)、八甲基環(huán)四硅氧烷(0MCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2H5)3)、或者三(二甲基氨基)硅烷(SiH (N (CH3)2) 3)。
[0059]源電極104和漏電極105優(yōu)選地使用難熔金屬諸如T1、Mo、Cr、Ta、或W形成。具體地，優(yōu)選地使用對氧具有高親合力(affinity for oxygen)的金屬材料,典型地是Ti。這是因為這種金屬材料易于產(chǎn)生與氧化物半導體層106的歐姆接觸。除了 Ti，也可以使用Mo以得到類似效果。源電極104和漏電極105優(yōu)選地被蝕刻加工以具有錐形端部(taperedend)形狀。以此方式，可以增大它們與氧化物半導體層106的接觸面積。在源電極和漏電極104和105與氧化物半導體膜之間，可以配置具有氧缺乏缺陷(oxygen-deficient defect)的氧化物半導體膜(電阻比溝道形成區(qū)的氧化物半導體膜的電阻低的氧化物半導體膜)。
[0060]作為源電極104和漏電極105的另一個方式，電極可以具有這樣的結(jié)構(gòu)，其中以Mo、Cr、或Ti為代表的難熔金屬的層被形成于Al膜上方和/或下方、或者被形成于添加了S1、T1、Nd、Sc、或Cu等的Al膜的上方和/或下方。該結(jié)構(gòu)在與用于形成源電極104和漏電極105的層同時并且用相同的層形成用于傳輸信號的布線時是優(yōu)選的。優(yōu)選地以與Al膜相接觸的方式配置難熔金屬層，以防止在Al膜上形成小丘(hillock)或晶須(whisker)。注意術(shù)語“小丘”是指這樣的現(xiàn)象:當Al的晶體生長在進行時，生長成分相互碰撞(impinge)而形成隆起。術(shù)語“晶須”是指Al由于異常生長而生長成針狀的現(xiàn)象。
[0061]利用以濺射法為代表的PVD法形成氧化物半導體層106。作為金屬靶材，可以優(yōu)選地使用上述的In、M (Μ為選自Ga、Fe、N1、Mn、Co、和Al中的一種或多種元素)和Zn的氧化物的燒結(jié)體。例如氧化物半導體膜可以使用In203、Ga203、和ZnO的燒結(jié)體作為靶材，通過濺射法形成。
[0062]作為濺射氣體，使用以氬氣為代表的稀有氣體。為了控制氧化物半導體膜的氧缺乏缺陷，可以在稀有氣體中加入預定量的氧氣。通過增加濺射氣體中氧氣對稀有氣體之比，可以減少氧化物半導體中的氧缺乏缺陷?？刂蒲趸锇雽w中的氧缺乏缺陷使得能夠控制薄膜晶體管的閾值電壓。
[0063]在形成氧化物半導體層106之前，優(yōu)選地通過將氬氣導入濺射裝置的沉積室中并產(chǎn)生等離子體來進行處理以清潔沉積表面。替代氬氣氛，可以使用氮、或氦等。替代地，上述處理可以在通過向氬氣氛中加入氧、或N2O等而得到的氣氛中進行。作為另一個選擇，處理可以在通過向氬氣氛中加入Cl2、或CF4等而得到的氣氛中進行。
[0064]在形成氧化物半導體層106之后，在空氣或氮氣氛中，在200°C到600°C下、優(yōu)選在300°C到400°C下進行熱處理。經(jīng)過該熱處理，可以提高薄膜晶體管的場效應遷移率。具有本實施方式所述的氧化物半導體的薄膜晶體管的場效應遷移率可以為5cm2/V*sec或更高。
[0065]當在上述的薄膜晶體管的源電極和漏電極之間施加約5V的電壓、并且不對柵電極施加電壓時，源電極和漏電極之間流動的電流可以為1Χ10_ηΑ或更低。即使在對柵電極施加-1OV的電壓的狀態(tài)下，源電極和漏電極之間流過的電流也為IXlO-11A或更低。
[0066]圖2A和2B表示了在襯底101的表面上方制造的薄膜晶體管的示例。圖2A為薄膜晶體管的俯視圖，而圖2B為沿A2-B2線截取的截面圖。
[0067]圖2A和2B所示的薄膜晶體管具有底柵結(jié)構(gòu)，其中柵電極102和柵絕緣層103被順序地形成于襯底101上方且氧化物半導體層106被形成于柵絕緣層103上方。在該結(jié)構(gòu)中，源電極104和漏電極105與氧化物半導體層106的側(cè)表面和上表面相接觸。
[0068]在具有這種結(jié)構(gòu)的薄膜晶體管中，可以連續(xù)地形成柵絕緣層103、氧化物半導體層106、和用于形成源電極104和漏電極105的導電層。換句話說，這些層可以被層疊而不將柵絕緣層103和氧化物半導體層106之間的界面以及氧化物半導體層106和導電層之間的界面暴露于空氣；因而，可以防止每個界面被污染。
[0069]另外，可以通過執(zhí)行蝕刻以去除氧化物半導體層106的暴露于源電極104和漏電極106之間的淺表(superficial)部分來減小截止電流。此外,通過在氧化物半導體層106的暴露部分或者在通過蝕刻去除所獲得的表面上執(zhí)行氧等離子體處理，可以提高暴露于等離子體的淺表部分的電阻。這是因為氧化物半導體中的氧缺乏缺陷被氧化，從而減小了載流子濃度(電子濃度)。通過該氧等離子體處理，可以降低薄膜晶體管的截止電流。
[0070]圖3A和3B表示了在襯底101表面上方制造的薄膜晶體管的示例。圖3A為薄膜晶體管的俯視圖，而圖3B為沿A3-B3線截取的截面圖。
[0071]圖3A和3B所示的薄膜晶體管具有頂柵結(jié)構(gòu)，其中源電極104和漏電極105、氧化物半導體層106、柵絕緣層103、和柵電極102被順序地形成于襯底101之上。在如下情況下，可以降低薄膜晶體管的截止電流并提高其通斷比，即、前述薄膜晶體管的氧化物半導體層106用由InMO3 (ZnO)m (M是選自Ga、Fe、N1、Mn、Co、和Al的一種或多種元素，且m為大于或等于I且小于50的非整數(shù))表示的氧化物半導體材料形成并且具有下列組成:當In、M、Zn、和O的濃度總和被定義為100%時，含In的濃度小于20原子％，含M (例如Ga)的濃度小于20原子％，且含Zn的濃度小于10原子％。
[0072]圖4A表示了這樣的示例，其中氧化物絕緣層107被配置于氧化物半導體層106上方，其與柵絕緣層103相對置(在背溝道(back channel)—側(cè))。對于氧化物絕緣層107，可以使用氧化鋁、氧氮化鋁、氧化釔、或氧化鉿，以及上述的氧化硅中的任何一種。利用圖4A所示的氧化物半導體層106被夾在包含氧化硅的柵絕緣層103與氧化物絕緣層107之間的結(jié)構(gòu)，可以防止由于從氧化物半導體層106中釋放的氧而形成的氧缺乏缺陷。
[0073]圖4B表示了這樣的結(jié)構(gòu)，其中氮化物絕緣層108被配置于氧化物絕緣層107上方。對于氮化物絕緣層108，可以使用氮化硅、或氮化鋁等。利用氮化物絕緣層108，可以防止來自外部環(huán)境的水蒸汽、有機物、和離子金屬(ionic metal)造成的污染。注意，在圖4B的結(jié)構(gòu)中，具有氮化硅層和氧化硅層的雙層結(jié)構(gòu)的柵絕緣層103也是有效的。在該情況中，氧化物半導體層106被夾在上方的氧化物和氮化物絕緣層與下方的氧化物和氮化物絕緣層之間；因而，可以進一步增強上述效果。
[0074](包括薄膜晶體管的裝置)
[0075]具有本實施方式所述的氧化物半導體的薄膜晶體管因為其高場效應遷移率和高通斷比而可以被用于各多種應用。下面以顯示裝置的方式為例進行說明。[0076]圖5表示了顯示裝置109，其中像素部分110、掃描線驅(qū)動電路111、和信號線一側(cè)的選擇器電路112被配置于襯底101上方。被配置于像素部分110、掃描線驅(qū)動電路111、和信號線一側(cè)的選擇器電路112中的開關(guān)元件包括每個的溝道形成區(qū)都被形成于氧化物半導體層中的薄膜晶體管。使用溝道形成區(qū)被形成于氧化物半導體層中且場效應遷移率為5cm2/V.sec到20cm2/V.sec的薄膜晶體管，可以形成掃描線驅(qū)動電路111和信號線一側(cè)的選擇器電路112。選擇器電路112是在預定定時選擇信號線116并將從驅(qū)動IC114傳輸?shù)囊曨l信號分配給預定信號線116的電路。在本例中，薄膜晶體管是η溝道型的，因而掃描線驅(qū)動電路111和信號線一側(cè)的選擇器112包括η溝道薄膜晶體管。
[0077]在包括多個掃描線115和與掃描線115相交的多個信號線116的像素部分110中，配置有像素晶體管117。像素晶體管117被排列成矩陣。對于像素晶體管117，掃描信號經(jīng)由掃描線115輸入而視頻信號經(jīng)由信號線116輸入。視頻信號從驅(qū)動IC114被輸入到輸入端子113。驅(qū)動IC114被形成于單晶襯底上并通過帶式自動接合(TAB)法或玻璃上芯片接合(COG)法安裝。
[0078]圖6表示了包括η溝道薄膜晶體管的選擇器電路112的結(jié)構(gòu)的示例。選擇器電路112包括多個被排列的開關(guān)電路119。在每個開關(guān)電路119中，配置一個視頻信號輸入線120，而多個信號線116 (SI到S3)延伸到像素部分110。開關(guān)電路119配置有數(shù)量與信號線116的數(shù)量相對應的開關(guān)元件121。當這些開關(guān)元件121包括每個的溝道形成區(qū)都被形成于氧化物半導體層中的薄膜晶體管時，開關(guān)電路119可以與視頻信號的頻率一致地高速工作。圖6表示了開關(guān)電路119的示例，其中信號線116 (SI)、信號線116 (S2)、和信號線116 (S3)分別配置有開關(guān)元件121a、開關(guān)元件121b、和開關(guān)元件121c。關(guān)于是導通還是關(guān)斷開關(guān)元件121的判斷是利用經(jīng)由與視頻信號輸入線120不同路徑的同步信號輸入線122所輸入的信號控制的。
[0079]下面結(jié)合圖7所示的時序圖說明圖6所示的選擇器電路112的操作。作為示例，圖7的時序圖表示了第i行掃描線被選中并且給定列的視頻信號輸入線120被連接到選擇器電路112的情況。第i行掃描線的選擇期間被劃分成第一子選擇期間Tl、第二子選擇期間T2、和第三子選擇期間T3。該時序圖還表示了開關(guān)元件121a、開關(guān)元件121b、和開關(guān)元件121c導通或關(guān)斷的定時和被輸入到視頻信號輸入線120的信號。
[0080]如圖7所示，在第一子選擇期間Tl，開關(guān)元件121a導通而開關(guān)元件121b和開關(guān)元件121c關(guān)斷。此時，輸入到視頻信號輸入線120的視頻信號VD (I)經(jīng)由開關(guān)元件121a輸出到信號線116 (SI)。在第二子選擇期間T2，開關(guān)元件121b導通而開關(guān)元件121a和開關(guān)元件121c關(guān)斷，視頻信號VD (2)經(jīng)由開關(guān)元件121b輸出到信號線116 (S2)。在第三子選擇期間T3，開關(guān)元件121c導通而開關(guān)元件121a和開關(guān)元件121b關(guān)斷，視頻信號VD (3)經(jīng)由開關(guān)元件121c輸出到信號線116 (S3)。
[0081]通過將柵選擇期間如上所述一分為三，圖6的選擇器電路112可以在一個柵選擇期間經(jīng)由一根視頻信號輸入線120將視頻信號輸入到三根信號線116(S1到S3)。這樣，當選擇器電路112和像素晶體管117—起被配置于襯底101上方時,被輸入驅(qū)動IC信號的輸入端子113的數(shù)量可以被減少到不配置選擇器電路112的情況時的數(shù)量的1/3。因此，可以降低驅(qū)動IC和輸入端子113之間發(fā)生接觸缺陷的概率。
[0082]掃描線驅(qū)動電路111還可以利用每個溝道形成區(qū)都被配置于氧化物半導體層中的薄膜晶體管來形成。掃描線驅(qū)動電路111包括移位寄存器作為部件。當時鐘信號(CLK)和啟動脈沖信號(SP )被輸入到移位寄存器中時,生成選擇信號。所生成的選擇信號被緩沖器緩沖和放大，且所得的信號被提供給相應的掃描線115。一行的像素晶體管117的柵電極被連接到每根掃描線115。在此處，將結(jié)合圖8和圖9說明掃描線驅(qū)動電路111的一部分中所包括的移位寄存器123的模式。
[0083]圖8表示了移位寄存器123的結(jié)構(gòu)。移位寄存器123包括被連接起來的多級觸發(fā)器電路124。觸發(fā)器電路124的示例如圖9所示。圖9所示的觸發(fā)器電路124包括多個薄膜晶體管(在以下關(guān)于圖9的說明中稱為“TFT”)。圖9所示的觸發(fā)器電路124包括η溝道TFT JPTFT (I) 125、TFT (2) 126、TFT (3) 127、TFT (4) 128、TFT (5) 129、TFT (6)130、TFT (7)131、和TFT (8)132。η溝道TFT在柵一源電壓(Vgs)超過閾值電壓(Vth)時導通。
[0084]注意，雖然此處在圖9所示的觸發(fā)器電路124中所包括的所有TFT都為增強型η溝道晶體管，但是，例如，如果將耗盡型η溝道晶體管用作TFT (3) 127，驅(qū)動電路也可以被驅(qū)動。
[0085]TFT (1)125的第一電極(源電極和漏電極中的一個)被連接到布線(4)136，而TFT(I) 125的第二電極(源電極和漏電極中的另一個)被連接到布線(3) 135。
[0086]TFT (2)126的第一電極被連接到布線(6) 138，而TFT (2) 126的第二電極被連接到布線(3) 135。
[0087]TFT (3) 127的第一電極被連接到布線(5) 137 ；TFT (3)127的第二電極被連接到TFT (2) 126的柵電極；而TFT (3) 127的柵電極被連接到布線(5) 137。
[0088]TFT (4) 128的第一電極被連接到布線(6) 138 ；TFT (4) 128的第二電極被連接到TFT (2) 126的柵電極；而TFT (4) 128的柵電極被連接到TFT (I) 125的柵電極。
[0089]TFT (5) 129的第一電極被連接到布線(5) 137 ；TFT (5)129的第二電極被連接到TFT (I) 125的柵電極；而TFT (5) 129的柵電極被連接到布線(I) 133。
[0090]TFT (6) 130的第一電極被連接到布線(6) 138 ；TFT (6)130的第二電極被連接到TFT (I) 125的柵電極；而TFT (6) 130的柵電極被連接到TFT (2) 126的柵電極。
[0091]TFT (7) 131的第一電極被連接到布線(6) 138 ；TFT (7) 131的第二電極被連接到TFT (I) 125的柵電極；而TFT (7) 131的柵電極被連接到布線(2) 134。TFT (8) 132的第一電極被連接到布線(6) 138 ；TFT (8) 132的第二電極被連接到TFT (2) 126的柵電極；而TFT (8) 132的柵電極被連接到布線(I) 133。
[0092]溝道形成區(qū)被配置于氧化物半導體層中的薄膜晶體管具有高場效應遷移率，因而其工作頻率可以被設(shè)得高。另外，因為薄膜晶體管的頻率特性高，所以掃描線驅(qū)動電路111可以高速工作，且顯示裝置可以以高幀頻工作。
[0093]在圖5中，像素部分110的結(jié)構(gòu)隨顯示介質(zhì)118的不同而變化。當顯示介質(zhì)118是在電極之間夾著液晶材料的液晶元件時，顯示介質(zhì)118可以如圖5所示由像素晶體管117控制。在一對電極之間夾著顯影介質(zhì)(電子墨水或者電泳材料)的顯示介質(zhì)118的情況同樣適用?？梢酝ㄟ^與上述驅(qū)動電路組合來操作包括這些顯示介質(zhì)118的像素部分110。
[0094]當被用作顯示介質(zhì)118時，使用電致發(fā)光材料形成的發(fā)光元件比液晶元件更適合于時間灰度法，因為其響應速度高于液晶元件等的響應速度。例如在利用時間灰度法進行顯示的情況中，一個幀期間被劃分成多個子幀期間。然后，根據(jù)視頻信號，發(fā)光元件在每個子幀期間中被設(shè)定為發(fā)光態(tài)或非發(fā)光態(tài)。通過將一個幀期間劃分成多個子幀期間，可以用視頻信號控制像素在一個幀期間中實際發(fā)光的時間的總長度，從而可以顯示灰度。
[0095]在像素部分110包括發(fā)光元件的情況下的像素的示例如圖10所示。圖10表示了可以采用數(shù)字時間灰度驅(qū)動法的像素結(jié)構(gòu)。此處所述為這樣的示例，其中，每個的溝道形成區(qū)都使用氧化物半導體層而形成的兩個η溝道薄膜晶體管被包括在一個像素中。
[0096]像素139包括開關(guān)TFT140、驅(qū)動TFT141、發(fā)光元件142、和電容145。開關(guān)TFT140的柵極被連接到掃描線115 ;開關(guān)TFT140的第一電極(源電極和漏電極中的一個)被連接到信號線116 ;且開關(guān)TFT140的第二電極(源電極和漏電極中的另一個)被連接到驅(qū)動TFT141的柵極。驅(qū)動TFT141的柵極經(jīng)由電容145被連接到電源線146 ;驅(qū)動TFT141的第一電極被連接到電源線146 ;且驅(qū)動TFT141的第二電極被連接到發(fā)光元件142的第一電極(像素電極)143。發(fā)光元件142的第二電極(對置電極)144被連接到公共電位線147。
[0097]發(fā)光元件142的第二電極(對置電極)144被設(shè)為低電源電位。注意，低電源電位是指基于對電源線146所設(shè)的高電源電位滿足以下方程的電位:(低電源電位)〈(高電源電位)。作為低電源電位,例如可以采用GND、或OV等。為了通過將高電源電位和低電源電位之間的電位差施加到發(fā)光元件142從而將電流供給到發(fā)光元件142而使發(fā)光元件142發(fā)光，每個電位都被設(shè)定使得高電源電位和低電源電位之間的電位差等于或高于發(fā)光元件142的正向閾值電壓。
[0098]在電壓輸入電壓驅(qū)動法(voltage-1nput voltage driving method)的情況中，視頻信號被輸入到驅(qū)動TFT141的柵極使得驅(qū)動TFT141處于被充分地導通和關(guān)斷這兩個狀態(tài)中的某一個狀態(tài)。即，驅(qū)動TFT141工作在線性區(qū)。比電源線146電壓更高的電壓被施加到驅(qū)動TFT141的柵極使得驅(qū)動TFT141工作在線性區(qū)。注意，比由方程(電源線的電壓)+ (驅(qū)動TFT141的閾值電壓)所表示的電壓更高或相等的電壓被施加到信號線116。
[0099]替代數(shù)字時間灰度驅(qū)動法，模擬灰度驅(qū)動法也可以被應用于圖10所示的像素結(jié)構(gòu)。在進行模擬灰度驅(qū)動的情況中，比由方程(發(fā)光元件142的正向電壓)+ (驅(qū)動TFT141的閾值電壓)所表示的電壓更高或相等的電壓被施加到驅(qū)動TFT141的柵極。發(fā)光元件142的正向電壓是指要獲得所需照明所需的電壓，并且至少包括正向閾值電壓。注意，當輸入使驅(qū)動TFT141工作在飽和區(qū)的視頻信號時，電流可以被供給到發(fā)光元件142。電源線146的電位被設(shè)定得高于驅(qū)動TFT141的柵電位，使驅(qū)動TFT141工作在飽和區(qū)。當視頻信號為模擬信號時，能夠?qū)⒎弦曨l信號的電流供給到發(fā)光元件142并進行模擬灰度驅(qū)動。
[0100]雖然圖10表示了對發(fā)光元件142的驅(qū)動進行控制的驅(qū)動TFT141被電連接到發(fā)光元件的示例，但是可以采用在驅(qū)動TFT141和發(fā)光元件142之間連接電流控制TFT的結(jié)構(gòu)。
[0101]雖然圖5表示了配置有用于選擇信號線116的選擇器電路112的顯示裝置109的示例，但是當薄膜晶體管具有10cm/V*sec或更高的場效應遷移率時，可以利用使用了用于溝道形成區(qū)的氧化物半導體層形成的薄膜晶體管來實現(xiàn)驅(qū)動IC114的功能。S卩，可以利用每個都使用用于溝道形成區(qū)的氧化物半導體層形成的薄膜晶體管，在襯底101上方形成掃描線驅(qū)動電路和信號線驅(qū)動電路。
[0102](發(fā)光裝置)
[0103]下面結(jié)合圖11以及圖12A和12B說明作為顯示裝置的一種方式的發(fā)光裝置的像素結(jié)構(gòu)。圖11是像素的俯視圖的示例；圖12A為沿Cl-Dl線截取的截面圖；而圖12B為沿C2-D2線截取的截面圖。在下列說明中，參考圖11以及圖12A和12B。注意，圖11所示像素的等效電路與圖10所示類似。
[0104]開關(guān)TFT140的溝道形成區(qū)被形成于氧化物半導體層153中。氧化物半導體層153類似于本實施方式所述的氧化物半導體層。開關(guān)TFT140具有用與掃描線115相同的層形成的柵電極148，且氧化物半導體層153被配置于柵絕緣層152上方。氧化物半導體層153與利用與信號線116相同的層形成于柵絕緣層152上方的源/漏電極155和源/漏電極156相接觸。源/漏電極156經(jīng)由配置于柵絕緣層152中的接觸孔159而被連接到驅(qū)動TFT141的柵電極149。
[0105]注意，術(shù)語“源/漏電極”是指被配置在包括源極、漏極、和柵極作為主要部件的薄膜晶體管中的用作源極或漏極的部分處的電極。
[0106]信號線116、源/漏電極155、和源/漏電極156優(yōu)選地用Al膜或者添加有S1、T1、Nd、Sc、或Cu等的Al膜形成，從而可以降低布線或電極的電阻。以Mo、Cr、或Ti為代表的難熔金屬的層被優(yōu)選地配置于Al膜的上方和/或下方，從而防止在Al膜上產(chǎn)生小丘或晶須。
[0107]柵電極149還起著電容145的電容電極150的作用。通過層疊電容電極150、柵絕緣層152、和由與電源線146相同的層形成的電容電極151來形成電容145。
[0108]驅(qū)動TFT141的柵電極149用與掃描線115相同的層形成，且氧化物半導體層154被配置于柵絕緣層152上方。氧化物半導體層154與利用與電源線146相同的層形成于柵絕緣層152上方的源/漏電極157和源/漏電極158相接觸。
[0109]氧化物絕緣層107被配置于氧化物半導體層153和氧化物半導體層154上方。第一電極(像素電極)143被配置于氧化物絕緣層107上方。第一電極(像素電極)143和源/漏電極158經(jīng)由配置于氧化物絕緣層107中的接觸孔160而被相互連接。利用無機絕緣材料或有機絕緣材料形成具有到第一電極(像素電極)143的開口的分隔層(partition layer)161。形成分隔層161使得其在開口處的端部具有平緩曲面。
[0110]發(fā)光元件142具有這樣的結(jié)構(gòu)，其中EL層162被配置于第一電極(像素電極)143和第二電極(對置電極)144之間。第一電極(像素電極)143和第二電極(對置電極)144中的一個為空穴注入電極；而另一個為電子注入電極。空穴注入電極優(yōu)選地利用功函數(shù)為4eV或更高的材料以及諸如含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫、氧化銦鋅、或添加了氧化硅的氧化銦錫等材料來形成。電子注入電極優(yōu)選地利用功函數(shù)低于4eV的材料形成，優(yōu)選的是鈣(Ca)、鋁(Al)、氟化鈣(CaF)、鎂一銀(MgAg)、或鋁一鋰(AlLi)等。EL層162是用于通過電致發(fā)光獲得發(fā)光的層，是通過適當?shù)亟M合載流子(空穴或電子)傳輸層和發(fā)光層而形成的。
[0111]圖13A到13C表示了發(fā)光裝置的輸入端子113的結(jié)構(gòu)。圖13A為輸入端子113的俯視圖。輸入端子113被配置于襯底101的端部。沿圖13A中G-H線截取的截面圖如圖13B或圖13C所示。
[0112]圖13B表示了用與掃描線115相同的層形成輸入端子層170的示例。在輸入端子層170上方層疊柵絕緣層152和氧化物絕緣層107，并在這些絕緣層中配置開口 173從而經(jīng)由絕緣層中的開口 173暴露輸入端子層170。用與輸入端子層170相接觸的透明導電膜172覆蓋開口 173。配置透明導電膜172以避免當柔性印刷布線(flexible printed wiring)和輸入端子113被連接起來時的高接觸電阻。由金屬形成的輸入端子層170的表面的氧化導致接觸電阻的增加；在配置有由氧化物導電材料形成的透明導電膜172的情況下，可以防止接觸電阻的增加。
[0113]圖13C表示了利用與信號線116相同的層形成輸入端子層171的示例。在輸入終端層171上方配置氧化物絕緣層107，并在該絕緣層中配置開口 173從而經(jīng)由絕緣層中的開口 173暴露輸入端子層171。出于與上述相同的原因，配置透明導電薄膜172。
[0114](顯影介質(zhì)顯示裝置)
[0115]圖14表示了包括顯影介質(zhì)163的顯示裝置的一個方式(這種顯示裝置也被稱為“電子紙”)。顯影介質(zhì)163與填充物164 —起夾在第一電極(像素電極)143和第二電極(對置電極)144之間，并在電位差被施加于電極之間時改變對比度。第二電極(對置電極)144配置于對置襯底165上。
[0116]例如，有一種被稱為扭轉(zhuǎn)球顯示法的顯示方法，其中在第一電極(像素電極)143和第二電極(對置電極)144之間放置每個都被著色成黑色和白色的球形顆粒，并且球形顆粒的取向受在電極之間所產(chǎn)生的電位差所控制。
[0117]替代扭轉(zhuǎn)球，也可以使用電泳元件。使用直徑為約ΙΟμπι到200μπι的微囊，其中密封了透明填充物164、帶正電的白色微粒、和帶負電的黑色微粒。微囊被夾在第一電極(像素電極)143和第二電極(對置電極)144之間，而帶正電的白色微粒和帶負電的黑色微粒利用電極之間的電位差而分別在不同方向上移動。使用該原理的顯示元件為電泳顯示元件并且通常被稱為電子紙。電泳顯示元件的反射率高于液晶顯示裝置，因而不需要輔助光(auxiliary light)且功耗低，并且在暗處也可以識別顯示部分。另外，即使不向顯示部分供電，已經(jīng)被顯示過一次的圖像也能被保持。因此，即使具有顯示功能的半導體器件(其可以被簡稱為顯示裝置或配置有顯示裝置的半導體器件)遠離電波源，所顯示的圖像也可以被存儲。
[0118](液晶顯示裝置)
[0119]下面結(jié)合圖15以及圖16說明作為顯示裝置的一種方式的液晶顯示裝置的像素結(jié)構(gòu)。圖15為像素的俯視圖，而圖16為沿El-Fl線截取的截面圖。在下列說明中參考圖15和圖16。
[0120]圖15和圖16所示的液晶顯示裝置的像素包括被連接到掃描線115和信號線116的開關(guān)TFT140。開關(guān)TFT140的源/漏電極155被連接到信號線116，而其源/漏電極156經(jīng)由配置于氧化物絕緣層107中的接觸孔167被連接到第一電極(像素電極)143。電容145是通過層疊利用與柵電極148相同的層形成的電容線166、柵絕緣層152、和源/漏電極156而形成的。開關(guān)TFT140控制對第一電極(像素電極)143的信號的輸入。開關(guān)TFT140的結(jié)構(gòu)類似于圖12A所示的結(jié)構(gòu)。
[0121]液晶層169被配置于第一電極(像素電極)143和第二電極(對置電極)144之間。第一電極(像素電極)143被配置于氧化物絕緣層107上方。取向膜168被配置于第一電極(像素電極)143和第二電極(對置電極)144上。
[0122]如上所述，可以利用溝道形成區(qū)被形成于如本實施方式所述的氧化物半導體層中的薄膜晶體管來實現(xiàn)具有優(yōu)良的工作特性的顯示裝置。
[0123][實施例1][0124](氧化物半導體層的組成)
[0125]氧化物半導體層通過濺射法在下列條件下被形成于玻璃襯底之上。
[0126](條件1)
[0127]靶材組成:1n2O3=Ga2O3:ZnO =1:1:1
[0128](In:Ga:Zn = 1:1:0.5)
[0129]IS氣流速:40sccm
[0130]壓力:0.4Pa
[0131]電功率(DC):500W
[0132]襯底溫度:室溫
[0133](條件2)
[0134]革巴材組成:1n2O3:Ga2O3:ZnO =1:1:1
[0135](In:Ga:Zn = 1:1:0.5)
[0136]気氣流速:IOsccm
[0137]氧氣流速:5sccm
[0138]壓力:0.4Pa
[0139]電功率(DC):500W
[0140]襯底溫度:室溫
[0141]在條件I和2下形成的氧化物半導體層通過感應耦合等離子體質(zhì)譜法(ICP-MS)來評價。表1表示了測量的典型示例。在條件I下得到的氧化物半導體層具有由下列化學式表示的組成=InGaa95Zna41O3Jt5在條件2下得到的氧化物半導體層具有由下列化學式表示的組成:1nGa0.94Ζη0.4003.31。
[0142][表1]
[0143
【權(quán)利要求】
1.一種薄膜晶體管，其包含: 作為溝道形成區(qū)的氧化物半導體層； 夾著所述氧化物半導體層的第一氧化硅層和第二氧化硅層，所述第一氧化硅層和第二氧化硅層中的每一個與所述氧化物半導體層直接接觸；以及 夾著由所述氧化物半導體層、所述第一氧化硅層和所述第二氧化硅層形成的疊層的第一氮化物絕緣層和第二氮化物絕緣層， 其中，所述第一氧化硅層和第二氧化硅層彼此直接接觸。
2.一種薄膜晶體管，其包含: 作為溝道形成區(qū)的氧化物半導體層； 夾著所述氧化物半導體層的第一氧化硅層和第二氧化硅層，所述第一氧化硅層和第二氧化硅層中的每一個與所述氧化物半導體層直接接觸；以及 夾著由所述氧化物半導體層、所述第一氧化硅層和所述第二氧化硅層形成的疊層的第一氮化物絕緣層和第二氮化物絕緣層， 其中，所述氧化物半導體層除了源電極接觸和漏電極接觸之外完全密封在所述第一氧化硅層和所述第二氧化 硅層之間。
3.一種薄膜晶體管，其包含: 作為溝道形成區(qū)的氧化物半導體層； 夾著所述氧化物半導體層的第一氧化硅層和第二氧化硅層，所述第一氧化硅層和第二氧化硅層中的每一個與所述氧化物半導體層直接接觸；以及 夾著由所述氧化物半導體層、所述第一氧化硅層和所述第二氧化硅層形成的疊層的第一氮化物絕緣層和第二氮化物絕緣層， 其中，所述第一氧化硅層和第二氧化硅層彼此直接接觸，并且 其中，所述氧化物半導體層包含O、In、Ga、和Zn。
4.一種薄膜晶體管，其包含: 作為溝道形成區(qū)的氧化物半導體層； 夾著所述氧化物半導體層的第一氧化硅層和第二氧化硅層，所述第一氧化硅層和第二氧化硅層中的每一個與所述氧化物半導體層直接接觸；以及 夾著由所述氧化物半導體層、所述第一氧化硅層和所述第二氧化硅層形成的疊層的第一氮化物絕緣層和第二氮化物絕緣層， 其中，所述氧化物半導體層除了源電極接觸和漏電極接觸之外完全密封在所述第一氧化硅層和所述第二氧化硅層之間，并且 其中，所述氧化物半導體層包含O、In、Ga、和Zn。
5.根據(jù)權(quán)利要求1-4中任一項所述的薄膜晶體管，其中，所述氧化物半導體層是非單晶半導體層。
6.根據(jù)權(quán)利要求1-4中任一項所述的薄膜晶體管，其中，所述氧化物半導體層包括納米晶體。
7.根據(jù)權(quán)利要求1-4中任一項所述的薄膜晶體管，其中，所述氧化物半導體層包括非晶結(jié)構(gòu)中的納米晶體。
8.根據(jù)權(quán)利要求3或4所述的薄膜晶體管，其中，Zn的濃度低于In和Ga的濃度。
9.根據(jù)權(quán)利要求1或2所述的薄膜晶體管，其中，所述氧化物半導體層包含O、In、Ga、和Zn, 其中，所含的Zn的濃度在5原子％和10原子％之間，并且 所含的In和Ga的每個的濃度都在15原子％和20原子％之間。
10.一種顯示裝置，其在至少一個像素中包含根據(jù)權(quán)利要求1-4中任一項所述的薄膜晶體管。
11.一種顯示裝置，包括: 在至少一個像素中的根據(jù)權(quán)利要求1-4中任一項所述的薄膜晶體管；和在用于控制被傳輸?shù)脚渲迷谒鱿袼刂械乃霰∧ぞw管的信號的驅(qū)動電路中的根據(jù)權(quán)利要求1-4中任一項所述的薄膜晶體管。
12.—種顯示裝置，包括: 在至少一個像素中的根據(jù)權(quán)利要求1-4中任一項所述的薄膜晶體管；和在用于控制被傳輸?shù)脚渲迷谒鱿袼刂械乃霰∧ぞw管的信號的選擇器電路中的根據(jù)權(quán)利要求1-4中任一項所述的薄膜晶體管。
13.根據(jù)權(quán)利要求10所述的顯示裝置， 其中所述顯示裝置是發(fā)光裝置。
14.根據(jù)權(quán)利要求10所述的顯示裝置， 其中所述顯示裝置是顯影介質(zhì)顯示裝置。
15.根據(jù)權(quán)利要求10所述的顯示裝置， 其中所述顯示裝置是液晶顯示裝置。
【文檔編號】H01L29/786GK103474456SQ201310338191
【公開日】2013年12月25日 申請日期:2009年10月23日 優(yōu)先權(quán)日:2008年10月24日
【發(fā)明者】伊藤俊一, 佐佐木俊成, 細羽幸, 坂田淳一郎 申請人:株式會社半導體能源研究所
【專利摘要】本發(fā)明提供一種氧化物半導體、使用該氧化物半導體的薄膜晶體管、和使用該薄膜晶體管的顯示裝置，其一個目的是控制氧化物半導體的組成和缺陷，另一個目的是提高薄膜晶體管的場效應遷移率，并通過減小截止電流來獲得充分的通斷比。所采用的技術(shù)方案是采用其組成用InMO3(ZnO)m表示的氧化物半導體，其中M為選自Ga、Fe、Ni、Mn、Co、和Al中的一種或多種元素，且m優(yōu)選地為大于或等于1且小于50的非整數(shù)。Zn的濃度低于In和M的濃度。氧化物半導體具有非晶結(jié)構(gòu)?？梢耘渲醚趸飳雍偷飳右苑乐寡趸锇雽w的污染和劣化。
【專利說明】氧化物半導體、薄膜晶體管和顯示裝置
[0001]本申請是申請日為2009年10月23日、申請?zhí)枮?00910207022.4、發(fā)明名稱為“氧
化物半導體、薄膜晶體管和顯示裝置”的中國發(fā)明專利申請的分案申請。
【技術(shù)領(lǐng)域】
[0002]本發(fā)明涉及氧化物半導體、使用所述氧化物半導體的薄膜晶體管、和使用所述薄膜晶體管的顯示裝置。
【背景技術(shù)】
[0003]薄膜晶體管最常用的材料是氫化非晶硅(a_S1:H)。氫化非晶硅可以在300°C或更低的溫度下在襯底之上被沉積為薄膜。然而，a_S1:H的缺點是它的遷移率(在薄膜晶體管情況下為場效應遷移率)只有約lcm2/V.sec。
[0004]已知一種透明薄膜場效應晶體管，其中，作為能夠像a-S1:H那樣形成薄膜的氧化物半導體材料，同系化合物InMO3(ZnO)m (M為In、Fe、Ga、或Al，且m為大于或等于I且小于50的整數(shù))被用作有源層(見專利文獻I)。
[0005]另外，已知一種薄膜晶體管，其中，電子載流子濃度小于IO1Vcm3的非晶氧化物被用于溝道層，并且其為包含In、Ga、和Zn的氧化物，其中In原子對Ga和Zn原子的比例為I:1:m (m<6)(見專利文獻2)。
[0006][專利文獻I]
[0007]日本特開2004-103957
[0008][專利文獻2]
[0009]PCT 國際公開 W02005/088726
【發(fā)明內(nèi)容】
[0010]然而，迄今為止，用傳統(tǒng)的使用氧化物半導體的薄膜晶體管只得到了約IO3的通斷t匕(on-off ratio)。換句話說，即使獲得了具有預定的導通電流的薄膜晶體管，也不能被考慮作為常斷型(normally-off type)，因為截止電流太大。因此，薄膜晶體管還沒有達到實際應用的水平。這樣的約IO3的通斷比處于使用傳統(tǒng)的使用非晶硅的薄膜晶體管能夠容易地達到的水平。
[0011]本發(fā)明的目的是提高使用金屬氧化物的薄膜晶體管的場效應遷移率，并通過減小截止電流來得到充分的通斷比。
[0012]根據(jù)用作示例的實施方式，氧化物半導體包含IruGajP Zn作為成分，并且具有其中Zn的濃度低于In和Ga的濃度的組成。氧化物半導體優(yōu)選地具有非晶結(jié)構(gòu)。
[0013]根據(jù)用作示例的實施方式，氧化物半導體由InMO3(ZnO)m (M為選自Ga、Fe、N1、Mn、Co、和Al中的一種或多種元素，且m為大于或等于I且小于50的非整數(shù))表示，并具有其中Zn的濃度低于In和M (M為選自Ga、Fe、N1、Mn、Co、和Al中的一種或多種元素)的濃度的組成。氧化物半導體優(yōu)選地具有非晶結(jié)構(gòu)。[0014]此處，m優(yōu)選地為大于或等于I且小于50的非整數(shù)，更優(yōu)選地為小于10。雖然m可以為大于或等于50的非整數(shù)，但是m數(shù)值上的增加使得難以維持非晶態(tài)。
[0015]根據(jù)用作示例的實施方式，在薄膜晶體管中，根據(jù)上述實施方式的任意的氧化物半導體的層被用作溝道形成區(qū)。氧化物絕緣層優(yōu)選地被配置成與氧化物半導體層相接觸。更優(yōu)選的是，氧化物絕緣層被配置于氧化物半導體層的上方和下方。氮化物絕緣層優(yōu)選地被配置于氧化物半導體層的外部。
[0016]根據(jù)用作示例的實施方式，在顯示裝置中，對于至少一個像素，配置根據(jù)上述實施方式的任意的薄膜晶體管。
[0017]根據(jù)用作示例的實施方式，在顯示裝置中，對于至少一個像素和用于控制要傳輸?shù)脚渲糜谙袼刂械谋∧ぞw管的信號的驅(qū)動電路，配置根據(jù)任意的上述實施方式的薄膜晶體管。
[0018]關(guān)于被包含作為氧化物半導體的成分的In、Ga、和Zn，Zn的濃度被設(shè)定為低于In和Ga的濃度，由此可以降低載流子濃度，并且，氧化物半導體可以具有非晶結(jié)構(gòu)。
[0019]此類氧化物半導體層被用作溝道形成區(qū)，由此可以降低薄膜晶體管的截止電流并且可以提高其通斷比。
【專利附圖】
【附圖說明】
[0020]圖1A為具有氧化物半導體層的TFT的結(jié)構(gòu)的俯視圖，圖1B為上述結(jié)構(gòu)的截面圖。
[0021]圖2A為具有氧化物半導體層的TFT的結(jié)構(gòu)的俯視圖，圖2B為上述結(jié)構(gòu)的截面圖。
[0022]圖3A為具有氧化物半導體層的TFT的結(jié)構(gòu)的俯視圖，圖3B為上述結(jié)構(gòu)的截面圖。
[0023]圖4A和4B為具有氧化物半導體層的TFT的結(jié)構(gòu)的截面圖。
[0024]圖5為包括具有氧化物半導體層的TFT的顯示裝置的一種方式的框圖。
[0025]圖6為包括具有氧化物半導體層的TFT的選擇器電路的結(jié)構(gòu)的電路圖。
[0026]圖7為選擇器電路的工作示例的時序圖。
[0027]圖8為包括具有氧化物半導體層的TFT的移位寄存器的框圖。
[0028]圖9為包括具有氧化物半導體層的TFT的觸發(fā)器電路的電路圖。
[0029]圖10為包括具有氧化物半導體層的TFT和發(fā)光元件的像素的等效電路圖。
[0030]圖11為包括具有氧化物半導體層的TFT的發(fā)光裝置的像素結(jié)構(gòu)的俯視圖。
[0031]圖12A和12B為包括具有氧化物半導體層的TFT的發(fā)光裝置的像素結(jié)構(gòu)的截面圖。
[0032]圖13A到13C為包括具有氧化物半導體層的TFT的發(fā)光裝置的輸入端子部分的框圖。
[0033]圖14為包括具有氧化物半導體層的TFT的顯影介質(zhì)(contrast medium)顯示裝置(電子紙)的結(jié)構(gòu)的截面圖。
[0034]圖15為包括具有氧化物半導體層的TFT的液晶顯示裝置的像素結(jié)構(gòu)的俯視圖。
[0035]圖16為包括具有氧化物半導體層的TFT的液晶顯示裝置的像素結(jié)構(gòu)的截面圖。
[0036]圖17為氧化物半導體層(在沉積之后、在350°C下的熱處理之后、和在500°C下的熱處理之后)的X光衍射圖案。
[0037]圖18為薄膜晶體管的柵極電壓(Vg) —漏極電流(Id)特性?！揪唧w實施方式】
[0038]下文中，結(jié)合【專利附圖】
【附圖說明】本發(fā)明的實施方式。注意，本領(lǐng)域技術(shù)人員容易理解的是，本發(fā)明可以以很多不同方式實施，且在不偏離本發(fā)明的精神和范圍的前提下可以以各種方式對此處所公開的方式和細節(jié)進行修改。因此，本發(fā)明不應被理解成受到實施方式的下列說明的限制。
[0039](氧化物半導體材料)
[0040]本實施方式的氧化物半導體材料作為成分包含In、Ga、和Zn，并且具有其中Zn的濃度低于In和Ga的濃度的組成。例如，本實施方式的氧化物半導體材料是由InMO3(ZnO)ni表示的氧化物半導體材料，并且具有其中Zn的濃度低于In和M (M為選自Ga、Fe、N1、Mn、Co、和Al中的一種或多種元素)的濃度的組成。另外，在所述氧化物半導體中，在有些情況下，除了金屬元素M以外,作為雜質(zhì)元素還包含諸如Fe或Ni的過渡金屬元素或者過渡金屬的氧化物。
[0041]在上述由InMO3(ZnO)m (M為選自Ga、Fe、N1、Mn、Co、和Al中的一種或多種元素，且m為大于或等于I且小于50的非整數(shù))表示的氧化物半導體中，m表示大于或等于I且小于50的非整數(shù)。已知由InGaO3(ZnO)^表示在晶態(tài)下的組成的氧化物半導體，其中m為大于或等于I且小于50的整數(shù)。然而，從制造過程中的控制方面考慮，優(yōu)選其中m為非整數(shù)的InMO3(ZnO)m的組成，在此情況下易于進行控制。另外，m優(yōu)選地為非整數(shù)，使得氧化物半導體材料的非晶結(jié)構(gòu)維持穩(wěn)定。
[0042]此處，m優(yōu)選地為大于或等于I且小于50的非整數(shù)，更優(yōu)選地為小于10。雖然m可以為大于或等于50的非整數(shù)，但是在m數(shù)值上的增加使得難以維持非晶態(tài)。
[0043]在由InMO3(ZnO)m (M為選自Ga、Fe、N1、Mn、Co、和Al中的一種或多種元素，且m為大于或等于I且小于50的非整數(shù))表示的氧化物半導體中，下列組成是優(yōu)選的:當In、M、Zn、和O的濃度的總和被定義為100%時，含In的濃度小于20原子％，含M(例如Ga)的濃度小于20原子％，而含Zn的濃度小于10原子％。包含In、作為M的Ga、以及Zn的氧化物半導體材料的更優(yōu)選的組成如下:所含的In和Ga中的每個的濃度都大于或等于15.0原子％且小于或等于20.0原子％，且所含的Zn的濃度大于或等于5.0原子％且小于或等于10.0原子％。
[0044]氧化物半導體具有非晶結(jié)構(gòu)，并且即使通過在氮氣氛下在500°C下的熱處理也不被晶化。當熱處理溫度增加到700°C時，在有的情況下在非晶結(jié)構(gòu)中產(chǎn)生了納米晶體。在這兩種情況下，氧化物半導體都是非單晶半導體。
[0045]使Zn的濃度低于In和Ga的濃度使得氧化物半導體具有非晶結(jié)構(gòu)。在氧化物半導體中，Zn的濃度優(yōu)選地小于或等于In和Ga的每個的濃度的一半。在氧化物半導體中Zn或ZnO的比例高的情況中，由濺射法形成的薄膜是晶化膜。另外，在氧化物半導體中Zn或ZnO的比例高的情況中，即使氧化物半導體的初始態(tài)為非晶的，它也易于通過幾百攝氏度下的熱處理被晶化。另一方面，當使Zn的濃度低于In和Ga的濃度時，可以擴大用于在氧化物半導體中得到非晶結(jié)構(gòu)的組成的范圍。
[0046] (用于形成氧化物半導體膜的方法)
[0047]氧化物半導體膜優(yōu)選地通過物理氣相沉積(PVD)法形成。雖然濺射法、電阻加熱蒸鍍(resistance heating evaporation)法、電子束蒸鍍法、或離子束沉積法等方法可以如PVD法一樣被用于形成氧化物半導體膜，但是優(yōu)選地使用濺射法從而易于在大襯底上方沉積氧化物半導體膜。
[0048]作為優(yōu)選的沉積法，可以采用反應濺射法，其中由In、M (M為選自Ga、Fe、N1、Mn、Co、和Al中的一種或多種元素)、和Zn等制成的金屬靶材被使用并且與氧氣反應以將氧化物半導體膜沉積于襯底上方。作為另一種沉積法，可以采用濺射法，其中使用通過燒結(jié)In、M (M為選自Ga、Fe、N1、Mn、Co、和Al中的一種或多種元素)和Zn的氧化物制成的靶材。此夕卜，作為又一種沉積法，可以采用反應濺射法，其中使用通過燒結(jié)In、M(M為選自Ga、Fe、N1、Mn、Co、和Al中的一種或多種元素)和Zn的氧化物制成的靶材并使靶材發(fā)生反應以將氧化物半導體膜沉積于襯底上方。
[0049]作為濺射法中所用的靶材的示例,可以使用In203、Ga203、和ZnO的燒結(jié)體。此類靶材的元素比例優(yōu)選地被設(shè)定如下:ln203、Ga2O3、和ZnO的比例被設(shè)定為相同值，或者ZnO的比例小于In2O3和Ga2O3的比例。雖然沉積于襯底上方的氧化物半導體膜的組成是根據(jù)靶材材料對濺射氣體的濺射速率而改變的，但是至少使用上述靶材的組成能夠得到作為成分包含In、Ga、和Zn，且Zn的濃度低于In和Ga的濃度的氧化物半導體膜。
[0050]濺射按如下方式進行:在上述靶材上施加DC電源以在沉積室中產(chǎn)生等離子體。優(yōu)選地使用脈沖DC電源，這樣以減少灰塵并且能使膜厚度分布均勻化。
[0051]關(guān)于作為氧化物半導體的成分而被包含的In、Ga、和Zn，Zn的濃度被設(shè)定得低于In和Ga的濃度，由此可以降低載流子濃度，且氧化物半導體可以具有非晶結(jié)構(gòu)。
[0052](薄膜晶體管)
[0053]作為用于制造對于溝道形成區(qū)使用了氧化物半導體膜的薄膜晶體管的襯底，可以使用玻璃襯底、塑料襯底、或塑料膜等。作為玻璃襯底，可以使用鋇硼硅酸鹽玻璃、鋁硼硅酸鹽玻璃、或鋁硅酸鹽玻璃等玻璃襯底。例如，優(yōu)選地使用所含的氧化鋇(BaO)的成分比高于氧化硼(B2O3)的成分比且具有730°C或更高的應變點的玻璃襯底。氧化物半導體膜可以通過濺射法在200°C或更低溫度下形成，并且可以使用由以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、或聚酰亞胺為代表的塑料材料、由上述塑料材料制成的厚度為200 μ m或更小的塑料膜制成的襯底。
[0054]圖1A和IB為在襯底101表面上方制造的薄膜晶體管的示例。圖1A為薄膜晶體管的俯視圖，而圖1B為沿Al-Bl線截取的截面圖。
[0055]圖1A和IB所示的薄膜晶體管具有底柵結(jié)構(gòu)，其中柵電極102和柵絕緣層103被順序地形成于襯底101上方且氧化物半導體層106被形成于柵絕緣層103上方。源電極104和漏電極105被配置于柵絕緣層103和氧化物半導體層106之間。換句話說，氧化物半導體層106被配置成與柵電極102重疊并且與柵絕緣層103的上部的一部分以及源電極104和漏電極105的上部和側(cè)部的一部分相接觸。源電極104和漏電極105在氧化物半導體層106之前被配置于柵絕緣層103上方的結(jié)構(gòu)其優(yōu)點在于，可以在底面上形成氧化物半導體層106之前利用等離子體處理來清潔底面。
[0056]柵電極102優(yōu)選地由難熔金屬諸如T1、Mo、Cr、Ta、或W形成。替代地，柵電極102可以具有在Al膜的上方或者在添加了 S1、T1、Nd、Sc、或Cu等的Al膜的上方設(shè)置以Mo、Cr、或Ti為代表的難熔金屬的層的結(jié)構(gòu)。[0057]柵絕緣層103優(yōu)選地由硅的氧化物或氮化物諸如氧化硅、氮化硅、或氧氮化硅形成。具體地，當柵絕緣層103由氧化硅形成時，源電極和柵電極之間的以及漏電極和柵電極之間的泄漏電流可以為ΙΟ,Α或更低。這些絕緣層可以通過等離子體CVD法、或濺射法等形成。
[0058]例如，作為柵絕緣層103，可以通過使用有機硅烷氣體的CVD法形成氧化硅層。作為有機硅烷氣體，可以使用含硅的化合物，諸如四乙氧基硅烷(TEOS)(化學式:Si (OC2H5)4X四甲基硅烷(TMS)(化學式:Si (CH3)4)>四甲基環(huán)四硅氧烷(TMCTS)、八甲基環(huán)四硅氧烷(0MCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2H5)3)、或者三(二甲基氨基)硅烷(SiH (N (CH3)2) 3)。
[0059]源電極104和漏電極105優(yōu)選地使用難熔金屬諸如T1、Mo、Cr、Ta、或W形成。具體地，優(yōu)選地使用對氧具有高親合力(affinity for oxygen)的金屬材料,典型地是Ti。這是因為這種金屬材料易于產(chǎn)生與氧化物半導體層106的歐姆接觸。除了 Ti，也可以使用Mo以得到類似效果。源電極104和漏電極105優(yōu)選地被蝕刻加工以具有錐形端部(taperedend)形狀。以此方式，可以增大它們與氧化物半導體層106的接觸面積。在源電極和漏電極104和105與氧化物半導體膜之間，可以配置具有氧缺乏缺陷(oxygen-deficient defect)的氧化物半導體膜(電阻比溝道形成區(qū)的氧化物半導體膜的電阻低的氧化物半導體膜)。
[0060]作為源電極104和漏電極105的另一個方式，電極可以具有這樣的結(jié)構(gòu)，其中以Mo、Cr、或Ti為代表的難熔金屬的層被形成于Al膜上方和/或下方、或者被形成于添加了S1、T1、Nd、Sc、或Cu等的Al膜的上方和/或下方。該結(jié)構(gòu)在與用于形成源電極104和漏電極105的層同時并且用相同的層形成用于傳輸信號的布線時是優(yōu)選的。優(yōu)選地以與Al膜相接觸的方式配置難熔金屬層，以防止在Al膜上形成小丘(hillock)或晶須(whisker)。注意術(shù)語“小丘”是指這樣的現(xiàn)象:當Al的晶體生長在進行時，生長成分相互碰撞(impinge)而形成隆起。術(shù)語“晶須”是指Al由于異常生長而生長成針狀的現(xiàn)象。
[0061]利用以濺射法為代表的PVD法形成氧化物半導體層106。作為金屬靶材，可以優(yōu)選地使用上述的In、M (Μ為選自Ga、Fe、N1、Mn、Co、和Al中的一種或多種元素)和Zn的氧化物的燒結(jié)體。例如氧化物半導體膜可以使用In203、Ga203、和ZnO的燒結(jié)體作為靶材，通過濺射法形成。
[0062]作為濺射氣體，使用以氬氣為代表的稀有氣體。為了控制氧化物半導體膜的氧缺乏缺陷，可以在稀有氣體中加入預定量的氧氣。通過增加濺射氣體中氧氣對稀有氣體之比，可以減少氧化物半導體中的氧缺乏缺陷?？刂蒲趸锇雽w中的氧缺乏缺陷使得能夠控制薄膜晶體管的閾值電壓。
[0063]在形成氧化物半導體層106之前，優(yōu)選地通過將氬氣導入濺射裝置的沉積室中并產(chǎn)生等離子體來進行處理以清潔沉積表面。替代氬氣氛，可以使用氮、或氦等。替代地，上述處理可以在通過向氬氣氛中加入氧、或N2O等而得到的氣氛中進行。作為另一個選擇，處理可以在通過向氬氣氛中加入Cl2、或CF4等而得到的氣氛中進行。
[0064]在形成氧化物半導體層106之后，在空氣或氮氣氛中，在200°C到600°C下、優(yōu)選在300°C到400°C下進行熱處理。經(jīng)過該熱處理，可以提高薄膜晶體管的場效應遷移率。具有本實施方式所述的氧化物半導體的薄膜晶體管的場效應遷移率可以為5cm2/V*sec或更高。
[0065]當在上述的薄膜晶體管的源電極和漏電極之間施加約5V的電壓、并且不對柵電極施加電壓時，源電極和漏電極之間流動的電流可以為1Χ10_ηΑ或更低。即使在對柵電極施加-1OV的電壓的狀態(tài)下，源電極和漏電極之間流過的電流也為IXlO-11A或更低。
[0066]圖2A和2B表示了在襯底101的表面上方制造的薄膜晶體管的示例。圖2A為薄膜晶體管的俯視圖，而圖2B為沿A2-B2線截取的截面圖。
[0067]圖2A和2B所示的薄膜晶體管具有底柵結(jié)構(gòu)，其中柵電極102和柵絕緣層103被順序地形成于襯底101上方且氧化物半導體層106被形成于柵絕緣層103上方。在該結(jié)構(gòu)中，源電極104和漏電極105與氧化物半導體層106的側(cè)表面和上表面相接觸。
[0068]在具有這種結(jié)構(gòu)的薄膜晶體管中，可以連續(xù)地形成柵絕緣層103、氧化物半導體層106、和用于形成源電極104和漏電極105的導電層。換句話說，這些層可以被層疊而不將柵絕緣層103和氧化物半導體層106之間的界面以及氧化物半導體層106和導電層之間的界面暴露于空氣；因而，可以防止每個界面被污染。
[0069]另外，可以通過執(zhí)行蝕刻以去除氧化物半導體層106的暴露于源電極104和漏電極106之間的淺表(superficial)部分來減小截止電流。此外,通過在氧化物半導體層106的暴露部分或者在通過蝕刻去除所獲得的表面上執(zhí)行氧等離子體處理，可以提高暴露于等離子體的淺表部分的電阻。這是因為氧化物半導體中的氧缺乏缺陷被氧化，從而減小了載流子濃度(電子濃度)。通過該氧等離子體處理，可以降低薄膜晶體管的截止電流。
[0070]圖3A和3B表示了在襯底101表面上方制造的薄膜晶體管的示例。圖3A為薄膜晶體管的俯視圖，而圖3B為沿A3-B3線截取的截面圖。
[0071]圖3A和3B所示的薄膜晶體管具有頂柵結(jié)構(gòu)，其中源電極104和漏電極105、氧化物半導體層106、柵絕緣層103、和柵電極102被順序地形成于襯底101之上。在如下情況下，可以降低薄膜晶體管的截止電流并提高其通斷比，即、前述薄膜晶體管的氧化物半導體層106用由InMO3 (ZnO)m (M是選自Ga、Fe、N1、Mn、Co、和Al的一種或多種元素，且m為大于或等于I且小于50的非整數(shù))表示的氧化物半導體材料形成并且具有下列組成:當In、M、Zn、和O的濃度總和被定義為100%時，含In的濃度小于20原子％，含M (例如Ga)的濃度小于20原子％，且含Zn的濃度小于10原子％。
[0072]圖4A表示了這樣的示例，其中氧化物絕緣層107被配置于氧化物半導體層106上方，其與柵絕緣層103相對置(在背溝道(back channel)—側(cè))。對于氧化物絕緣層107，可以使用氧化鋁、氧氮化鋁、氧化釔、或氧化鉿，以及上述的氧化硅中的任何一種。利用圖4A所示的氧化物半導體層106被夾在包含氧化硅的柵絕緣層103與氧化物絕緣層107之間的結(jié)構(gòu)，可以防止由于從氧化物半導體層106中釋放的氧而形成的氧缺乏缺陷。
[0073]圖4B表示了這樣的結(jié)構(gòu)，其中氮化物絕緣層108被配置于氧化物絕緣層107上方。對于氮化物絕緣層108，可以使用氮化硅、或氮化鋁等。利用氮化物絕緣層108，可以防止來自外部環(huán)境的水蒸汽、有機物、和離子金屬(ionic metal)造成的污染。注意，在圖4B的結(jié)構(gòu)中，具有氮化硅層和氧化硅層的雙層結(jié)構(gòu)的柵絕緣層103也是有效的。在該情況中，氧化物半導體層106被夾在上方的氧化物和氮化物絕緣層與下方的氧化物和氮化物絕緣層之間；因而，可以進一步增強上述效果。
[0074](包括薄膜晶體管的裝置)
[0075]具有本實施方式所述的氧化物半導體的薄膜晶體管因為其高場效應遷移率和高通斷比而可以被用于各多種應用。下面以顯示裝置的方式為例進行說明。[0076]圖5表示了顯示裝置109，其中像素部分110、掃描線驅(qū)動電路111、和信號線一側(cè)的選擇器電路112被配置于襯底101上方。被配置于像素部分110、掃描線驅(qū)動電路111、和信號線一側(cè)的選擇器電路112中的開關(guān)元件包括每個的溝道形成區(qū)都被形成于氧化物半導體層中的薄膜晶體管。使用溝道形成區(qū)被形成于氧化物半導體層中且場效應遷移率為5cm2/V.sec到20cm2/V.sec的薄膜晶體管，可以形成掃描線驅(qū)動電路111和信號線一側(cè)的選擇器電路112。選擇器電路112是在預定定時選擇信號線116并將從驅(qū)動IC114傳輸?shù)囊曨l信號分配給預定信號線116的電路。在本例中，薄膜晶體管是η溝道型的，因而掃描線驅(qū)動電路111和信號線一側(cè)的選擇器112包括η溝道薄膜晶體管。
[0077]在包括多個掃描線115和與掃描線115相交的多個信號線116的像素部分110中，配置有像素晶體管117。像素晶體管117被排列成矩陣。對于像素晶體管117，掃描信號經(jīng)由掃描線115輸入而視頻信號經(jīng)由信號線116輸入。視頻信號從驅(qū)動IC114被輸入到輸入端子113。驅(qū)動IC114被形成于單晶襯底上并通過帶式自動接合(TAB)法或玻璃上芯片接合(COG)法安裝。
[0078]圖6表示了包括η溝道薄膜晶體管的選擇器電路112的結(jié)構(gòu)的示例。選擇器電路112包括多個被排列的開關(guān)電路119。在每個開關(guān)電路119中，配置一個視頻信號輸入線120，而多個信號線116 (SI到S3)延伸到像素部分110。開關(guān)電路119配置有數(shù)量與信號線116的數(shù)量相對應的開關(guān)元件121。當這些開關(guān)元件121包括每個的溝道形成區(qū)都被形成于氧化物半導體層中的薄膜晶體管時，開關(guān)電路119可以與視頻信號的頻率一致地高速工作。圖6表示了開關(guān)電路119的示例，其中信號線116 (SI)、信號線116 (S2)、和信號線116 (S3)分別配置有開關(guān)元件121a、開關(guān)元件121b、和開關(guān)元件121c。關(guān)于是導通還是關(guān)斷開關(guān)元件121的判斷是利用經(jīng)由與視頻信號輸入線120不同路徑的同步信號輸入線122所輸入的信號控制的。
[0079]下面結(jié)合圖7所示的時序圖說明圖6所示的選擇器電路112的操作。作為示例，圖7的時序圖表示了第i行掃描線被選中并且給定列的視頻信號輸入線120被連接到選擇器電路112的情況。第i行掃描線的選擇期間被劃分成第一子選擇期間Tl、第二子選擇期間T2、和第三子選擇期間T3。該時序圖還表示了開關(guān)元件121a、開關(guān)元件121b、和開關(guān)元件121c導通或關(guān)斷的定時和被輸入到視頻信號輸入線120的信號。
[0080]如圖7所示，在第一子選擇期間Tl，開關(guān)元件121a導通而開關(guān)元件121b和開關(guān)元件121c關(guān)斷。此時，輸入到視頻信號輸入線120的視頻信號VD (I)經(jīng)由開關(guān)元件121a輸出到信號線116 (SI)。在第二子選擇期間T2，開關(guān)元件121b導通而開關(guān)元件121a和開關(guān)元件121c關(guān)斷，視頻信號VD (2)經(jīng)由開關(guān)元件121b輸出到信號線116 (S2)。在第三子選擇期間T3，開關(guān)元件121c導通而開關(guān)元件121a和開關(guān)元件121b關(guān)斷，視頻信號VD (3)經(jīng)由開關(guān)元件121c輸出到信號線116 (S3)。
[0081]通過將柵選擇期間如上所述一分為三，圖6的選擇器電路112可以在一個柵選擇期間經(jīng)由一根視頻信號輸入線120將視頻信號輸入到三根信號線116(S1到S3)。這樣，當選擇器電路112和像素晶體管117—起被配置于襯底101上方時,被輸入驅(qū)動IC信號的輸入端子113的數(shù)量可以被減少到不配置選擇器電路112的情況時的數(shù)量的1/3。因此，可以降低驅(qū)動IC和輸入端子113之間發(fā)生接觸缺陷的概率。
[0082]掃描線驅(qū)動電路111還可以利用每個溝道形成區(qū)都被配置于氧化物半導體層中的薄膜晶體管來形成。掃描線驅(qū)動電路111包括移位寄存器作為部件。當時鐘信號(CLK)和啟動脈沖信號(SP )被輸入到移位寄存器中時,生成選擇信號。所生成的選擇信號被緩沖器緩沖和放大，且所得的信號被提供給相應的掃描線115。一行的像素晶體管117的柵電極被連接到每根掃描線115。在此處，將結(jié)合圖8和圖9說明掃描線驅(qū)動電路111的一部分中所包括的移位寄存器123的模式。
[0083]圖8表示了移位寄存器123的結(jié)構(gòu)。移位寄存器123包括被連接起來的多級觸發(fā)器電路124。觸發(fā)器電路124的示例如圖9所示。圖9所示的觸發(fā)器電路124包括多個薄膜晶體管(在以下關(guān)于圖9的說明中稱為“TFT”)。圖9所示的觸發(fā)器電路124包括η溝道TFT JPTFT (I) 125、TFT (2) 126、TFT (3) 127、TFT (4) 128、TFT (5) 129、TFT (6)130、TFT (7)131、和TFT (8)132。η溝道TFT在柵一源電壓(Vgs)超過閾值電壓(Vth)時導通。
[0084]注意，雖然此處在圖9所示的觸發(fā)器電路124中所包括的所有TFT都為增強型η溝道晶體管，但是，例如，如果將耗盡型η溝道晶體管用作TFT (3) 127，驅(qū)動電路也可以被驅(qū)動。
[0085]TFT (1)125的第一電極(源電極和漏電極中的一個)被連接到布線(4)136，而TFT(I) 125的第二電極(源電極和漏電極中的另一個)被連接到布線(3) 135。
[0086]TFT (2)126的第一電極被連接到布線(6) 138，而TFT (2) 126的第二電極被連接到布線(3) 135。
[0087]TFT (3) 127的第一電極被連接到布線(5) 137 ；TFT (3)127的第二電極被連接到TFT (2) 126的柵電極；而TFT (3) 127的柵電極被連接到布線(5) 137。
[0088]TFT (4) 128的第一電極被連接到布線(6) 138 ；TFT (4) 128的第二電極被連接到TFT (2) 126的柵電極；而TFT (4) 128的柵電極被連接到TFT (I) 125的柵電極。
[0089]TFT (5) 129的第一電極被連接到布線(5) 137 ；TFT (5)129的第二電極被連接到TFT (I) 125的柵電極；而TFT (5) 129的柵電極被連接到布線(I) 133。
[0090]TFT (6) 130的第一電極被連接到布線(6) 138 ；TFT (6)130的第二電極被連接到TFT (I) 125的柵電極；而TFT (6) 130的柵電極被連接到TFT (2) 126的柵電極。
[0091]TFT (7) 131的第一電極被連接到布線(6) 138 ；TFT (7) 131的第二電極被連接到TFT (I) 125的柵電極；而TFT (7) 131的柵電極被連接到布線(2) 134。TFT (8) 132的第一電極被連接到布線(6) 138 ；TFT (8) 132的第二電極被連接到TFT (2) 126的柵電極；而TFT (8) 132的柵電極被連接到布線(I) 133。
[0092]溝道形成區(qū)被配置于氧化物半導體層中的薄膜晶體管具有高場效應遷移率，因而其工作頻率可以被設(shè)得高。另外，因為薄膜晶體管的頻率特性高，所以掃描線驅(qū)動電路111可以高速工作，且顯示裝置可以以高幀頻工作。
[0093]在圖5中，像素部分110的結(jié)構(gòu)隨顯示介質(zhì)118的不同而變化。當顯示介質(zhì)118是在電極之間夾著液晶材料的液晶元件時，顯示介質(zhì)118可以如圖5所示由像素晶體管117控制。在一對電極之間夾著顯影介質(zhì)(電子墨水或者電泳材料)的顯示介質(zhì)118的情況同樣適用?？梢酝ㄟ^與上述驅(qū)動電路組合來操作包括這些顯示介質(zhì)118的像素部分110。
[0094]當被用作顯示介質(zhì)118時，使用電致發(fā)光材料形成的發(fā)光元件比液晶元件更適合于時間灰度法，因為其響應速度高于液晶元件等的響應速度。例如在利用時間灰度法進行顯示的情況中，一個幀期間被劃分成多個子幀期間。然后，根據(jù)視頻信號，發(fā)光元件在每個子幀期間中被設(shè)定為發(fā)光態(tài)或非發(fā)光態(tài)。通過將一個幀期間劃分成多個子幀期間，可以用視頻信號控制像素在一個幀期間中實際發(fā)光的時間的總長度，從而可以顯示灰度。
[0095]在像素部分110包括發(fā)光元件的情況下的像素的示例如圖10所示。圖10表示了可以采用數(shù)字時間灰度驅(qū)動法的像素結(jié)構(gòu)。此處所述為這樣的示例，其中，每個的溝道形成區(qū)都使用氧化物半導體層而形成的兩個η溝道薄膜晶體管被包括在一個像素中。
[0096]像素139包括開關(guān)TFT140、驅(qū)動TFT141、發(fā)光元件142、和電容145。開關(guān)TFT140的柵極被連接到掃描線115 ;開關(guān)TFT140的第一電極(源電極和漏電極中的一個)被連接到信號線116 ;且開關(guān)TFT140的第二電極(源電極和漏電極中的另一個)被連接到驅(qū)動TFT141的柵極。驅(qū)動TFT141的柵極經(jīng)由電容145被連接到電源線146 ;驅(qū)動TFT141的第一電極被連接到電源線146 ;且驅(qū)動TFT141的第二電極被連接到發(fā)光元件142的第一電極(像素電極)143。發(fā)光元件142的第二電極(對置電極)144被連接到公共電位線147。
[0097]發(fā)光元件142的第二電極(對置電極)144被設(shè)為低電源電位。注意，低電源電位是指基于對電源線146所設(shè)的高電源電位滿足以下方程的電位:(低電源電位)〈(高電源電位)。作為低電源電位,例如可以采用GND、或OV等。為了通過將高電源電位和低電源電位之間的電位差施加到發(fā)光元件142從而將電流供給到發(fā)光元件142而使發(fā)光元件142發(fā)光，每個電位都被設(shè)定使得高電源電位和低電源電位之間的電位差等于或高于發(fā)光元件142的正向閾值電壓。
[0098]在電壓輸入電壓驅(qū)動法(voltage-1nput voltage driving method)的情況中，視頻信號被輸入到驅(qū)動TFT141的柵極使得驅(qū)動TFT141處于被充分地導通和關(guān)斷這兩個狀態(tài)中的某一個狀態(tài)。即，驅(qū)動TFT141工作在線性區(qū)。比電源線146電壓更高的電壓被施加到驅(qū)動TFT141的柵極使得驅(qū)動TFT141工作在線性區(qū)。注意，比由方程(電源線的電壓)+ (驅(qū)動TFT141的閾值電壓)所表示的電壓更高或相等的電壓被施加到信號線116。
[0099]替代數(shù)字時間灰度驅(qū)動法，模擬灰度驅(qū)動法也可以被應用于圖10所示的像素結(jié)構(gòu)。在進行模擬灰度驅(qū)動的情況中，比由方程(發(fā)光元件142的正向電壓)+ (驅(qū)動TFT141的閾值電壓)所表示的電壓更高或相等的電壓被施加到驅(qū)動TFT141的柵極。發(fā)光元件142的正向電壓是指要獲得所需照明所需的電壓，并且至少包括正向閾值電壓。注意，當輸入使驅(qū)動TFT141工作在飽和區(qū)的視頻信號時，電流可以被供給到發(fā)光元件142。電源線146的電位被設(shè)定得高于驅(qū)動TFT141的柵電位，使驅(qū)動TFT141工作在飽和區(qū)。當視頻信號為模擬信號時，能夠?qū)⒎弦曨l信號的電流供給到發(fā)光元件142并進行模擬灰度驅(qū)動。
[0100]雖然圖10表示了對發(fā)光元件142的驅(qū)動進行控制的驅(qū)動TFT141被電連接到發(fā)光元件的示例，但是可以采用在驅(qū)動TFT141和發(fā)光元件142之間連接電流控制TFT的結(jié)構(gòu)。
[0101]雖然圖5表示了配置有用于選擇信號線116的選擇器電路112的顯示裝置109的示例，但是當薄膜晶體管具有10cm/V*sec或更高的場效應遷移率時，可以利用使用了用于溝道形成區(qū)的氧化物半導體層形成的薄膜晶體管來實現(xiàn)驅(qū)動IC114的功能。S卩，可以利用每個都使用用于溝道形成區(qū)的氧化物半導體層形成的薄膜晶體管，在襯底101上方形成掃描線驅(qū)動電路和信號線驅(qū)動電路。
[0102](發(fā)光裝置)
[0103]下面結(jié)合圖11以及圖12A和12B說明作為顯示裝置的一種方式的發(fā)光裝置的像素結(jié)構(gòu)。圖11是像素的俯視圖的示例；圖12A為沿Cl-Dl線截取的截面圖；而圖12B為沿C2-D2線截取的截面圖。在下列說明中，參考圖11以及圖12A和12B。注意，圖11所示像素的等效電路與圖10所示類似。
[0104]開關(guān)TFT140的溝道形成區(qū)被形成于氧化物半導體層153中。氧化物半導體層153類似于本實施方式所述的氧化物半導體層。開關(guān)TFT140具有用與掃描線115相同的層形成的柵電極148，且氧化物半導體層153被配置于柵絕緣層152上方。氧化物半導體層153與利用與信號線116相同的層形成于柵絕緣層152上方的源/漏電極155和源/漏電極156相接觸。源/漏電極156經(jīng)由配置于柵絕緣層152中的接觸孔159而被連接到驅(qū)動TFT141的柵電極149。
[0105]注意，術(shù)語“源/漏電極”是指被配置在包括源極、漏極、和柵極作為主要部件的薄膜晶體管中的用作源極或漏極的部分處的電極。
[0106]信號線116、源/漏電極155、和源/漏電極156優(yōu)選地用Al膜或者添加有S1、T1、Nd、Sc、或Cu等的Al膜形成，從而可以降低布線或電極的電阻。以Mo、Cr、或Ti為代表的難熔金屬的層被優(yōu)選地配置于Al膜的上方和/或下方，從而防止在Al膜上產(chǎn)生小丘或晶須。
[0107]柵電極149還起著電容145的電容電極150的作用。通過層疊電容電極150、柵絕緣層152、和由與電源線146相同的層形成的電容電極151來形成電容145。
[0108]驅(qū)動TFT141的柵電極149用與掃描線115相同的層形成，且氧化物半導體層154被配置于柵絕緣層152上方。氧化物半導體層154與利用與電源線146相同的層形成于柵絕緣層152上方的源/漏電極157和源/漏電極158相接觸。
[0109]氧化物絕緣層107被配置于氧化物半導體層153和氧化物半導體層154上方。第一電極(像素電極)143被配置于氧化物絕緣層107上方。第一電極(像素電極)143和源/漏電極158經(jīng)由配置于氧化物絕緣層107中的接觸孔160而被相互連接。利用無機絕緣材料或有機絕緣材料形成具有到第一電極(像素電極)143的開口的分隔層(partition layer)161。形成分隔層161使得其在開口處的端部具有平緩曲面。
[0110]發(fā)光元件142具有這樣的結(jié)構(gòu)，其中EL層162被配置于第一電極(像素電極)143和第二電極(對置電極)144之間。第一電極(像素電極)143和第二電極(對置電極)144中的一個為空穴注入電極；而另一個為電子注入電極。空穴注入電極優(yōu)選地利用功函數(shù)為4eV或更高的材料以及諸如含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫、氧化銦鋅、或添加了氧化硅的氧化銦錫等材料來形成。電子注入電極優(yōu)選地利用功函數(shù)低于4eV的材料形成，優(yōu)選的是鈣(Ca)、鋁(Al)、氟化鈣(CaF)、鎂一銀(MgAg)、或鋁一鋰(AlLi)等。EL層162是用于通過電致發(fā)光獲得發(fā)光的層，是通過適當?shù)亟M合載流子(空穴或電子)傳輸層和發(fā)光層而形成的。
[0111]圖13A到13C表示了發(fā)光裝置的輸入端子113的結(jié)構(gòu)。圖13A為輸入端子113的俯視圖。輸入端子113被配置于襯底101的端部。沿圖13A中G-H線截取的截面圖如圖13B或圖13C所示。
[0112]圖13B表示了用與掃描線115相同的層形成輸入端子層170的示例。在輸入端子層170上方層疊柵絕緣層152和氧化物絕緣層107，并在這些絕緣層中配置開口 173從而經(jīng)由絕緣層中的開口 173暴露輸入端子層170。用與輸入端子層170相接觸的透明導電膜172覆蓋開口 173。配置透明導電膜172以避免當柔性印刷布線(flexible printed wiring)和輸入端子113被連接起來時的高接觸電阻。由金屬形成的輸入端子層170的表面的氧化導致接觸電阻的增加；在配置有由氧化物導電材料形成的透明導電膜172的情況下，可以防止接觸電阻的增加。
[0113]圖13C表示了利用與信號線116相同的層形成輸入端子層171的示例。在輸入終端層171上方配置氧化物絕緣層107，并在該絕緣層中配置開口 173從而經(jīng)由絕緣層中的開口 173暴露輸入端子層171。出于與上述相同的原因，配置透明導電薄膜172。
[0114](顯影介質(zhì)顯示裝置)
[0115]圖14表示了包括顯影介質(zhì)163的顯示裝置的一個方式(這種顯示裝置也被稱為“電子紙”)。顯影介質(zhì)163與填充物164 —起夾在第一電極(像素電極)143和第二電極(對置電極)144之間，并在電位差被施加于電極之間時改變對比度。第二電極(對置電極)144配置于對置襯底165上。
[0116]例如，有一種被稱為扭轉(zhuǎn)球顯示法的顯示方法，其中在第一電極(像素電極)143和第二電極(對置電極)144之間放置每個都被著色成黑色和白色的球形顆粒，并且球形顆粒的取向受在電極之間所產(chǎn)生的電位差所控制。
[0117]替代扭轉(zhuǎn)球，也可以使用電泳元件。使用直徑為約ΙΟμπι到200μπι的微囊，其中密封了透明填充物164、帶正電的白色微粒、和帶負電的黑色微粒。微囊被夾在第一電極(像素電極)143和第二電極(對置電極)144之間，而帶正電的白色微粒和帶負電的黑色微粒利用電極之間的電位差而分別在不同方向上移動。使用該原理的顯示元件為電泳顯示元件并且通常被稱為電子紙。電泳顯示元件的反射率高于液晶顯示裝置，因而不需要輔助光(auxiliary light)且功耗低，并且在暗處也可以識別顯示部分。另外，即使不向顯示部分供電，已經(jīng)被顯示過一次的圖像也能被保持。因此，即使具有顯示功能的半導體器件(其可以被簡稱為顯示裝置或配置有顯示裝置的半導體器件)遠離電波源，所顯示的圖像也可以被存儲。
[0118](液晶顯示裝置)
[0119]下面結(jié)合圖15以及圖16說明作為顯示裝置的一種方式的液晶顯示裝置的像素結(jié)構(gòu)。圖15為像素的俯視圖，而圖16為沿El-Fl線截取的截面圖。在下列說明中參考圖15和圖16。
[0120]圖15和圖16所示的液晶顯示裝置的像素包括被連接到掃描線115和信號線116的開關(guān)TFT140。開關(guān)TFT140的源/漏電極155被連接到信號線116，而其源/漏電極156經(jīng)由配置于氧化物絕緣層107中的接觸孔167被連接到第一電極(像素電極)143。電容145是通過層疊利用與柵電極148相同的層形成的電容線166、柵絕緣層152、和源/漏電極156而形成的。開關(guān)TFT140控制對第一電極(像素電極)143的信號的輸入。開關(guān)TFT140的結(jié)構(gòu)類似于圖12A所示的結(jié)構(gòu)。
[0121]液晶層169被配置于第一電極(像素電極)143和第二電極(對置電極)144之間。第一電極(像素電極)143被配置于氧化物絕緣層107上方。取向膜168被配置于第一電極(像素電極)143和第二電極(對置電極)144上。
[0122]如上所述，可以利用溝道形成區(qū)被形成于如本實施方式所述的氧化物半導體層中的薄膜晶體管來實現(xiàn)具有優(yōu)良的工作特性的顯示裝置。
[0123][實施例1][0124](氧化物半導體層的組成)
[0125]氧化物半導體層通過濺射法在下列條件下被形成于玻璃襯底之上。
[0126](條件1)
[0127]靶材組成:1n2O3=Ga2O3:ZnO =1:1:1
[0128](In:Ga:Zn = 1:1:0.5)
[0129]IS氣流速:40sccm
[0130]壓力:0.4Pa
[0131]電功率(DC):500W
[0132]襯底溫度:室溫
[0133](條件2)
[0134]革巴材組成:1n2O3:Ga2O3:ZnO =1:1:1
[0135](In:Ga:Zn = 1:1:0.5)
[0136]気氣流速:IOsccm
[0137]氧氣流速:5sccm
[0138]壓力:0.4Pa
[0139]電功率(DC):500W
[0140]襯底溫度:室溫
[0141]在條件I和2下形成的氧化物半導體層通過感應耦合等離子體質(zhì)譜法(ICP-MS)來評價。表1表示了測量的典型示例。在條件I下得到的氧化物半導體層具有由下列化學式表示的組成=InGaa95Zna41O3Jt5在條件2下得到的氧化物半導體層具有由下列化學式表示的組成:1nGa0.94Ζη0.4003.31。
[0142][表1]
[0143
【權(quán)利要求】
1.一種薄膜晶體管，其包含: 作為溝道形成區(qū)的氧化物半導體層； 夾著所述氧化物半導體層的第一氧化硅層和第二氧化硅層，所述第一氧化硅層和第二氧化硅層中的每一個與所述氧化物半導體層直接接觸；以及 夾著由所述氧化物半導體層、所述第一氧化硅層和所述第二氧化硅層形成的疊層的第一氮化物絕緣層和第二氮化物絕緣層， 其中，所述第一氧化硅層和第二氧化硅層彼此直接接觸。
2.一種薄膜晶體管，其包含: 作為溝道形成區(qū)的氧化物半導體層； 夾著所述氧化物半導體層的第一氧化硅層和第二氧化硅層，所述第一氧化硅層和第二氧化硅層中的每一個與所述氧化物半導體層直接接觸；以及 夾著由所述氧化物半導體層、所述第一氧化硅層和所述第二氧化硅層形成的疊層的第一氮化物絕緣層和第二氮化物絕緣層， 其中，所述氧化物半導體層除了源電極接觸和漏電極接觸之外完全密封在所述第一氧化硅層和所述第二氧化 硅層之間。
3.一種薄膜晶體管，其包含: 作為溝道形成區(qū)的氧化物半導體層； 夾著所述氧化物半導體層的第一氧化硅層和第二氧化硅層，所述第一氧化硅層和第二氧化硅層中的每一個與所述氧化物半導體層直接接觸；以及 夾著由所述氧化物半導體層、所述第一氧化硅層和所述第二氧化硅層形成的疊層的第一氮化物絕緣層和第二氮化物絕緣層， 其中，所述第一氧化硅層和第二氧化硅層彼此直接接觸，并且 其中，所述氧化物半導體層包含O、In、Ga、和Zn。
4.一種薄膜晶體管，其包含: 作為溝道形成區(qū)的氧化物半導體層； 夾著所述氧化物半導體層的第一氧化硅層和第二氧化硅層，所述第一氧化硅層和第二氧化硅層中的每一個與所述氧化物半導體層直接接觸；以及 夾著由所述氧化物半導體層、所述第一氧化硅層和所述第二氧化硅層形成的疊層的第一氮化物絕緣層和第二氮化物絕緣層， 其中，所述氧化物半導體層除了源電極接觸和漏電極接觸之外完全密封在所述第一氧化硅層和所述第二氧化硅層之間，并且 其中，所述氧化物半導體層包含O、In、Ga、和Zn。
5.根據(jù)權(quán)利要求1-4中任一項所述的薄膜晶體管，其中，所述氧化物半導體層是非單晶半導體層。
6.根據(jù)權(quán)利要求1-4中任一項所述的薄膜晶體管，其中，所述氧化物半導體層包括納米晶體。
7.根據(jù)權(quán)利要求1-4中任一項所述的薄膜晶體管，其中，所述氧化物半導體層包括非晶結(jié)構(gòu)中的納米晶體。
8.根據(jù)權(quán)利要求3或4所述的薄膜晶體管，其中，Zn的濃度低于In和Ga的濃度。
9.根據(jù)權(quán)利要求1或2所述的薄膜晶體管，其中，所述氧化物半導體層包含O、In、Ga、和Zn, 其中，所含的Zn的濃度在5原子％和10原子％之間，并且 所含的In和Ga的每個的濃度都在15原子％和20原子％之間。
10.一種顯示裝置，其在至少一個像素中包含根據(jù)權(quán)利要求1-4中任一項所述的薄膜晶體管。
11.一種顯示裝置，包括: 在至少一個像素中的根據(jù)權(quán)利要求1-4中任一項所述的薄膜晶體管；和在用于控制被傳輸?shù)脚渲迷谒鱿袼刂械乃霰∧ぞw管的信號的驅(qū)動電路中的根據(jù)權(quán)利要求1-4中任一項所述的薄膜晶體管。
12.—種顯示裝置，包括: 在至少一個像素中的根據(jù)權(quán)利要求1-4中任一項所述的薄膜晶體管；和在用于控制被傳輸?shù)脚渲迷谒鱿袼刂械乃霰∧ぞw管的信號的選擇器電路中的根據(jù)權(quán)利要求1-4中任一項所述的薄膜晶體管。
13.根據(jù)權(quán)利要求10所述的顯示裝置， 其中所述顯示裝置是發(fā)光裝置。
14.根據(jù)權(quán)利要求10所述的顯示裝置， 其中所述顯示裝置是顯影介質(zhì)顯示裝置。
15.根據(jù)權(quán)利要求10所述的顯示裝置， 其中所述顯示裝置是液晶顯示裝置。
【文檔編號】H01L29/786GK103474456SQ201310338191
【公開日】2013年12月25日 申請日期:2009年10月23日 優(yōu)先權(quán)日:2008年10月24日
【發(fā)明者】伊藤俊一, 佐佐木俊成, 細羽幸, 坂田淳一郎 申請人:株式會社半導體能源研究所
相關(guān)技術(shù)
網(wǎng)友詢問留言
已有0條留言
- 還沒有人留言評論。精彩留言會獲得點贊！
1