在最外鰭的外側(cè)表面上包括外延生長(zhǎng)阻擋物的多鰭finfet器件和相關(guān)方法
【專(zhuān)利摘要】一種多鰭FINFET器件可以包括襯底以及從襯底向上延伸并且沿著襯底間隔開(kāi)的多個(gè)半導(dǎo)體鰭。每個(gè)半導(dǎo)體鰭可以具有相對(duì)的第一和第二端以及在第一端與第二端之間的中間部分，并且多個(gè)半導(dǎo)體鰭中的最外鰭可以在其外側(cè)表面上包括外延生長(zhǎng)阻擋物。FINFET還可以包括：至少一個(gè)柵極，覆蓋半導(dǎo)體鰭的中間部分；在半導(dǎo)體鰭之間的多個(gè)凸起外延半導(dǎo)體源極區(qū)域，與半導(dǎo)體鰭的第一端相鄰；以及在半導(dǎo)體鰭之間的多個(gè)凸起外延半導(dǎo)體漏極區(qū)域，與半導(dǎo)體鰭的第二端相鄰。
【專(zhuān)利說(shuō)明】在最外鰭的外側(cè)表面上包括外延生長(zhǎng)阻擋物的多鰭FINFET器件和相關(guān)方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子器件領(lǐng)域，并且更具體地涉及半導(dǎo)體器件及其相關(guān)方法。
【背景技術(shù)】
[0002]半導(dǎo)體器件技術(shù)繼續(xù)發(fā)展從而提供更高芯片密度和操作頻率。鰭型場(chǎng)效應(yīng)晶體管(FINFET)是用來(lái)幫助在維持適當(dāng)功率消耗預(yù)算時(shí)提供所需器件縮放的一類(lèi)晶體管技術(shù)。
[0003]第2010/0203732號(hào)美國(guó)專(zhuān)利公開(kāi)一種FINFET器件和相關(guān)方法，其中每個(gè)FINFET可以具有亞光刻尺度寬度。該方法包括在位于襯底上的包含半導(dǎo)體的層上面形成具有多個(gè)開(kāi)口的掩模。然后執(zhí)行成角度離子注入以向包含半導(dǎo)體的層的第一部分引入摻雜物，其中基本上無(wú)摻雜物的剩余部分存在于掩模下面。隨后對(duì)包含半導(dǎo)體的層的基本上無(wú)摻雜物的剩余部分選擇性去除包含半導(dǎo)體的層的包含摻雜物的第一部分以提供圖案。然后向襯底中傳送圖案以提供具有亞光刻尺度寬度的鰭結(jié)構(gòu)。
[0004]另一類(lèi)FINFET器件是多鰭FINFET。這一器件通常包括具有覆蓋鰭的三柵極的多個(gè)間隔開(kāi)的半導(dǎo)體鰭。FINFET的有效柵極寬度2nh，其中η是鰭數(shù)目并且h是鰭高度。因此，可以通過(guò)使用多個(gè)鰭來(lái)獲得具有更高接通電流的更寬晶體管。然而，更高鰭數(shù)目可能造成更復(fù)雜的器件結(jié)構(gòu)，這些器件結(jié)構(gòu)可能帶來(lái)制作挑戰(zhàn)。

【發(fā)明內(nèi)容】

[0005]因此鑒于前述背景，本發(fā)明的目的是提供一種可靠并且容易制作的多鰭FINFET器件。
[0006]根據(jù)本發(fā)明的這一和其它目的、特征及優(yōu)點(diǎn)由一種多鰭FINFET器件提供，該多鰭FINFET器件可以包括襯底以及從襯底向上延伸并且沿著襯底間隔開(kāi)的多個(gè)半導(dǎo)體鰭。每個(gè)半導(dǎo)體鰭可以具有相對(duì)的第一端和第二端以及在第一端與第二端之間的中間部分，并且多個(gè)半導(dǎo)體鰭中的最外鰭可以在其外側(cè)表面上包括外延生長(zhǎng)阻擋物。FINFET還可以包括:至少一個(gè)柵極，覆蓋半導(dǎo)體鰭的中間部分；在半導(dǎo)體鰭之間的多個(gè)凸起外延半導(dǎo)體源極區(qū)域，與半導(dǎo)體鰭的第一端相鄰；以及在半導(dǎo)體鰭之間的多個(gè)凸起外延半導(dǎo)體漏極區(qū)域，與半導(dǎo)體鰭的第二端相鄰。這樣，可以在生長(zhǎng)凸起外延源極和漏極區(qū)域期間避免在最外鰭的外側(cè)表面上的外延生長(zhǎng)，這可以有利地造成減少的電短接可能性
[0007]舉例而言，外延生長(zhǎng)阻擋物可以包括化合物，化合物包括半導(dǎo)體以及在碳和氟中的至少一項(xiàng)。另外，多個(gè)半導(dǎo)體鰭可以例如包括硅。更具體而言，多個(gè)半導(dǎo)體鰭可以包括第一組P溝道鰭和從第一組P溝道鰭間隔開(kāi)的第二組N溝道鰭以限定互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)FINFET,并且至少一個(gè)柵極可以包括用于第一組P溝道鰭和第二組N溝道鰭中的每個(gè)溝道鰭的相應(yīng)柵極。
[0008]該多鰭FINFET器件還可以包括耦合到柵極并且從襯底向上延伸而且從半導(dǎo)體鰭間隔開(kāi)的柵極接觸區(qū)域。此外，該多鰭FINFET器件也可以包括:源極接觸區(qū)域，耦合到多個(gè)半導(dǎo)體鰭的第一端；以及漏極接觸區(qū)域，耦合到多個(gè)半導(dǎo)體鰭的第二端。
[0009]一種制作多鰭FINFET器件的相關(guān)方法可以包括形成從襯底向上延伸并且沿著襯底間隔開(kāi)的多個(gè)半導(dǎo)體鰭，其中每個(gè)半導(dǎo)體鰭具有相對(duì)第一和第二端以及在第一與第二端之間的中間部分。該方法還可以包括:形成至少一個(gè)柵極，至少一個(gè)柵極覆蓋半導(dǎo)體鰭的中間部分；在多個(gè)半導(dǎo)體鰭中的最外鰭的外側(cè)表面上形成外延生長(zhǎng)阻擋物；在半導(dǎo)體鰭之間形成與半導(dǎo)體鰭的第一端相鄰的多個(gè)凸起外延半導(dǎo)體源極區(qū)域；并且在半導(dǎo)體鰭之間形成與半導(dǎo)體鰭的第二端相鄰的多個(gè)凸起外延半導(dǎo)體漏極區(qū)域。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0010]圖1是根據(jù)本發(fā)明的CMOS多鰭FINFET器件的透視圖。
[0011]圖2A和圖2B是分別示出圖1的FINFET的鰭形成的側(cè)視和俯視圖。
[0012]圖3A和圖3B是分別示出在圖1的FINFET的鰭上形成三柵極的側(cè)視和俯視圖。
[0013]圖4是示出用于在圖1的FINFET的最外鰭的外側(cè)表面上形成外延生長(zhǎng)阻擋物的離子注入步驟的例視圖。
[0014]圖5A和圖5B是分別示出圖1的FINFET的外延源極和漏極區(qū)域形成的側(cè)視和俯視圖。
[0015]圖6是與圖2A、圖2B、圖3A、圖3B、圖4、圖5A和圖5B中所示步驟對(duì)應(yīng)的流程圖?！揪唧w實(shí)施方式】
[0016]現(xiàn)在下文將參照附圖更完全地描述本發(fā)明，在附圖中示出本發(fā)明的優(yōu)選實(shí)施例。然而本發(fā)明可以用許多不同形式來(lái)體現(xiàn)而不應(yīng)解釋為限于這里闡述的實(shí)施例。實(shí)際上，提供這些實(shí)施例使得本公開(kāi)內(nèi)容將透徹而完整并且將向本領(lǐng)域技術(shù)人員完全傳達(dá)本發(fā)明的范圍。相似標(biāo)號(hào)全篇指代相似單元。
[0017]首先參照?qǐng)D1-圖5，先描述多鰭FINFET器件30和關(guān)聯(lián)方法方面。在所示示例中，F(xiàn)INFET30是包括NFET和PFET的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件。FINFET30可以被配置用于使用以下進(jìn)一步描述的接觸區(qū)域來(lái)提供各種器件，諸如存儲(chǔ)器、邏輯門(mén)等。然而應(yīng)當(dāng)注意，也可以在不同實(shí)施例中使用非CMOS配置(即，個(gè)別NFET或者PFET)。
[0018]FINFET30示例地包括襯底31，該襯底可以是半導(dǎo)體襯底(例如硅、鍺、Si/Ge等)、絕緣體上半導(dǎo)體(SOI)襯底等。另外，用于相應(yīng)NFET和PFET器件的多個(gè)半導(dǎo)體鰭32η、32ρ從襯底31向上延伸并且沿著襯底被橫向間隔開(kāi)(在圖2Α、圖2Β中從左到右)。在圖2Α至圖5Β中，NFET在左側(cè)上并且PFET在右側(cè)上。每個(gè)半導(dǎo)體鰭32η、32ρ分別具有相對(duì)第一和第二端33a、33b和34a、34b以及在它們之間的相應(yīng)中間區(qū)域35a、35b (在圖2B中用虛線(xiàn)指示)。如以下將進(jìn)一步描述的那樣，多個(gè)半導(dǎo)體鰭中的最外鰭(即它們的相應(yīng)一組鰭中的在最左和右側(cè)上的鰭32n、32p)在其外側(cè)表面上包括外延生長(zhǎng)阻擋物35n、35p。
[0019]FINFET30還示例地包括用于NFET和PFET的相應(yīng)柵極37n、37p，這些柵極覆蓋鰭32η、32p的相應(yīng)中間部分35a、35b。更具體而言，柵極37η、37p是三柵極結(jié)構(gòu)，每個(gè)三柵極結(jié)構(gòu)可以包括絕緣體層和覆蓋絕緣體層的電極層。此外，多個(gè)凸起外延半導(dǎo)體源極區(qū)域38η、38ρ分別與半導(dǎo)體鰭32η、32ρ的第一端33a、34a相鄰在半導(dǎo)體鰭32n、32p之間延伸。另外，多個(gè)凸起外延半導(dǎo)體漏極區(qū)域39n、39p與半導(dǎo)體鰭32n、32p的第二端33b、34b相鄰在半導(dǎo)體鰭32n、32p之間延伸。FINFET30還示例地包括分別耦合到柵極37n、37p并且從柵極31向上延伸而且從半導(dǎo)體40n、40p間隔開(kāi)的柵極接觸區(qū)域40n、40p(圖1)。類(lèi)似地，相應(yīng)源極接觸區(qū)域41n、41p稱(chēng)合到半導(dǎo)體鰭32n、32p的第一端33a、34a,并且相應(yīng)漏極接觸區(qū)域42n、42p耦合到半導(dǎo)體鰭32n、32p的第二端33b、34b。
[0020]如以上所言，多鰭FINFET有利在于有效柵極寬度是2nh，其中η是鰭數(shù)目并且h是鰭高度。因而，可以通過(guò)使用多個(gè)鰭來(lái)獲得具有更高接通電流的更寬晶體管。然而在源極/漏極外延生長(zhǎng)用來(lái)合并鰭32n、32p以降低外部電阻時(shí)，外延生長(zhǎng)將另外出現(xiàn)于兩組鰭之間。也就是說(shuō)，不僅有外延半導(dǎo)體材料在鰭32η與32ρ之間的鰭內(nèi)生長(zhǎng)，而且在典型FINFET集成工藝中例如將有在兩組鰭之間的鰭間生長(zhǎng)。這可能另外成問(wèn)題，因?yàn)樗赡芤鹪贜FET與PFET鰭32η、32ρ之間短接。上述外延生長(zhǎng)阻擋物36η、36ρ有利地幫助使對(duì)鰭內(nèi)生長(zhǎng)的外延生長(zhǎng)限于在鰭32η、32ρ之間的內(nèi)部或者內(nèi)鰭表面，并且因此減少在NFET與PFET器件之間短接的可能性。
[0021]現(xiàn)在將參照?qǐng)D6的流程圖60進(jìn)一步描述用于制作具有外延生長(zhǎng)阻擋物36η、36ρ的FINFET30的示例方式。在塊61開(kāi)始，如以上所述，在塊62處，形成從襯底31向上延伸并且沿著襯底間隔開(kāi)的半導(dǎo)體(例如硅、鍺、Si/Ge等)鰭32n、32p (圖2A和圖2B)。然后在塊63處，形成柵極37n、37p，這些柵極覆蓋半導(dǎo)體鰭32n、32p的中間部分35a、35b。同樣利用三柵極結(jié)構(gòu)，如圖3A、圖3B中所見(jiàn)，柵極37n、37p (分別包括絕緣體層和柵極電極層)將卷繞(warp)于鰭32n、32p的頂表面和側(cè)表面周?chē)?br> [0022]如上所述，該方法還包括在塊64處在來(lái)自多組鰭32n、32p的最外鰭的外側(cè)表面上形成外延生長(zhǎng)阻擋物36n、36p。更具體而言，這可以通過(guò)如圖4中的虛線(xiàn)箭頭代表的那樣在從襯底31的法線(xiàn)偏移的角度α執(zhí)行離子注入來(lái)完成。更具體而言，可以使用碳氟化物(例如CF4)或者其它適當(dāng)氣體來(lái)執(zhí)行雙角度注入/反應(yīng)離子蝕刻(RIE)。作為結(jié)果，外延生長(zhǎng)阻擋物36η、36ρ將包括化合物，該化合物包括半導(dǎo)體鰭材料(例如硅等)、碳和/或氟成分。外延生長(zhǎng)阻擋物36η、36ρ將作為膜或者涂層出現(xiàn)，并且它們將在塊65-66處在形成凸起源極區(qū)域38η、38ρ和漏極區(qū)域39η、39ρ期間抑制外延半導(dǎo)體材料的生長(zhǎng)，這示例地結(jié)束圖6中所示方法(塊67)。
[0023]可以選擇注入角度α以免太陡峭，并且由此允許離子滲透在鰭32η或者32ρ之間太深而又未太淺，使得彼此相向的多組鰭的外側(cè)表面未在底部上變成被涂覆(如上文描述的那樣，這將允許過(guò)量鰭間外延生長(zhǎng)，該過(guò)量鰭間外延生長(zhǎng)可能造成在NFET與PFET器件之間短接)。一般而言，注入角度α可以根據(jù)在給定的實(shí)施例中使用的鰭32η、32ρ的高度和橫向間距在范圍30至60度中。由于相鄰鰭使鰭32η、32ρ的內(nèi)表面免于離子轟擊，所以這些內(nèi)表面將具有來(lái)自注入的相對(duì)很少影響或者損壞，并且將由此仍然允許后續(xù)外延源極和漏極生長(zhǎng)。有了恰當(dāng)角度選擇，這些內(nèi)表面的在鰭32η、32ρ的頂部附近的僅小部分將受注入影響，并且由此具有在其上形成的外延生長(zhǎng)阻擋物36η、36ρ，如圖4和圖5Α中所示。
[0024]因此將理解，以上描述的方式可以相對(duì)易于實(shí)施，因?yàn)榭梢韵蚨圉扚INFET制作過(guò)程添加附加步驟(即離子注入)以提供外延生長(zhǎng)阻擋物36η、36ρ并且減少成品器件中的短接可能性。也就是說(shuō)，以上描述的方式有利地允許制作相對(duì)高密度的多鰭配置而無(wú)外延出現(xiàn)于NFET與PFET之間。外延生長(zhǎng)阻擋物36η、36ρ可以提供對(duì)外延生長(zhǎng)的所需阻止，從而這一生長(zhǎng)限于鰭32η、32ρ的其中需要該生長(zhǎng)的內(nèi)表面。[0025]從在前文描述和關(guān)聯(lián)附圖中呈現(xiàn)的教導(dǎo)中受益的本領(lǐng)域技術(shù)人員將想到本發(fā)明的許多修改和其它實(shí)施例。因此理解本發(fā)明不限于公開(kāi)的具體實(shí)施例并且修改和實(shí)施例旨在于包含在所附權(quán)利要求的范圍內(nèi)。
【權(quán)利要求】
1.一種多鰭FINFET器件，包括: 襯底； 多個(gè)半導(dǎo)體鰭，從所述襯底向上延伸并且沿著所述襯底被間隔開(kāi)，每個(gè)半導(dǎo)體鰭具有相對(duì)的第一端和第二端以及在所述第一端與所述第二端之間的中間部分，所述多個(gè)半導(dǎo)體鰭中的最外鰭在其外側(cè)表面上包括外延生長(zhǎng)阻擋物； 至少一個(gè)柵極，覆蓋所述半導(dǎo)體鰭的所述中間部分； 在所述半導(dǎo)體鰭之間的多個(gè)凸起外延半導(dǎo)體源極區(qū)域，與所述半導(dǎo)體鰭的所述第一端相鄰；以及 在所述半導(dǎo)體鰭之間的多個(gè)凸起外延半導(dǎo)體漏極區(qū)域，與所述半導(dǎo)體鰭的所述第二端相鄰。
2.根據(jù)權(quán)利要求1所述的多鰭FINFET器件，其中所述外延生長(zhǎng)阻擋物包括化合物，所述化合物包括半導(dǎo)體以及碳和氟中的至少一項(xiàng)。
3.根據(jù)權(quán)利要求1所述的多鰭FINFET器件，其中所述多個(gè)半導(dǎo)體鰭包括硅。
4.根據(jù)權(quán)利要求1所述的多鰭FINFET器件，其中所述多個(gè)半導(dǎo)體鰭包括第一組P溝道鰭和從所述第一組P溝道鰭間隔開(kāi)的第二組N溝道鰭以限定互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)FINFETo
5.根據(jù)權(quán)利要求4所述的多鰭FINFET器件，其中所述至少一個(gè)柵極包括用于所述第一組P溝道鰭和所述第二組N溝道鰭中的每個(gè)溝道鰭的相應(yīng)柵極。
6.根據(jù)權(quán)利要求1所述`的多鰭FINFET器件，還包括耦合到所述柵極并且從所述襯底向上延伸而且從所述半導(dǎo)體鰭間隔開(kāi)的柵極接觸區(qū)域。
7.根據(jù)權(quán)利要求1所述的多鰭FINFET器件，還包括: 源極接觸區(qū)域，耦合到所述多個(gè)半導(dǎo)體鰭的所述第一端；以及 漏極接觸區(qū)域，耦合到所述多個(gè)半導(dǎo)體鰭的所述第二端。
8.一種多鰭FINFET器件，包括: 襯底； 多個(gè)硅鰭，從所述襯底向上延伸并且沿著所述襯底被間隔開(kāi)，每個(gè)硅鰭具有相對(duì)的第一端和第二端以及在所述第一端與所述第二端之間的中間部分，所述多個(gè)硅鰭中的最外鰭在其外側(cè)表面上包括外延生長(zhǎng)阻擋物，并且所述外延生長(zhǎng)阻擋物包括化合物，所述化合物包括娃以及碳和氟中的至少一項(xiàng)； 至少一個(gè)柵極，覆蓋所述硅鰭的所述中間部分； 在所述硅鰭之間的多個(gè)凸起外延半導(dǎo)體源極區(qū)域，與所述硅鰭的所述第一端相鄰；以及 在所述硅鰭之間的多個(gè)凸起外延半導(dǎo)體漏極區(qū)域，與所述硅鰭的所述第二端相鄰。
9.根據(jù)權(quán)利要求8所述的多鰭FINFET器件，其中所述多個(gè)硅鰭包括第一組P溝道鰭和從所述第一組P溝道鰭間隔開(kāi)的第二組N溝道鰭以限定互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)FINFETo
10.根據(jù)權(quán)利要求9所述的多鰭FINFET器件，其中所述至少一個(gè)柵極包括用于所述第一組P溝道鰭和所述第二組N溝道鰭中的每個(gè)溝道鰭的相應(yīng)柵極。
11.根據(jù)權(quán)利要求8所述的多鰭FINFET器件，還包括耦合到所述柵極并且從所述襯底向上延伸而且從所述硅鰭間隔開(kāi)的柵極接觸區(qū)域。
12.根據(jù)權(quán)利要求8所述的多鰭FINFET器件，還包括: 源極接觸區(qū)域，耦合到所述多個(gè)硅鰭的所述第一端；以及 漏極接觸區(qū)域，耦合到所述多個(gè)硅鰭的所述第二端。
13.一種制作多鰭FINFET器件的方法，包括: 形成從襯底向上延伸并且沿著所述襯底間隔開(kāi)的多個(gè)半導(dǎo)體鰭，每個(gè)半導(dǎo)體鰭具有相對(duì)的第一端和第二端以及在所述第一端與所述第二端之間的中間部分； 形成至少一個(gè)柵極，所述至少一個(gè)柵極覆蓋所述半導(dǎo)體鰭的所述中間部分； 在所述多個(gè)半導(dǎo)體鰭中的最外鰭的外側(cè)表面上形成外延生長(zhǎng)阻擋物； 在所述半導(dǎo)體鰭之間形成與所述半導(dǎo)體鰭的所述第一端相鄰的多個(gè)凸起外延半導(dǎo)體源極區(qū)域；并且 在所述半導(dǎo)體鰭之間形成與所述半導(dǎo)體鰭的所述第二端相鄰的多個(gè)凸起外延半導(dǎo)體漏極區(qū)域。
14.根據(jù)權(quán)利要求13所述的方法，其中形成所述外延生長(zhǎng)阻擋物包括在從所述襯底的法線(xiàn)偏移的角度執(zhí)行離子注入。
15.根據(jù)權(quán)利要求14所述的方法，其中所述角度在30度至60度的范圍中。
16.根據(jù)權(quán)利要求14所述的方法，其中執(zhí)行所述離子注入包括使用碳氟氣體來(lái)執(zhí)行反應(yīng)離子蝕刻(RIE)。
17.根據(jù)權(quán)利要求13所述的方法，其中形成所述外延生長(zhǎng)阻擋物包括形成包括半導(dǎo)體以及在碳和氟中的至少一項(xiàng)的外延生長(zhǎng)阻擋物。
18.根據(jù)權(quán)利要求13所述的方法，其中形成所述多個(gè)半導(dǎo)體鰭包括形成多個(gè)硅鰭。
19.根據(jù)權(quán)利要求13所述的方法，其中形成所述多個(gè)半導(dǎo)體鰭包括形成第一組P溝道鰭和從所述第一組P溝道鰭間隔開(kāi)的第二組N溝道鰭以定義互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)FINFETo
20.根據(jù)權(quán)利要求19所述的方法，其中形成所述至少一個(gè)柵極包括形成用于所述第一組P溝道鰭和所述第二組N溝道鰭中的每個(gè)溝道鰭的相應(yīng)柵極。
21.根據(jù)權(quán)利要求13所述的方法，還包括形成從所述襯底向上延伸并且從所述半導(dǎo)體鰭間隔開(kāi)而且耦合到所述柵極的柵極接觸區(qū)域。
22.根據(jù)權(quán)利要求13所述的方法，還包括: 形成耦合到所述多個(gè)半導(dǎo)體鰭的所述第一端的源極接觸區(qū)域；并且 形成耦合到所述多個(gè)半導(dǎo)體鰭的所述第二端的漏極接觸區(qū)域。
【文檔編號(hào)】H01L29/06GK103633143SQ201310343682
【公開(kāi)日】2014年3月12日 申請(qǐng)日期:2013年8月6日 優(yōu)先權(quán)日:2012年8月21日
【發(fā)明者】柳青, P·卡雷, N·勞貝特 申請(qǐng)人:意法半導(dǎo)體公司