半導(dǎo)體制造方法
【專利摘要】半導(dǎo)體制造方法，本發(fā)明提供了一種SOI襯底制造方法，在應(yīng)用廣泛且的體硅襯底上先后形成氧化硅層和CVD的硅材料層，然后，利用單次或者多次外延工藝，在襯底上形成多晶硅層，從而獲得SOI襯底。通過控制外延工藝的參數(shù)，可以獲得具有較大粒徑的晶粒的多晶硅層，從而使所獲得的SOI襯底能夠用于0.13μm及以上技術(shù)節(jié)點的半導(dǎo)體器件制造。同時，本發(fā)明SOI襯底的制備工藝簡單，成本較低。
【專利說明】半導(dǎo)體制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造方法領(lǐng)域，特別地，涉及一種SOI半導(dǎo)體襯底制造方法。

【背景技術(shù)】
[0002]SOI (Silicon On Insulator,絕緣襯底上的娃)是具有良好發(fā)展前景的一種半導(dǎo)體襯底?；赟OI襯底的半導(dǎo)體器件,相對于傳統(tǒng)的體娃襯底器件,在漏電流、栓鎖效應(yīng)、寄生電容等方面具有冥想優(yōu)勢。目前，SOI的制備方法通常包括晶片直接鍵合以及Smart Cut等。圖4顯示了現(xiàn)有技術(shù)中晶片直接鍵合形成SOI襯底的工藝，其中，將硅襯底I的表面氧化，形成氧化硅層2 ;接著，將這樣的兩個被氧化的硅襯底I的氧化硅層2面對面地進(jìn)行鍵合，然后減薄其中一片硅襯底直期望的厚度，從而獲得SOI襯底。圖5-7顯示了 Smart Cut的重要工藝步驟。首先，參見圖5，將硅襯底I的表面氧化形成氧化硅層2之后，進(jìn)行氫注入，形成分離層3 ;接著，參見圖6，將經(jīng)過氫注入的襯底與未經(jīng)氫注入的襯底進(jìn)行鍵合；之后，參見圖7，移除分離層3之上的襯底部分，從而形成SOI襯底。
[0003]如上所述，傳統(tǒng)的SOI襯底制造工藝較為復(fù)雜，例如包括了鍵合、離子注入等待步驟，并且成本很高，阻礙了 SOI襯底在半導(dǎo)體領(lǐng)域的廣泛引用。因此，需要一種SOI襯底的制造方法，能夠簡便地制造SOI襯底。


【發(fā)明內(nèi)容】

[0004]針對目前SOI襯底制造工藝復(fù)雜、成本較高的問題，本發(fā)明提出了一種半導(dǎo)體制造方法，基于體娃襯底和外延工藝來制造SOI襯底。
[0005]本發(fā)明提供一種半導(dǎo)體器件制造方法，其中，包括如下步驟:
[0006]提供體硅襯底；
[0007]在所述體硅襯底上形成氧化硅層；
[0008]在所述氧化硅層上形成硅材料層；
[0009]采用外延工藝，在所述硅材料層上形成多晶硅層；
[0010]其中，所述硅材料層的晶粒具有第一粒徑，所述多晶硅層的晶粒具有第二粒徑，所述第二粒徑大于所述第一粒徑。
[0011]在本發(fā)明的方法中，在所述體硅襯底上形成氧化硅層的具體方式包括對所述體硅襯底進(jìn)行熱氧化或CVD。
[0012]在本發(fā)明的方法中，所述硅材料層為多晶硅或非晶硅，采用CVD工藝形成所述硅材料層。
[0013]在本發(fā)明的方法中，所述硅材料層的厚度為100-1000埃，粒徑為10?lOOnm。。
[0014]在本發(fā)明的方法中，形成所述多晶硅層的外延工藝的溫度在500?700°C之間。
[0015]在本發(fā)明的方法中，所述多晶硅層的晶粒具有的第二粒徑大于I μ m。
[0016]在本發(fā)明的方法中，采用外延工藝形成的所述多晶硅層時，采用多次外延工藝，形成具備多層結(jié)構(gòu)的所述多晶硅層。
[0017]本發(fā)明的優(yōu)點在于:在應(yīng)用廣泛且成本較低的體硅襯底上先后形成氧化硅層和硅材料層，其中硅材料層采用CVD工藝形成，然后，利用單次或者多次外延工藝，在襯底上形成多晶硅層，從而獲得SOI襯底。通過控制外延工藝的參數(shù)，可以獲得具有較大粒徑的晶粒的多晶硅層，從而使所獲得的SOI襯底能夠用于0.13 μ m及以上技術(shù)節(jié)點的半導(dǎo)體器件制造。同時，本發(fā)明SOI襯底的制備工藝相對簡單，免去了通常制備SOI襯底所需要的離子注入、鍵合、剝離等步驟，也實現(xiàn)了較低的成本。

【專利附圖】

【附圖說明】
[0018]圖1-3本發(fā)明的SOI襯底制備工藝示意圖；
[0019]圖4-7現(xiàn)有技術(shù)中SOI襯底制備工藝示意圖。

【具體實施方式】
[0020]以下，通過附圖中示出的具體實施例來描述本發(fā)明。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本發(fā)明的范圍。此外，在以下說明中，省略了對公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本發(fā)明的概念。
[0021]本發(fā)明提供一種半導(dǎo)體制造方法，使用體硅襯底以及外延工藝，簡便地形成SOI襯底。下面，根據(jù)本發(fā)明的【具體實施方式】來闡述本發(fā)明制造方法的要點，其制造流程參見附圖 1-3。
[0022]首先，參見附圖1，提供體硅襯底10，在體硅襯底10上形成氧化硅層20。本發(fā)明采用了應(yīng)用廣泛且成本較低體硅襯底，有利于與現(xiàn)有工藝完全兼容，并且降低成本。在體硅襯底10上形成氧化硅層20具體方式包括:在氧氣氛環(huán)境下，對體硅襯底10進(jìn)行熱氧化，在體娃襯底10上形成一層氧化娃層；或者，米用CVD工藝,在體娃襯底10表面沉積一層氧化娃層。氧化硅層20的厚度優(yōu)選為100?400nm。
[0023]接著，參見附圖2，在氧化硅層20上形成硅材料層30。其中，硅材料層30為多晶硅或非晶硅，其厚度為100-1000埃，同時，硅材料層30的晶粒具有第一粒徑。形成硅材料層30的工藝為化學(xué)氣相沉積(CVD)，通過控制工藝參數(shù)，硅片溫度為500?900°C，優(yōu)選為700°C，氣壓為10?300Torr，優(yōu)選為275Torr，沉積氣體SiH4，流量為10?lOOsccm，通常選擇為80sccm,使得娃材料層30晶粒的第一粒徑盡可能大,例如,其范圍在10?10nm之間，并且使晶粒粒徑盡量均勻。
[0024]再接下來，參見附圖3，采用外延工藝，在硅材料層30上形成多晶硅層40。多晶硅層40被用作SOI襯底中的頂層硅。其中，多晶硅層40的晶粒具有第二粒徑，并且，通過控制外延工藝的參數(shù)，使第二粒徑大于第一粒徑。具體地，采用分子束外延工藝，外延生長速度為I?15nm/min,優(yōu)選地控制在7nm/min。為了獲得更大以及更加均勻的晶粒,形成多晶硅層40的外延工藝中襯底硅片的溫度要低于700°C，優(yōu)選在500?700°C之間，更加優(yōu)選為650?700°C，同時，降低反應(yīng)氣壓，增加成膜的SiH4的氣流速度，也可以在一定程度上增大晶粒粒徑。通常，為了使所獲得的SOI襯底在半導(dǎo)體器件領(lǐng)域具有良好應(yīng)用范圍，多晶硅層40的晶粒具有的第二粒徑大于I μ m，這樣，所獲得的SOI襯底能夠用于0.13 μ m及大于0.13μπι技術(shù)節(jié)點的半導(dǎo)體器件制造。另外，為了獲得具有較大粒徑晶粒的多晶硅層40，夕卜延生長可以分多次進(jìn)行，由下而上的各層多晶硅的粒徑遞增，從而形成具備多層結(jié)構(gòu)的多晶硅層，并且最上層多晶硅層的粒徑足夠大，例如大于I μ m，以應(yīng)用在所需要的半導(dǎo)體器件制造工藝中。在形成多晶娃層40之后，SOI襯底制備工藝完成,之后,可以進(jìn)彳丁常規(guī)的SOI器件制造。
[0025]至此，完成了基于體硅襯底和外延工藝的SOI襯底的制備工藝。在本發(fā)明中，在覆蓋有氧化硅層的體硅襯底上，先采用CVD形成硅材料層，然后，利用單次或者多次外延工藝，在上述硅材料層上形成多晶硅層，其中多晶硅層用作SOI襯底的頂層硅，從而獲得SOI襯底。通過控制外延工藝的參數(shù)，可以獲得具有較大粒徑的晶粒的多晶硅層，從而使所獲得的SOI襯底能夠用于0.13 μ m及以上技術(shù)節(jié)點的半導(dǎo)體器件制造。本發(fā)明提供的工藝，能夠非常簡單且低成本地獲得所需要的SOI襯底。
[0026]以上參照本發(fā)明的實施例對本發(fā)明予以了說明。但是，這些實施例僅僅是為了說明的目的，而并非為了限制本發(fā)明的范圍。本發(fā)明的范圍由所附權(quán)利要求及其等價物限定。不脫離本發(fā)明的范圍，本領(lǐng)域技術(shù)人員可以做出多種替換和修改，這些替換和修改都應(yīng)落在本發(fā)明的范圍之內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體器件制造方法，用于制造SOI襯底，其特征在于，包括如下步驟: 提供體娃襯底； 在所述體硅襯底上形成氧化硅層； 在所述氧化硅層上形成硅材料層； 采用外延工藝，在所述硅材料層上形成多晶硅層； 其中，所述硅材料層的晶粒具有第一粒徑，所述多晶硅層的晶粒具有第二粒徑，所述第二粒徑大于所述第一粒徑。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述體硅襯底上形成氧化硅層的具體方式包括對所述體硅襯底進(jìn)行熱氧化或CVD。
3.根據(jù)權(quán)利要求1所述的方法，所述硅材料層為多晶硅或非晶硅，采用CVD工藝形成所述娃材料層。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述硅材料層的厚度為100?1000埃，粒徑為10?10nm0
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，形成所述多晶硅層的外延工藝的溫度在500?700°C之間。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述多晶硅層的晶粒具有的第二粒徑大于 I μ m。
7.根據(jù)權(quán)利要求1所述的方法，其特征在于，采用外延工藝形成的所述多晶硅層時，采用多次外延工藝，形成具備多層結(jié)構(gòu)的所述多晶硅層。
【文檔編號】H01L21/762GK104425340SQ201310370260
【公開日】2015年3月18日 申請日期:2013年8月22日 優(yōu)先權(quán)日:2013年8月22日
【發(fā)明者】鐘匯才 申請人:中國科學(xué)院微電子研究所