在sti溝槽中形成半導(dǎo)體材料的方法
【專利摘要】本發(fā)明提供了一種形成半導(dǎo)體材料的方法，包括在包含氫氣（H2）和氯化氫（HCl）以作為工藝氣體的環(huán)境中對(duì)硅區(qū)域進(jìn)行退火。在退火步驟之后，從硅區(qū)域的表面處生長(zhǎng)半導(dǎo)體區(qū)域。
【專利說(shuō)明】在STI溝槽中形成半導(dǎo)體材料的方法
[0001] 相關(guān)申請(qǐng)的交叉引用
[0002] 本申請(qǐng)要求于2013年3月13日提交的題目為"Methods for Forming Semiconductor Materials in STI Trenches" 的美國(guó)臨時(shí)專利申請(qǐng)第 61/780, 068 號(hào)的優(yōu) 先權(quán)，其全部?jī)?nèi)容結(jié)合于此作為參考。

【技術(shù)領(lǐng)域】
[0003] 本發(fā)明涉及半導(dǎo)體領(lǐng)域，更具體地，涉及在STI溝槽中形成半導(dǎo)體材料的方法。

【背景技術(shù)】
[0004] 金屬氧化物半導(dǎo)體（M0S)晶體管的速度與M0S晶體管的驅(qū)動(dòng)電流密切相關(guān)，而驅(qū) 動(dòng)電流又與電荷的遷移率密切相關(guān)。例如，當(dāng)其溝道區(qū)域中的電子遷移率高時(shí)，NM0S晶體 管具有1?驅(qū)動(dòng)電流，而當(dāng)其溝道區(qū)域中的空穴遷移率1?時(shí)，PM0S晶體管具有1?驅(qū)動(dòng)電流。
[0005] 由于其具有高電子遷移率，III族和V族元素的化合物半導(dǎo)體材料（已知為III-V 族元素化合物半導(dǎo)體）是形成晶體管的良好備選材料。因此，已經(jīng)開(kāi)發(fā)出基于III-V族 元素化合物半導(dǎo)體而形成的晶體管。但是，由于很難獲得塊狀I(lǐng)II-V族元素的晶體，因此 III-V族元素化合物半導(dǎo)體薄膜需在其他襯底上生長(zhǎng)。由于襯底的晶格常數(shù)與熱膨脹系數(shù) 與III-V族元素化合物半導(dǎo)體不同，所以在不同的襯底上生長(zhǎng)III-V族元素化合物半導(dǎo)體 薄膜面臨著困難。各種方法已用于形成不會(huì)出現(xiàn)嚴(yán)重缺陷的高質(zhì)量的III-V族元素化合物 半導(dǎo)體。例如，從位于淺溝槽隔離區(qū)之間的溝槽處生長(zhǎng)ΠΙ-ν族元素化合物半導(dǎo)體以減少 穿透位錯(cuò)（threading dislocation)的數(shù)目。
[0006] 典型地從溝槽處形成III-V族元素化合物半導(dǎo)體的步驟包括外延生長(zhǎng)，然后進(jìn)行 化學(xué)機(jī)械拋光（CMP)以去除位于淺溝槽隔離區(qū)域上方的多余的III-V族元素化合物半導(dǎo) 體。通過(guò)形成III-V族元素化合物半導(dǎo)體，可以消除一些缺陷。但是，消除的缺陷是非垂直 生長(zhǎng)的缺陷。因此，隨著III-V族元素化合物半導(dǎo)體的生長(zhǎng)，缺陷也在生長(zhǎng)，從而延伸至并 且受到STI區(qū)的側(cè)壁的阻擋。這些缺陷包括堆垛層錯(cuò)（stacking fault)及穿透位錯(cuò)。但 是，諸如反相域缺陷（anti-phase domain defect)的其他類型的缺陷可以垂直生長(zhǎng)，因此 不受淺溝槽隔離區(qū)的阻擋。這些缺陷不能通過(guò)再生長(zhǎng)工藝來(lái)消除。反相域缺陷是在化合物 半導(dǎo)體生長(zhǎng)時(shí)產(chǎn)生的缺陷。如果諸如硅或鍺的單一元素半導(dǎo)體進(jìn)行生長(zhǎng)，則不會(huì)出現(xiàn)反相 域缺陷。


【發(fā)明內(nèi)容】

[0007] 根據(jù)本發(fā)明的一個(gè)方面，提供了一種方法，包括：在包括作為工藝氣體的氫氣（H2) 和氯化氫（HC1)的環(huán)境中對(duì)硅區(qū)域進(jìn)行退火；以及在退火步驟之后，從硅區(qū)域的表面處生 長(zhǎng)半導(dǎo)體區(qū)域。
[0008] 優(yōu)選地，在溫度介于約700°C和約725°C之間的條件下實(shí)施退火，并且在退火期 間，將硅區(qū)域的單臺(tái)階表面轉(zhuǎn)變?yōu)殡p臺(tái)階表面。
[0009] 優(yōu)選地，實(shí)施退火的時(shí)間介于約1分鐘和約10分鐘之間。
[0010] 優(yōu)選地，該方法還包括：在硅襯底中形成淺溝槽隔離（STI)區(qū)；以及使位于STI區(qū) 的兩部分之間的硅襯底的一部分凹進(jìn)以形成凹槽，其中，將硅區(qū)域的表面暴露于凹槽，并且 從凹槽處生長(zhǎng)半導(dǎo)體區(qū)域。
[0011] 優(yōu)選地，該方法還包括：使STI區(qū)凹進(jìn)，其中，半導(dǎo)體區(qū)域位于STI區(qū)的保留部分的 頂面上方的部分形成半導(dǎo)體鰭；在半導(dǎo)體鰭的側(cè)壁和頂面上形成柵極介電質(zhì)；以及在柵極 介電質(zhì)上方形成柵電極，其中，柵極介電質(zhì)和柵電極形成鰭式場(chǎng)效應(yīng)晶體管（FinFET)的一 部分。
[0012] 優(yōu)選地，在退火期間，HC1的流速介于約5sccm和約200sccm之間。
[0013] 優(yōu)選地，在退火期間，H2的流速介于約500sccm和約20000sccm之間。
[0014] 根據(jù)本發(fā)明的另一個(gè)方面，提供了一種方法，包括：在低于約870°C的溫度下對(duì)包 括硅區(qū)域的晶圓進(jìn)行退火，其中，在退火步驟之前，硅區(qū)域包括具有單臺(tái)階的表面，并且通 過(guò)退火步驟使單臺(tái)階轉(zhuǎn)變?yōu)殡p臺(tái)階；以及在退火步驟之后，從硅區(qū)域的表面處生長(zhǎng)化合物 半導(dǎo)體區(qū)域。
[0015] 優(yōu)選地，在包括作為工藝氣體的氫氣（H2)和氯化氫（HC1)的環(huán)境中實(shí)施退火。
[0016] 優(yōu)選地，在溫度介于約700°C和約725°C之間的條件下實(shí)施退火。
[0017] 優(yōu)選地，實(shí)施退火的時(shí)間介于約1分鐘和約10分鐘之間。
[0018] 優(yōu)選地，該方法還包括：在退火步驟之前，在晶圓的硅襯底中形成淺溝槽隔離 (STI)區(qū)；以及使硅襯底位于STI區(qū)的兩部分之間的部分凹進(jìn)以形成凹槽，其中，硅區(qū)域的 表面暴露于凹槽，并且從凹槽處生長(zhǎng)化合物半導(dǎo)體區(qū)域。
[0019] 優(yōu)選地，該方法還包括：使STI區(qū)域凹進(jìn)，其中，化合物半導(dǎo)體區(qū)域位于STI區(qū)域的 保留部分的頂面上方的部分形成半導(dǎo)體鰭；在半導(dǎo)體鰭的側(cè)壁和頂面上形成柵極介電質(zhì)； 以及在柵極介電質(zhì)上方形成柵電極，柵極介電質(zhì)和柵電極形成鰭式場(chǎng)效應(yīng)晶體管（FinFET) 的一部分。
[0020] 優(yōu)選地，在退火期間，HC1的第一流速介于約5SCCm和約20〇SCCm之間，而H 2的第 二流速高于第一流速。
[0021] 根據(jù)本發(fā)明的又一個(gè)方面，提供了一種方法，包括：在硅襯底中形成淺溝槽隔離 (STI)區(qū)；使硅襯底位于STI區(qū)的兩部分之間的部分凹進(jìn)以形成凹槽；在凹進(jìn)步驟之后，在 包括作為工藝氣體的氫氣（H 2)和氯化氫（HC1)的環(huán)境中對(duì)娃襯底進(jìn)行退火，其中，在溫度 低于約870°C的條件下實(shí)施退火；在退火步驟之后，從硅襯底的表面處生長(zhǎng)化合物半導(dǎo)體 區(qū)域，其中，硅襯底的表面位于凹槽中；使STI區(qū)域凹進(jìn)，其中，化合物半導(dǎo)體區(qū)域位于STI 區(qū)的保留部分的頂面上方的部分形成半導(dǎo)體鰭；在半導(dǎo)體鰭的側(cè)壁和頂面上形成柵極介電 質(zhì)；以及在柵極介電質(zhì)上方形成柵電極，其中，柵極介電質(zhì)和柵電極形成鰭式場(chǎng)效應(yīng)晶體管 (FinFET)的一部分。
[0022] 優(yōu)選地，在溫度介于約700°C和約725°C之間的條件下，實(shí)施退火。
[0023] 優(yōu)選地，實(shí)施退火的時(shí)間介于約1分鐘和約10分鐘之間。
[0024] 優(yōu)選地，在退火期間，HC1的流速介于約5sccm和約200sccm之間。
[0025] 優(yōu)選地，在退火期間，H2的流速介于約500sccm和約20000sccm之間。
[0026] 優(yōu)選地，生長(zhǎng)化合物半導(dǎo)體區(qū)域的步驟包括生長(zhǎng)III-V族元素化合物半導(dǎo)體材 料。

【專利附圖】

【附圖說(shuō)明】
[0027] 為了更全面地理解實(shí)施例及其優(yōu)勢(shì)，現(xiàn)結(jié)合附圖參考以下描述，其中：
[0028] 圖1至圖5是根據(jù)一些示例性實(shí)施例的形成半導(dǎo)體鰭和鰭式場(chǎng)效應(yīng)晶體管 (FinFET)的中間階段的截面圖；
[0029] 圖6示出了在硅上生長(zhǎng)的GaAs晶體結(jié)構(gòu)，其中，由于硅表面上的單臺(tái)階所以形成 了反相域缺陷；以及
[0030] 圖7示出了在硅上生長(zhǎng)的GaAs的晶體結(jié)構(gòu)，其中，由于硅表面上的雙臺(tái)階所以未 形成反相域缺陷。

【具體實(shí)施方式】
[0031] 下面，詳細(xì)討論本發(fā)明實(shí)施例的制造和使用。然而，應(yīng)該理解，本發(fā)明提供了許多 可以在各種具體環(huán)境中實(shí)現(xiàn)的可應(yīng)用的概念。所討論的具體實(shí)施例僅僅示出了制造和使用 本發(fā)明的具體方式，而不用于限制本發(fā)明的范圍。
[0032] 根據(jù)示例性實(shí)施例提供了從溝槽中生長(zhǎng)半導(dǎo)體區(qū)域的方法。本發(fā)明根據(jù)示例性實(shí) 施例示出了了半導(dǎo)體區(qū)域生長(zhǎng)的中間階段。在各種示圖和用作說(shuō)明的實(shí)施例中，類似的參 考標(biāo)號(hào)用于表示類似的元件。
[0033] 圖1至圖5示出了根據(jù)示例性實(shí)施例的形成半導(dǎo)體鰭和鰭式場(chǎng)效應(yīng)晶體管 (FinFET)的中間階段的截面圖。參見(jiàn)圖1，提供了襯底10，其是半導(dǎo)體晶圓100的一部分。 襯底10可以是單晶硅襯底?？蛇x地，可以由諸如SiC的其他材料來(lái)形成襯底10。在襯底 10中形成諸如淺溝槽隔離（STI)區(qū)14的隔離區(qū)。因此，襯底10包括位于STI區(qū)14之間的 區(qū)域10A，以及位于STI區(qū)14下方的區(qū)域10B。STI區(qū)14的形成工藝可以包括蝕刻襯底10 以形成凹槽（由STI區(qū)14占據(jù))、使用介電材料來(lái)填充凹槽，并實(shí)施平坦化以去除多余的介 電材料。介電材料的保留部分形成STI區(qū)14。在一些實(shí)施例中，STI區(qū)14包括氧化硅。
[0034] 然后，如圖2所示，蝕刻襯底10的區(qū)域10A (位于STI區(qū)14的相對(duì)側(cè)壁之間）以 形成溝槽16。在一些實(shí)施例中，襯底10暴露于溝槽16的頂面10'基本上與STI區(qū)14的底 面14A平齊。在可選實(shí)施例中，襯底部分10A的頂面10'高于或低于STI區(qū)14的底面14A。 可以使用干蝕刻，同時(shí)蝕刻氣體選自CF4、C12、NF3、SF 6以及它們的組合來(lái)實(shí)施蝕刻。在可選 實(shí)施例中，可以使用濕蝕刻(例如，將四甲基氫氧化銨（TMAH)、氫氧化鉀（Κ0Η)溶液等用作 蝕刻劑）來(lái)實(shí)施蝕刻。在生成的結(jié)構(gòu)中，溝槽16的寬度W1可以小于約150nm。寬度W1也 可以介于約10nm和約lOOnm之間。但是，應(yīng)該理解，通篇說(shuō)明中所引用的數(shù)值僅為實(shí)例，并 且可以改變?yōu)椴煌闹怠?br> [0035] 之后，也如圖2所示，如箭頭15所代表，實(shí)施退火工藝。在一些實(shí)施例中，在晶 圓100處在低于約870°C的溫度下時(shí)，實(shí)施退火。有利地，通過(guò)使用低于約870°C的退火溫 度，晶圓100將不會(huì)在退火后發(fā)生彎曲（帶有明顯的翹曲)。但是，如果使用的溫度高于約 870°C，則晶圓100可能在退火之后彎曲，并因此給后續(xù)的集成電路形成工藝帶來(lái)極大的工 藝難度。襯底10的退火溫度也可以高于約400°C，并且低于約800°C或低于約750°C。在一 些示例性實(shí)施例中，退火溫度介于約700°C和約725°C之間。實(shí)施退火的時(shí)間可以介于約1 分鐘和約10分鐘之間，盡管可以使用更長(zhǎng)或更短的時(shí)間。
[0036] 在一些實(shí)施例中，在工藝腔室(未示出）中實(shí)施退火，并且在退火過(guò)程中將工藝氣 體導(dǎo)入腔室內(nèi)。在一些實(shí)施例中，工藝氣體包括氫氣（H 2)和氯化氫（HC1)。在退火過(guò)程中， H2的流速可以高于HC1的流速。例如，H2的流速可以介于約500sccm和約20000sccm之間。 HC1的流速可以介于約5sccm和約200sccm之間。在H2中對(duì)娃進(jìn)行退火可以導(dǎo)致位于娃區(qū) 10A頂面處的娃原子的遷移從而形成圖6中詳細(xì)示出的雙臺(tái)階（double step)。此外，在退 火過(guò)程中，HC1的引入進(jìn)一步促進(jìn)了硅原子的遷移，使得在本發(fā)明的低溫條件下而非在高于 870°C的較高溫度條件下，實(shí)現(xiàn)雙臺(tái)階的形成。因此，作為退火的結(jié)果，硅區(qū)10A的頂面10' 從單臺(tái)階表面轉(zhuǎn)變?yōu)殡p臺(tái)階表面，并因此可以基本消除在后續(xù)形成的外延區(qū)18 (圖3)中的 反相域缺陷或至少減少反相域缺陷的量。
[0037] 圖3示出了半導(dǎo)體區(qū)域18的外延?？膳c退火一起原位實(shí)施外延，其中可在相同的 工藝腔室中實(shí)施外延和退火，盡管可以使用不同的工藝腔室。半導(dǎo)體區(qū)域18從露出的頂面 10'處外延生長(zhǎng)。在一些實(shí)施例中，半導(dǎo)體區(qū)域18包括可以是二元或三元的III-V族元素 化合物半導(dǎo)體材料。用于形成半導(dǎo)體區(qū)域18的示例性III-V族化合物半導(dǎo)體材料可以選自 InAs、AlAs、GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、A1P、GaP 以及它們的組合。半導(dǎo) 體區(qū)域18可以是同質(zhì)區(qū)域，其整體都可由選自以上所列的III-V族元素化合物半導(dǎo)體材料 的同一材料形成。半導(dǎo)體區(qū)域18也可以是復(fù)合區(qū)域，具有包括不同材料和/或具有不同組 分的多個(gè)堆疊的層。例如，半導(dǎo)體區(qū)域18的上部相對(duì)于襯底10,可具有大于下部的晶格失 配。在一些實(shí)施例中，半導(dǎo)體區(qū)域18包括InAs區(qū)域18A、位于InAs區(qū)域18A上方的A1 203 區(qū)域18B、位于A1203區(qū)域18B上方的InP區(qū)域18C以及位于InP區(qū)域18C上方的InAs區(qū) 域18D。在可選實(shí)施例中，跳過(guò)A1 203區(qū)域18B的形成，從而相應(yīng)的半導(dǎo)體區(qū)域18包括InAs 區(qū)域18A、位于InAs區(qū)域18A上方的InP區(qū)域18C以及位于InP區(qū)域18C上方的InAs區(qū)域 18D。
[0038] 可以繼續(xù)外延直至半導(dǎo)體區(qū)域18的頂面高于STI區(qū)14的頂面14B。然后實(shí)施平 坦化。平坦化可以包括化學(xué)機(jī)械拋光（CMP)。繼續(xù)平坦化直至沒(méi)有留下覆蓋STI區(qū)14的半 導(dǎo)體區(qū)域18。但是，在平坦化之后，半導(dǎo)體區(qū)域18中位于STI區(qū)14之間的部分得到保留， 并且在下文中將其稱作半導(dǎo)體帶18。在可選實(shí)施例中，當(dāng)半導(dǎo)體區(qū)域18的頂面與STI區(qū) 14的頂面14B平齊或比其低時(shí)，停止外延。在這些實(shí)施例中，可以跳過(guò)或?qū)嵤┢教够襟E。
[0039] 參見(jiàn)圖4,例如，通過(guò)蝕刻步驟使STI區(qū)14凹進(jìn)。因此，部分半導(dǎo)體帶18高于STI 區(qū)14的頂面14B。半導(dǎo)體帶18的這部分形成半導(dǎo)體鰭22,如圖5所示，半導(dǎo)體鰭22可以 用于形成FinFET24。
[0040] 參見(jiàn)圖5,形成柵極介電質(zhì)26和柵電極28。柵極介電質(zhì)26可以由諸如氧化硅、氮 化硅、氮氧化物、它們形成的多層以及它們的組合的介電材料來(lái)形成。柵極介電質(zhì)26還可 以包括高k介電材料。示例性的高k材料可以具有大于約4.0或大于約7.0的k值。柵電 極28可以由摻雜的多晶娃、金屬、金屬氮化物、金屬娃化物等形成。柵極介電質(zhì)26的底端 可以接觸STI區(qū)14的頂面。在形成柵極介電質(zhì)26和柵電極28之后，可以形成源極區(qū)和漏 極區(qū)(未在示出的平面中）以完成FinFET24的形成。
[0041] 圖6示出了包括從下方的硅區(qū)域60處生長(zhǎng)的III-V族元素化合物半導(dǎo)體區(qū)域62 的晶體結(jié)構(gòu)。不出的不例性半導(dǎo)體區(qū)域62包括GaAs。使用圖例對(duì)鎵原子、砷原子和娃原子 進(jìn)行標(biāo)記。圖6示出了娃區(qū)域60的表面包括級(jí)（level) 40和級(jí)42。從級(jí)40轉(zhuǎn)化至級(jí)42 形成了單臺(tái)階44。所以，示出的硅表面是單臺(tái)階表面。因此，在其上形成的GaAs晶體62包 括兩個(gè)域A和B，并且用線46示意性的示出了域的邊界。因此，在域的邊界46處形成反相 域缺陷。
[0042] 但是，通過(guò)使用本發(fā)明的實(shí)施例，可以形成雙臺(tái)階硅表面，并且將不會(huì)發(fā)生反相域 缺陷。圖7示出了包括從襯底部分10A (也在圖5中示出）的頂面10'處生長(zhǎng)的半導(dǎo)體區(qū)域 18的晶體結(jié)構(gòu)。示出的示例性半導(dǎo)體區(qū)域18也包括GaAs，并且使用圖例來(lái)對(duì)鎵原子、砷原 子和娃原子進(jìn)行標(biāo)記。圖7示出了娃區(qū)域10A的頂面10'包括級(jí)48和級(jí)50。從級(jí)48轉(zhuǎn)化 至級(jí)50包括兩個(gè)臺(tái)階52和54。所以，示出的表面10'是雙臺(tái)階表面。因此，完善的GaAs 晶體是從雙臺(tái)階表面10'處生長(zhǎng)的，并且沒(méi)有形成分隔的域和反相域缺陷。
[0043] 通過(guò)采用使用工藝氣體(包括氫氣和HC1)的退火，溝槽中的硅表面可以形成雙臺(tái) 階，并且可以將硅表面處的單臺(tái)階轉(zhuǎn)變?yōu)殡p臺(tái)階。因此，從雙臺(tái)階表面處形成的化合物半導(dǎo) 體可以基本上沒(méi)有反相域缺陷。可以在例如介于約700°C和約725°C之間的低溫下實(shí)施退 火工藝。在這個(gè)溫度范圍內(nèi)，借助于HC1，可將硅的單臺(tái)階表面可靠地轉(zhuǎn)變?yōu)殡p臺(tái)階表面，而 完全不會(huì)有引起晶圓100翹曲的風(fēng)險(xiǎn)。有利地，當(dāng)在這個(gè)溫度范圍內(nèi)退火時(shí)，包括其中形成 的STI區(qū)域的硅晶圓將不會(huì)發(fā)生翹曲。但是，在傳統(tǒng)認(rèn)知中，為了形成雙臺(tái)階表面，將單臺(tái) 階表面轉(zhuǎn)變?yōu)殡p臺(tái)階表面所需的退火溫度要高于900°C。在這個(gè)高溫范圍內(nèi)，由于在其中形 成的STI區(qū)域的影響，晶圓將發(fā)生翹曲，并且相應(yīng)的翹曲的晶圓在隨后的半導(dǎo)體工藝中將 面臨著工藝?yán)щy。
[0044] 根據(jù)一些實(shí)施例，一種方法包括在包含氫氣（H2)和氯化氫（HC1)以作為工藝氣體 的環(huán)境中對(duì)硅區(qū)域進(jìn)行退火。在退火步驟之后，從硅區(qū)域的表面處生長(zhǎng)半導(dǎo)體區(qū)域。
[0045] 根據(jù)其他實(shí)施例，一種方法包括在低于約870°C的溫度條件下對(duì)包括硅區(qū)域的晶 圓進(jìn)行退火。在退火步驟之前，硅區(qū)域的表面具有單臺(tái)階。通過(guò)退火步驟將單臺(tái)階轉(zhuǎn)變?yōu)?雙臺(tái)階。在退火步驟之后，從硅區(qū)域的表面處生長(zhǎng)化合物半導(dǎo)體區(qū)域。
[0046] 在又一些實(shí)施例中，一種方法包括在硅襯底中形成STI區(qū)域，并且使位于STI區(qū)域 的兩部分之間的一部分硅襯底凹進(jìn)從而形成凹槽。在形成凹槽的步驟之后，在包括氫氣和 氯化氫以作為工藝氣體的環(huán)境中對(duì)硅襯底進(jìn)行退火，其中，在低于約870°C的溫度條件下實(shí) 施退火。在退火步驟之后，從硅襯底的表面處生長(zhǎng)化合物半導(dǎo)體區(qū)域，其中，硅襯底的表面 位于凹槽中。該方法還包括使STI區(qū)域形成凹槽，其中，位于STI區(qū)域保留部分的頂面上方 的部分化合物半導(dǎo)體區(qū)域形成半導(dǎo)體鰭。在半導(dǎo)體鰭的側(cè)壁和頂面上形成柵極介電質(zhì)。在 柵極介電質(zhì)上方形成柵電極。柵極介電質(zhì)和柵電極形成FinFET的部分。
[0047] 盡管已經(jīng)詳細(xì)地描述了實(shí)施例及其優(yōu)勢(shì)，但應(yīng)該理解，可以在不背離所附權(quán)利要 求限定的本發(fā)明主旨和范圍的情況下，做出各種不同的改變、替換和更改。而且，本申請(qǐng)的 范圍并不僅限于本說(shuō)明書(shū)中描述的工藝、機(jī)器裝置、制造、材料組分、工具、方法或步驟的特 定實(shí)施例。作為本領(lǐng)域普通技術(shù)人員應(yīng)理解，根據(jù)本發(fā)明，可使用現(xiàn)有的或今后開(kāi)發(fā)的與本 發(fā)明所述的相應(yīng)實(shí)施例執(zhí)行基本相同的功能或?qū)崿F(xiàn)基本相同結(jié)果的工藝、機(jī)器裝置、制造、 材料組分、工具、方法或步驟。因此，所附權(quán)利要求旨在將這些工藝、機(jī)器裝置、制造、材料組 分、工具、方法或步驟包括在它們的范圍內(nèi)。此外，每個(gè)權(quán)利要求都構(gòu)成一個(gè)獨(dú)立的實(shí)施例， 并且不同權(quán)利要求及實(shí)施例的組合均在本公開(kāi)的范圍之內(nèi)。
【權(quán)利要求】
1. 一種方法，包括： 在包括作為工藝氣體的氫氣（H2)和氯化氫（HC1)的環(huán)境中對(duì)硅區(qū)域進(jìn)行退火；以及 在所述退火步驟之后，從所述硅區(qū)域的表面處生長(zhǎng)半導(dǎo)體區(qū)域。
2. 根據(jù)權(quán)利要求1所述的方法，其中，在溫度介于約700°C和約725°C之間的條件下實(shí) 施所述退火，并且在所述退火期間，將所述硅區(qū)域的單臺(tái)階表面轉(zhuǎn)變?yōu)殡p臺(tái)階表面。
3. 根據(jù)權(quán)利要求1所述的方法，其中，實(shí)施所述退火的時(shí)間介于約1分鐘和約10分鐘 之間。
4. 根據(jù)權(quán)利要求1所述的方法，還包括： 在硅襯底中形成淺溝槽隔離（STI)區(qū)；以及 使位于所述STI區(qū)的兩部分之間的所述硅襯底的一部分凹進(jìn)以形成凹槽，其中，將所 述硅區(qū)域的表面暴露于所述凹槽，并且從所述凹槽處生長(zhǎng)所述半導(dǎo)體區(qū)域。
5. 根據(jù)權(quán)利要求4所述的方法，還包括： 使所述STI區(qū)凹進(jìn)，其中，所述半導(dǎo)體區(qū)域位于所述STI區(qū)的保留部分的頂面上方的部 分形成半導(dǎo)體鰭； 在所述半導(dǎo)體鰭的側(cè)壁和頂面上形成柵極介電質(zhì)；以及 在所述柵極介電質(zhì)上方形成柵電極，其中，所述柵極介電質(zhì)和所述柵電極形成鰭式場(chǎng) 效應(yīng)晶體管（FinFET)的一部分。
6. -種方法，包括： 在低于約870°C的溫度下對(duì)包括硅區(qū)域的晶圓進(jìn)行退火，其中，在所述退火步驟之前， 所述硅區(qū)域包括具有單臺(tái)階的表面，并且通過(guò)所述退火步驟使所述單臺(tái)階轉(zhuǎn)變?yōu)殡p臺(tái)階； 以及 在所述退火步驟之后，從所述硅區(qū)域的表面處生長(zhǎng)化合物半導(dǎo)體區(qū)域。
7. 根據(jù)權(quán)利要求6所述的方法，其中，在包括作為工藝氣體的氫氣（H2)和氯化氫（HC1) 的環(huán)境中實(shí)施所述退火。
8. 根據(jù)權(quán)利要求6所述的方法，還包括： 在所述退火步驟之前，在所述晶圓的硅襯底中形成淺溝槽隔離（STI)區(qū)；以及 使所述硅襯底位于所述STI區(qū)的兩部分之間的部分凹進(jìn)以形成凹槽，其中，所述硅區(qū) 域的表面暴露于所述凹槽，并且從所述凹槽處生長(zhǎng)所述化合物半導(dǎo)體區(qū)域。
9. 根據(jù)權(quán)利要求6所述的方法，還包括： 使所述STI區(qū)域凹進(jìn)，其中，所述化合物半導(dǎo)體區(qū)域位于所述STI區(qū)域的保留部分的頂 面上方的部分形成半導(dǎo)體鰭； 在所述半導(dǎo)體鰭的側(cè)壁和頂面上形成柵極介電質(zhì)；以及 在所述柵極介電質(zhì)上方形成柵電極，所述柵極介電質(zhì)和柵電極形成鰭式場(chǎng)效應(yīng)晶體管 (FinFET)的一部分。
10. -種方法，包括： 在硅襯底中形成淺溝槽隔離（STI)區(qū)； 使所述硅襯底位于所述STI區(qū)的兩部分之間的部分凹進(jìn)以形成凹槽； 在所述凹進(jìn)步驟之后，在包括作為工藝氣體的氫氣（H2)和氯化氫（HC1)的環(huán)境中對(duì)所 述硅襯底進(jìn)行退火，其中，在溫度低于約870°C的條件下實(shí)施所述退火； 在所述退火步驟之后，從所述硅襯底的表面處生長(zhǎng)化合物半導(dǎo)體區(qū)域，其中，所述硅襯 底的表面位于所述凹槽中； 使所述STI區(qū)域凹進(jìn)，其中，所述化合物半導(dǎo)體區(qū)域位于所述STI區(qū)的保留部分的頂面 上方的部分形成半導(dǎo)體鰭； 在所述半導(dǎo)體鰭的側(cè)壁和頂面上形成柵極介電質(zhì)；以及 在所述柵極介電質(zhì)上方形成柵電極，其中，所述柵極介電質(zhì)和所述柵電極形成鰭式場(chǎng) 效應(yīng)晶體管（FinFET)的一部分。
【文檔編號(hào)】H01L21/324GK104051267SQ201310381600
【公開(kāi)日】2014年9月17日 申請(qǐng)日期:2013年8月28日 優(yōu)先權(quán)日:2013年3月13日
【發(fā)明者】馬丁·克里斯多夫·霍蘭德, 喬治斯·威廉提斯 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司