一種GaN基HEMT器件及其制作方法
【專利摘要】本發(fā)明公開了一種GaN基HEMT器件及其制作方法，器件中襯底、GaN緩沖層與勢壘層由下至上設置，第一鈍化層在勢壘層上，其包括左半鈍化層和右半鈍化層，分別位于源極與柵極之間、柵極與漏極之間;第二鈍化層在第一鈍化層上；第一鈍化層為增加勢壘層張應力的鈍化層，第二鈍化層為增強勢壘層壓應力的鈍化層。制作方法包括：外延結(jié)構(gòu)生長，形成襯底、GaN緩沖層、勢壘層；在勢壘層上進行鈍化層淀積；將柵極下方的鈍化層刻蝕，形成包括左半鈍化層以及右半鈍化層的第一鈍化層；在第一鈍化層上進行第二鈍化層淀積；定義并淀積柵極。本發(fā)明采用雙鈍化層工藝，柵極下方GaN緩沖層區(qū)域二維電子氣濃度先增加，再耗盡，避免柵壓偏置前柵極下方GaN緩沖層存在二維電子氣。
【專利說明】一種GaN基HEMT器件及其制作方法
【技術(shù)領域】
[0001]本發(fā)明涉及半導體器件領域，特別涉及一種GaN基HEMT器件及其制作方法。
【背景技術(shù)】
[0002]GaN 基 HEMT (High Electron Mobility Transistor 高電子遷移率晶體管)器件是一種應用于微波射頻器件的半導體電子器件，其中GaN作為第三代寬禁帶半導體材料，具有禁帶寬度大(3.4eV)、擊穿電壓高(3.3MV/cm)、飽和電子速度大等優(yōu)異性能，從而使得GaN基HEMT器件能夠滿足系統(tǒng)高頻、高效、大功率的需求，進而在微波射頻器件方面有著巨大的應用前景。
[0003]目前的GaN基HEMT器件基本上都是耗盡型，即其閾值電壓為負。耗盡型GaN基HEMT器件的外延結(jié)構(gòu)從下至上順次為襯底、GaN緩沖層、勢壘層，其中，襯底為GaN緩沖層的生長基底；GaN緩沖層處于弛豫狀態(tài)，即晶格常數(shù)保持不變；勢壘層生長在GaN緩沖層上，柵極、源極和漏極設置在勢壘層上，勢壘層與GaN緩沖層保持共格生長，但是名義晶格常數(shù)小于GaN緩沖層。由于勢壘層的晶格常數(shù)小于GaN緩沖層，所以在勢壘層生長完畢后會受到來自GaN緩沖層對其產(chǎn)生的張應力作用，從而使得勢壘層產(chǎn)生壓電極化效應，在GaN緩沖層中感生出二維電子氣，即在勢壘層生長完成后，未加柵壓偏置前，二維電子氣就已經(jīng)存在于GaN緩沖層中。
[0004]在實現(xiàn)本發(fā)明的過程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)至少存在以下問題:
[0005]由于在勢壘層生長完成后，即未加柵壓偏置前，二維電子氣就已經(jīng)存在于GaN緩沖層中，導致耗盡型GaN基HEMT器件在電路中需要進行負壓控制，且需嚴格遵守上下電時序，即上電順序為先上柵壓，后上漏壓，下電順序與之相反，從而需要在整個應用系統(tǒng)的設計中需要增加時序保護電路，導致整個應用系統(tǒng)設計的復雜度增加，成本增加，而且使得應用系統(tǒng)的可靠性降低。

【發(fā)明內(nèi)容】

[0006]為了解決現(xiàn)有技術(shù)系統(tǒng)設計復雜、成本高、可靠性低的問題，本發(fā)明實施例提供了一種GaN基HEMT器件及其制作方法。所述技術(shù)方案如下:
[0007]第一方面，提供了一種GaN基HEMT器件，所述GaN基HEMT器件包括:襯底、GaN緩沖層、勢壘層、第一鈍化層、第二鈍化層、柵極、源極和漏極，所述襯底、所述GaN緩沖層與所述勢壘層由下至上依次設置；
[0008]所述第一鈍化層設置在所述勢壘層上，所述第一鈍化層包括左半鈍化層和右半鈍化層，所述左半鈍化層位于所述源極與所述柵極之間，所述右半鈍化層位于所述柵極與所述漏極之間；
[0009]所述第二鈍化層設置在所述第一鈍化層上；
[0010]其中，所述第一鈍化層為增加所述勢壘層張應力的鈍化層，所述第二鈍化層為增強所述勢壘層壓應力的鈍化層。[0011]在第一方面的第一種可能的實現(xiàn)方式中，所述勢壘層厚度為3-5nm。
[0012]結(jié)合第一方面的第一種可能實現(xiàn)方式，在第一方面第二種可能的實現(xiàn)方式中，所述第一鈍化層與所述第二鈍化層分別采用壓應力的SiN薄膜、張應力的SiN薄膜。
[0013]結(jié)合第一方面、第一方面的第一種可能實現(xiàn)方式或第一方面的第二種可能實現(xiàn)方式，在第一方面第三種可能的實現(xiàn)方式中，所述GaN基HEMT器件還包括GaN帽層，所述GaN帽層設置在所述第一鈍化層與所述勢壘層之間。
[0014]結(jié)合第一方面的第三種可能實現(xiàn)方式，在第一方面第四種可能的實現(xiàn)方式中，所述GaN基HEMT器件還包括AlN插入層，所述AlN插入層設置在所述勢壘層與所述GaN緩沖層之間。
[0015]結(jié)合第一方面的第四種可能實現(xiàn)方式，在第一方面第五種可能的實現(xiàn)方式中，所述GaN基HEMT器件還包括AlN成核層，所述AlN成核層設置在所述襯底與所述GaN緩沖層之間。
[0016]第二方面，提供了一種GaN基HEMT器件制作方法，所述制作方法具體包括:
[0017]步驟1，外延結(jié)構(gòu)生長，形成襯底、GaN緩沖層、勢壘層；
[0018]步驟2，在所述勢壘層上進行鈍化層淀積；
[0019]步驟3，將柵極下方的鈍化層刻蝕，以形成包括所述左半鈍化層以及所述右半鈍化層的所述第一鈍化層；
[0020]步驟4，在所述第一鈍化層上進行第二鈍化層淀積；
[0021]步驟5，定義并淀積`所述柵極。
[0022]結(jié)合第二方面，在第二方面第一種可能的實現(xiàn)方式中，所述外延結(jié)構(gòu)由下至上依次包括襯底、AlN成核層、GaN緩沖層、AlN插入層、勢壘層與GaN帽層。
[0023]結(jié)合第二方面的第一種可能實現(xiàn)方式，在第二方面第二種可能的實現(xiàn)方式中，所述勢壘層厚度為3-5nm。
[0024]結(jié)合第二方面的第二種可能實現(xiàn)方式，在第二方面第三種可能的實現(xiàn)方式中，所述第一鈍化層采用增加所述勢壘層張應力的鈍化層，所述第二鈍化層采用增強所述勢壘層壓應力的鈍化層。
[0025]本發(fā)明實施例提供的技術(shù)方案帶來的有益效果是:
[0026]本發(fā)明實施例提供的GaN基HEMT器件及其制作方法中，通過在勢壘層上采用雙鈍化層工藝，即采用增加勢壘層張應力的第一鈍化層，使第一鈍化層對GaN緩沖層有更大的張應力作用，從而增加此區(qū)域的二維電子氣濃度，并且將柵極下方區(qū)域的第一鈍化層刻蝕盡，從而使柵極下方的GaN緩沖層中的二維電子氣濃度恢復到之前的低濃度水平，然后進行第二鈍化層淀積，從而耗盡柵極下方GaN緩沖層中的二維電子氣，從而避免了柵壓偏置前柵極下方GaN緩沖層中就存在二維電子氣，進而使得在電路中進行正壓控制，無需嚴格遵守上下電時序要求，避免在應用系統(tǒng)設計時增加時序保護電路，從而簡化了整個應用系統(tǒng)的結(jié)構(gòu)，降低了應用系統(tǒng)設計的成本，同時在一定程度上保證了應用系統(tǒng)的可靠性?’另外，第二鈍化層作為柵介質(zhì)還起到了防止柵漏電的作用，保證了本發(fā)明在應用系統(tǒng)中應用時的穩(wěn)定性。
【專利附圖】

【附圖說明】[0027]為了更清楚地說明本發(fā)明實施例中的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0028]圖1是本發(fā)明實施例提供的增強型GaN基HEMT器件的結(jié)構(gòu)示意圖；
[0029]圖2是本發(fā)明又一實施例提供的增強型GaN基HEMT器件制作方法的流程圖。
[0030]其中:I襯底，
[0031]2GaN 緩沖層，
[0032]3勢壘層，
[0033]4 漏極，
[0034]5 柵極，
[0035]6 源極，
[0036]7第一鈍化層，
[0037]8第二鈍化層，
[0038]9GaN 帽層，
[0039]10A1N 插入層，
[0040]I IAlN 成核層。
【具體實施方式】
[0041]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本發(fā)明實施方式作進一步地詳細描述。
[0042]實施例一
[0043]如圖1所示，本發(fā)明實施例提供的一種GaN基HEMT器件，所述GaN基HEMT器件包括:襯底l、GaN緩沖層2、勢壘層3、第一鈍化層7、第二鈍化層8、柵極5、源極6和漏極4，所述襯底1、所述GaN緩沖層2與所述勢壘層3由下至上依次設置；
[0044]所述第一鈍化層7設置在所述勢壘層3上，所述第一鈍化層7包括左半鈍化層71和右半鈍化層72，所述左半鈍化層71位于所述源極6與所述柵極5之間，所述右半鈍化層72位于所述柵極5與所述漏極4之間；
[0045]所述第二鈍化層8設置在所述第一鈍化層7上，所述第二鈍化層8兩側(cè)設置在所述第一鈍化層7上，第二鈍化層8的中間部分則設置在柵極5與勢壘層3之間；
[0046]其中，所述第一鈍化層7采用增加所述勢壘層3張應力的鈍化層，所述第二鈍化層8采用增強所述勢壘層3壓應力的鈍化層。
[0047]其中，HEMT(HighElectron Mobility Transistor 高電子遷移率晶體管)器件是一種應用于微波射頻器件的半導體電子器件，GaN作為第三代寬禁帶半導體材料，具有禁帶寬度大(3.4eV)、擊穿電壓高(3.3MV/cm)、飽和電子速度大等優(yōu)異性能，從而使得GaN基HEMT器件能夠滿足系統(tǒng)高頻、高效、大功率的需求；襯底I 一般選用SiC材料，勢壘層3則采用AlGaN或者InAlN薄勢壘層3，以便使得GaN緩沖層2中的二維電子氣濃度很低；而柵極5、源極6、漏極4可以認為是在一個平面，為了減小場強的影響，通常柵極5更靠近源極6而遠離漏極4 ;第一鈍化層7覆蓋的是access區(qū)，也就是源極6與柵極5之間、柵極5與漏極4之間的區(qū)域，而柵極5下方則沒有，第二鈍化作為柵介質(zhì)，其覆蓋的區(qū)域是柵極5下方的區(qū)域，即為柵極5與勢壘層3之間的區(qū)域。
[0048]本發(fā)明實施例提供的GaN基HEMT器件中，通過在勢壘層3上淀積雙鈍化層工藝，即分別采用增加勢壘層3張應力的第一鈍化層7和增強勢壘層3壓應力的第二鈍化層8，使第一鈍化層7對GaN緩沖層2有更大的張應力作用，從而增加此區(qū)域的二維電子氣濃度，并且將柵極5下方區(qū)域的第一鈍化層7刻蝕盡，即將柵極5下方的第一鈍化層7挖空，從而使柵極5下方的GaN緩沖層2中的二維電子氣濃度恢復到之前的低濃度水平，然后進行第二鈍化層8淀積，第二鈍化層8可增強勢壘層3的壓應力，即為對GaN緩沖層2從張應力轉(zhuǎn)變至壓應力，減小極化電場甚至反轉(zhuǎn)極化電場的方向，使得第二鈍化層能夠耗盡柵極5下方GaN緩沖層2中的二維電子氣，從而避免了柵壓偏置前柵極5下方GaN緩沖層2中就存在二維電子氣，進而使得在電路中進行正壓控制，無需嚴格遵守上下電時序要求，避免在應用系統(tǒng)設計時增加時序保護電路，從而簡化了整個應用系統(tǒng)的結(jié)構(gòu)，降低了應用系統(tǒng)設計的成本，同時在一定程度上保證了應用系統(tǒng)的可靠性；另外，第二鈍化層作為柵介質(zhì)還起到了防止柵漏電的作用，保證了本發(fā)明在應用系統(tǒng)中應用時的穩(wěn)定性。
[0049]如圖1所示,進一步地,所述勢魚層3厚度為3_5nm。將勢魚層3做得較薄,相比常規(guī)的20?30nm勢壘層3，使用6?8nm的勢壘層3厚度，或者直接做到3_5nm，低的勢壘層3厚度使得外延結(jié)構(gòu)本身感生的二維電子氣濃度很低，可低至e+12量級之下，同時使得受到上方鈍化層應力調(diào)制的作用更強。
[0050]如圖1所示，進一步地，所述第一鈍化層7與所述第二鈍化層8分別采用壓應力的SiN薄膜、張應力的SiN薄膜。
[0051]其中，第一鈍化層7的目的是為了增加二維電子氣的濃度，使用壓應力的SiN薄膜，在SiN薄膜下方的AlGaN勢壘層3產(chǎn)生一個張應力，從而使得AlGaN勢壘層3的壓電極化強度增強，提高二維電子氣的濃度。其工藝條件是，設備=PECVD (Plasma EnhancedChemical Vapor Deposition等離子體增強化學汽相沉積);氣體:(2%SiH4/N2)為200sccm,NH3為2sccm，He為200sccm，壓強為600mT，溫度為250°C，功率為22W ;將柵極5下方區(qū)域刻蝕后進行第二鈍化層8淀積，同時也作為柵介質(zhì)，目的是為了減小柵極5下方區(qū)域的二維電子氣濃度，使用張應力的SiN薄膜，在柵極5下方的AlGaN勢壘層3產(chǎn)生一個壓應力，從而使得柵下AlGaN層的壓電極化強度減小，減小柵下二維電子氣的濃度。這樣在柵極5下方區(qū)域的二維電子氣耗盡，實現(xiàn)了增強型器件。工藝條件是，設備:PECVD，氣體:(2%SiH4/N2)為 200sccm, NH3 為 2sccm, He 為 80sccm，壓強為 700mT，溫度為 280°C，功率為 22W。
[0052]如圖1所示，作為優(yōu)選，所述GaN基HEMT器件還包括GaN帽層9，所述GaN帽層9設置在所述第一鈍化層7與所述勢壘層3之間。GaN帽層9起抑制GaN器件電流崩塌效應作用，GaN帽層9本身非常薄，約幾個nm，將使得其下面承受更大的張應力，由于GaN壓電極化效應，使得勢壘層3的表面勢發(fā)生變化，二維電子氣濃度增加。
[0053]如圖1所示,作為優(yōu)選,所述GaN基HEMT器件還包括AlN插入層10,所述AlN插入層10設置在所述勢壘層3與所述GaN緩沖層2之間。AlN插入層10除了應力緩沖的作用，即起到緩和勢壘層3與GaN緩沖層2之間晶格失配的作用，最主要的就是AlN的禁帶寬度更大，增強GaN的極化效應，可增加二維電子氣的濃度。
[0054]如圖1所示,作為優(yōu)選,所述GaN基HEMT器件還包括AlN成核層11,所述AlN成核層11設置在所述襯底I與所述GaN緩沖層2之間。AlN成核層11起到改善材料間晶格失配帶來的應力作用。
[0055]本發(fā)明的優(yōu)點還在于:外延結(jié)構(gòu)簡單，與原HEMT工藝兼容，不增加新的工藝掩膜版；采用無外延后高損傷刻蝕工藝，保證了較高的二維電子氣的遷移率；無氟處理等其他雜質(zhì)引入的工藝，提高了器件穩(wěn)定性；在實現(xiàn)增強型器件的同時，由于柵絕緣層，即第二鈍化層8的引入也縮小了器件的柵漏電；如果GaN HEMT能實現(xiàn)增強型設計，那么系統(tǒng)只需一路正電源代替正負兩路的電源供應，省去了時序保護電路部分，降低了應用系統(tǒng)的設計難度和應用系統(tǒng)的成本；增強型器件的電路設計也使得在應用系統(tǒng)發(fā)生故障時，保持器件處于夾斷狀態(tài)，降低應用系統(tǒng)的整體電流，確保系統(tǒng)的安全。
[0056]實施例二
[0057]如圖2所示，本發(fā)明實施例提供的一種GaN基HEMT器件制作方法，所述制作方法具體包括:
[0058]S101，外延結(jié)構(gòu)生長，形成襯底、GaN緩沖層、勢壘層；同時完成器件隔離刻蝕，歐姆接觸金屬淀積。
[0059]S102，在所述勢壘層上進行鈍化層淀積；即在所述外延結(jié)構(gòu)的勢壘層上進行第一鈍化層淀積；第一鈍化層的淀積，使得第一鈍化層作用下的勢壘層受到更大的張應力，同時勢壘層表面電勢發(fā)生變化，導致GaN緩沖層種二維電子氣密度升高。GaN基材料由于材料特性，表面存在較多懸掛鍵，形成缺陷能級，影響表面勢，而表面勢可以對二維電子氣有較強的調(diào)制作用，所以在第一鈍化層是鈍化表面的懸掛件后，消除這些懸掛鍵的影響，改變了表面勢的大小，第一鈍化層的調(diào)制二維電子氣的機理，一是改變了勢壘層的應力，使得勢壘層的晶格常數(shù)發(fā)生變化，加大壓電極化效應，進而增加二維電子氣；二是使表面勢變大，從而增加二維電子氣。
[0060]S103，將柵極下方的鈍化層刻蝕，以形成包括所述左半鈍化層以及所述右半鈍化層的所述第一鈍化層；將柵極下方區(qū)域的鈍化層刻蝕，使該鈍化層分為左半鈍化層和右半鈍化層，其中，左半鈍化層位于源極與柵極之間，而右半鈍化層位于柵極與漏極之間，從而使得柵極下方二維電子氣的濃度恢復到為淀積第一鈍化層時的水平，二維電子氣濃度較低，僅僅刻蝕柵極下方區(qū)域，使得柵極下方的區(qū)域濃度發(fā)生變化，因為柵極下方區(qū)域已無作用在勢壘層的第一鈍化層。
[0061]S104，在所述第一鈍化層上進行第二鈍化層淀積；第二鈍化層淀積，即柵介質(zhì)生長，調(diào)制應力使得柵極下方二維電子氣濃度進一步降低至完全耗盡。第二鈍化層選用與第一鈍化層不同的生長工藝、配方，或者材料都不同的鈍化材料，目的是降低在第二鈍化層下方對AlGaN的張應力，使得柵極下方二維電子氣到達耗盡的目的，從而實現(xiàn)增強型器件。
[0062]S105,定義并淀積所述柵極。對柵極進行定義就是通過光罩(photo mask)確定柵極生長區(qū)域和圖形，一般采用PECVD，這個步驟就是要制作肖特基柵極。
[0063]進一步地，所述外延結(jié)構(gòu)由下至上依次包括襯底、AlN成核層、GaN緩沖層、AlN插入層、勢壘層與GaN帽層。
[0064]進一步地，所述勢魚層厚度為3-5nm。將勢魚層做得較薄,相比常規(guī)的20?30nm勢壘層，使用6?8nm的勢壘層厚度，或者直接做到3_5nm，低的勢壘層厚度使得外延結(jié)構(gòu)本身感生的二維電子氣濃度很低，可低至e+12量級之下，同時使得受到上方鈍化層應力調(diào)制的作用更強。
[0065]作為優(yōu)選，所述第一鈍化層采用增加所述勢壘層張應力的鈍化層，所述第二鈍化層采用增強所述勢壘層壓應力的鈍化層。
[0066]本發(fā)明實施例提供的GaN基HEMT器件制作方法中，通過在勢壘層上淀積雙鈍化層工藝，即分別采用增加勢壘層張應力的第一鈍化層和增強勢壘層壓應力的第二鈍化層，使第一鈍化層對GaN緩沖層有更大的張應力作用，從而增加此區(qū)域的二維電子氣濃度，并且將柵極下方區(qū)域的第一鈍化層刻蝕盡，即將柵極下方的第一鈍化層挖空，從而使柵極下方的GaN緩沖層中的二維電子氣濃度恢復到之前的低濃度水平，然后進行第二鈍化層淀積，第二鈍化層可增強勢壘層的壓應力，即為對GaN緩沖層從張應力轉(zhuǎn)變至壓應力，減小極化電場甚至反轉(zhuǎn)極化電場的方向，使得第二鈍化層能夠耗盡柵極下方GaN緩沖層中的二維電子氣，從而避免了柵壓偏置前柵極下方GaN緩沖層中就存在二維電子氣，進而使得在電路中進行正壓控制，無需嚴格遵守上下電時序要求，避免在應用系統(tǒng)設計時增加時序保護電路，從而簡化了整個應用系統(tǒng)的結(jié)構(gòu)，降低了應用系統(tǒng)設計的成本，同時在一定程度上保證了應用系統(tǒng)的可靠性；另外，第二鈍化層作為柵介質(zhì)還起到了防止柵漏電的作用，保證了本發(fā)明的GaN基HEMT器件在應用系統(tǒng)中應用時的穩(wěn)定性。
[0067]以上所述僅為本發(fā)明的較佳實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種GaN基HEMT器件，其特征在于，所述GaN基HEMT器件包括:襯底、GaN緩沖層、勢壘層、第一鈍化層、第二鈍化層、柵極、源極和漏極，所述襯底、所述GaN緩沖層與所述勢壘層由下至上依次設置； 所述第一鈍化層設置在所述勢壘層上，所述第一鈍化層包括左半鈍化層和右半鈍化層，所述左半鈍化層位于所述源極與所述柵極之間，所述右半鈍化層位于所述柵極與所述漏極之間； 所述第二鈍化層設置在所述第一鈍化層上； 其中，所述第一鈍化層為增加所述勢壘層張應力的鈍化層，所述第二鈍化層為增強所述勢壘層壓應力的鈍化層。
2.根據(jù)權(quán)利要求1所述的GaN基HEMT器件，其特征在于，所述勢壘層厚度為3_5nm。
3.根據(jù)權(quán)利要求2所述的GaN基HEMT器件，其特征在于，所述第一鈍化層與所述第二鈍化層分別采用壓應力的SiN薄膜、張應力的SiN薄膜。
4.根據(jù)權(quán)利要求1-3任一項所述的GaN基HEMT器件，其特征在于，所述GaN基HEMT器件還包括GaN帽層，所述GaN帽層設置在所述第一鈍化層與所述勢壘層之間。
5.根據(jù)權(quán)利要求4所述的GaN基HEMT器件，其特征在于，所述GaN基HEMT器件還包括AlN插入層，所述AlN插入層設置在所述勢壘層與所述GaN緩沖層之間。
6.根據(jù)權(quán)利要求5所述的GaN基HEMT器件，其特征在于，所述GaN基HEMT器件還包括AlN成核層，所述AlN成核層設置在所述襯底與所述GaN緩沖層之間。
7.基于權(quán)利要求1-6的一種GaN基HEMT器件制作方法，其特征在于，所述制作方法具體包括: 步驟1，外延結(jié)構(gòu)生長，形成襯底、GaN緩沖層、勢壘層； 步驟2，在所述勢壘層上進行鈍化層淀積； 步驟3，將柵極下方的鈍化層刻蝕，以形成包括所述左半鈍化層以及所述右半鈍化層的所述第一鈍化層； 步驟4，在所述第一鈍化層上進行第二鈍化層淀積； 步驟5，定義并淀積所述柵極。
8.根據(jù)權(quán)利要求7所述的制作方法，其特征在于，所述外延結(jié)構(gòu)由下至上依次包括所述襯底、AlN成核層、所述GaN緩沖層、AlN插入層、所述勢壘層與GaN帽層。
9.根據(jù)權(quán)利要求8所述的制作方法，其特征在于，所述勢壘層厚度為3-5nm。
10.根據(jù)權(quán)利要求9所述的制作方法，其特征在于，所述第一鈍化層采用增加所述勢壘層張應力的鈍化層，所述第二鈍化層采用增強所述勢壘層壓應力的鈍化層。
【文檔編號】H01L29/423GK103489911SQ201310405073
【公開日】2014年1月1日 申請日期:2013年9月6日 優(yōu)先權(quán)日:2013年9月6日
【發(fā)明者】張正海, 張宗民 申請人:華為技術(shù)有限公司