一種led芯片及其制備方法
【專利摘要】本發(fā)明提供了一種LED芯片及其制備方法，該LED芯片包括：襯底、在襯底上依次形成的緩沖層、N型層、多量子阱層、P型層和導(dǎo)電層，所述多量子阱層由InxGa1-xN阱層和InaAlbGacN壘層交替層疊形成，所述單個InxGa1-xN阱層的In組分由下側(cè)至上側(cè)逐漸減小，所述單個InaAlbGacN壘層的In組分由下側(cè)至上側(cè)逐漸增加。該LED芯片阱層和壘層中的In組分采用漸變的方式，調(diào)整量子阱能帶，以消除極化場所造成的電子和空穴相分離，提高電子和空穴輻射的復(fù)合效率，從而提高LED芯片的性能。
【專利說明】一種LED芯片及其制備方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體領(lǐng)域，尤其涉及一種LED芯片及制備方法。

【背景技術(shù)】
[0002]LED (發(fā)光二極管)是一種能將電信號轉(zhuǎn)換成光信號的結(jié)型電致發(fā)光半導(dǎo)體器件，氮化鎵基發(fā)光二極管作為固態(tài)光源一經(jīng)出現(xiàn)便以其高效率、長壽命、節(jié)能環(huán)保、體積小等優(yōu)點(diǎn)成為國際半導(dǎo)體和照明領(lǐng)域研發(fā)與產(chǎn)業(yè)關(guān)注的焦點(diǎn)。
[0003]目前，氮化鎵基發(fā)光二極管結(jié)構(gòu)中多采用InGaN/GaN多量子阱結(jié)構(gòu)作為發(fā)光層，其中InGaN為勢阱層，GaN為勢壘層，發(fā)光區(qū)域?yàn)镮nGaN勢阱層；由于InGaN與GaN之間存在較為嚴(yán)重的晶格失配，在接觸面存在嚴(yán)重的壓電極化。另一方面InGaN和GaN也存在自發(fā)極化現(xiàn)象，使得InGaN/GaN多量子阱結(jié)構(gòu)存在嚴(yán)重的極化場，產(chǎn)生斯塔克效應(yīng)，導(dǎo)致多量子阱能帶分離，電子與空穴在InGaN勢阱層中波函數(shù)發(fā)生分離，直接導(dǎo)致發(fā)光效率低下，而未轉(zhuǎn)化為光的部分能量以熱能的形式存在于LED結(jié)構(gòu)中，導(dǎo)致結(jié)區(qū)溫度升高，更加影響LED芯片的壽命、光衰、光色等參數(shù)，影響發(fā)光二極管的性能。
[0004]通常，一般在LED芯片中InGaN/GaN多量子阱層上插入電子阻擋層(EBL)以阻擋電子的溢流，從而提高電子和空穴的復(fù)合效率，這在一定程度上能起到改善復(fù)合效率的作用，但這并不能從根本上解決InGaN/GaN多量子阱區(qū)域中波函數(shù)相分離現(xiàn)象，氮化鎵基發(fā)光二極管的內(nèi)量子效率仍然比較低。


【發(fā)明內(nèi)容】

[0005]本發(fā)明為改善現(xiàn)有LED芯片發(fā)光效率低的技術(shù)問題，提供一種LED芯片及其制備方法，可改善多量子阱層電子和空穴的復(fù)合效率，提高LED芯片的發(fā)光效率。
[0006]本發(fā)明提供一種LED芯片，包括:襯底、在襯底上依次形成的緩沖層、N型層、多量子阱層、P型層和導(dǎo)電層，所述多量子阱層由InxGahN阱層和InaAlbGaJ壘層交替層疊形成，所述單個InxGa1J^講層的In組分由下側(cè)至上側(cè)逐漸減小,所述單個InaAlbGaciN魚層的In組分由下側(cè)至上側(cè)逐漸增加。
[0007]本發(fā)明還提供一種LED芯片的制備方法，包括以下步驟:
51.提供襯底；
52.在所述襯底之上形成緩沖層；
53.在所述緩沖層之上形成N型層；
54.在所述N型層之上形成多量子阱層，所述多量子阱層由InxGahN阱層和InaAlbGaJ壘層交替層疊形成，所述單個InxGahN阱層的In組分由下側(cè)至上側(cè)逐漸減小，所述單個InaAlbGaJ壘層的In組分由下側(cè)至上側(cè)逐漸增加；
55.在所述多量子阱層之上形成P型層；
56.在所述P型層之上形成導(dǎo)電層。
[0008]本發(fā)明具有如下的有益效果: 1、多量子阱層中InxGahN阱層和InaAlbGaJ壘層中的In組分采用漸變的方式，調(diào)整量子阱能帶，以消除極化場所造成的電子和空穴相分離，使阱層中電子和空穴的波函數(shù)盡可能重置，提聞電子和空穴福射的復(fù)合效率，從而提聞LED芯片的性能。
[0009]2、本發(fā)明采用InaAlbGaeN結(jié)構(gòu)作為壘層，InaAlbGaeN壘層中Al的加入可提高勢壘層的能帶高度，增加阱層和壘層之間的能帶差，增強(qiáng)對電子的束縛能力，從而提高電子和空穴輻射的復(fù)合效率。
[0010]本發(fā)明的附加方面和優(yōu)點(diǎn)將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發(fā)明的實(shí)踐了解到。

【專利附圖】

【附圖說明】
[0011]圖1是本發(fā)明一個實(shí)施例的LED芯片的結(jié)構(gòu)示意圖；
圖2是本發(fā)明另一個實(shí)施例的LED芯片的結(jié)構(gòu)示意圖；
圖3是本發(fā)明實(shí)施例中LED芯片的多量子阱層的結(jié)構(gòu)示意圖；
圖4是本發(fā)明垂直結(jié)構(gòu)LED芯片的結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0012]為了使本發(fā)明所解決的技術(shù)問題、技術(shù)方案及有益效果更加清楚明白，以下結(jié)合實(shí)施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0013]在本發(fā)明的描述中，需要理解的是，術(shù)語“中心”、“縱向”、“橫向”、“長度”、“寬度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“豎直”、“水平”、“頂”、“底” “內(nèi)”、“外”、“順時針”、“逆時針”等指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系，僅是為了便于描述本發(fā)明和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構(gòu)造和操作，因此不能理解為對本發(fā)明的限制。
[0014]此外，術(shù)語“第一”、“第二”僅用于描述目的，而不能理解為指示或暗示相對重要性或者隱含指明所指示的技術(shù)特征的數(shù)量。由此，限定有“第一”、“第二”的特征可以明示或者隱含地包括一個或者更多個該特征。在本發(fā)明的描述中，“多個”的含義是兩個或兩個以上，除非另有明確具體的限定。
[0015]如圖1、圖2及圖3所示，本發(fā)明提供一種LED芯片，包括:襯底1、在襯底I上依次形成的緩沖層2、N型層3、多量子阱層4、P型層5和導(dǎo)電層6，所所述多量子阱層4由InxGahN阱層41和InaAlbGaeN壘層42交替層疊形成，所述單個InxGa1J阱層41的In組分由下側(cè)至上側(cè)逐漸減小，所述單個InaAlbGaeN壘層42的In組分由下側(cè)至上側(cè)逐漸增加。
[0016]本發(fā)明在多量子阱層4中InxGapxN阱層41和InaAlbGaeN壘層42中的In組分采用漸變的方式，調(diào)整量子阱能帶，以消除極化場所造成的電子和空穴相分離，使阱層中電子和空穴的波函數(shù)盡可能重置，提聞電子和空穴福射的復(fù)合效率，從而提聞LED芯片的性能。
[0017]其次，本發(fā)明采用InaAlbGaeN結(jié)構(gòu)作為壘層，InaAlbGaeN壘層42中Al的加入可提高勢壘層的能帶高度，增加阱層和壘層之間的能帶差，增強(qiáng)對電子的束縛能力，從而提高電子和空穴輻射的復(fù)合效率。
[0018]所述襯底I優(yōu)選圖形化襯底，有益于生長較好質(zhì)量的外延層，可以有效減少外延層的位錯密度，從而減小多量子阱層4的非輻射復(fù)合，提高內(nèi)量子效率，提高LED芯片性能。襯底的厚度為7(Γ150微米，一般采用濕法蝕刻或者干法蝕刻的方法對襯底進(jìn)行圖形化，圖形化襯底具有周期性排列的凹槽，其中凹槽的寬度為2?8微米，凹槽的深度為1.5飛微米，兩凹槽之間的凸起寬度為2?10微米。襯底I的材料可為藍(lán)寶石、硅(Si)、碳化硅(SiC)或氧化鋅(ZnO)等。
[0019]在本發(fā)明中，圖形化襯底也可采用表面凸起是周期性排列或者非周期性排列的正方形、六邊形或圓形等結(jié)構(gòu)，當(dāng)圖形化襯底為周期性排列的正方形、六邊形或圓形等結(jié)構(gòu)時，相鄰兩凸起圖形之間的間距不超過8微米。
[0020]如圖2所示，在本發(fā)明的另一實(shí)施例中，所述緩沖層2包括:成核層21和形成在成核層21之上的本征層22。其目的在于，為后續(xù)外延層的生長提供良好的基礎(chǔ)，減少晶體缺陷的產(chǎn)生。
[0021 ] 一般地，所述N型層3為N型GaN層，P型層5為P型GaN層，在優(yōu)選實(shí)施例中，所述成核層21及本征層22則分別為氮化鎵成核層和本征氮化鎵層。
[0022]所述成核層21為在500?600°C下生長，其厚度為2(Γ30 μ m ;所述本征層22為在1000?1100°C下生長的本征半導(dǎo)體層，其厚度為2?4μπι。
[0023]所述多量子阱4 的結(jié)構(gòu)為 InxGa1^NZInaAlbGacNCO < χ < I ;0 < a < 1、0 < b < 1、O < c < l,a+b+c=l), InxGa1J層為阱層，其厚度為2?3納米，InaAlbGaeN為壘層，其厚度為8^15納米，多量子阱層4的周期為I到10個周期。其中，所述單個InxGahN阱層41的In組分下側(cè)至上側(cè)逐漸減小，所述單個InaAlbGaeN壘層42的In組分由下側(cè)至上側(cè)逐漸增加，需要說明的是，“下側(cè)”為靠近襯底的一側(cè)，“上側(cè)”為遠(yuǎn)離襯底的一側(cè)。
[0024]具體地，在生長多量子阱層4的過程中，通過對溫度、壓強(qiáng)、反應(yīng)化合物比例等工藝參數(shù)的控制使得InxGahN阱層41下側(cè)至上側(cè)的In組分由10%?20%漸變至2%?10%，InaAlbGacN壘層42下側(cè)至上側(cè)的In組分由2%?10%漸變至10%?20%。一般的，多量子阱層4具有多個周期的InxGahNAnaAlbGaeN結(jié)構(gòu)，本發(fā)明在生長每個周期的阱層和壘層時都分別控制其In組分逐漸減少或增加，通過調(diào)整阱層和壘層的In組分，盡可能消除極化效應(yīng)所導(dǎo)致的講層和魚層的能帶傾斜，提聞電子和空穴福射的復(fù)合效率，從而提聞LED芯片的性能。
[0025]優(yōu)選地，在多量子阱層4中，InaAlbGaeN壘層42的Al組分由下側(cè)至上側(cè)逐漸減少，通過對溫度、壓強(qiáng)、反應(yīng)化合物比例等工藝參數(shù)的控制，使InaAlbGaeN壘層42的Al組分由5%?15%漸變至0%?10%。本發(fā)明可通過調(diào)整壘層中In、Al的組分來調(diào)整壘層的晶格參數(shù)，即在控制壘層In組分逐漸增加的同時控制Al組分逐漸減少，以降低壘層和阱層之間的晶格失配，提高多量子阱層4的生長質(zhì)量。
[0026]在本發(fā)明的另一實(shí)施例中，所述P型層5為P型GaN層，包括鎂摻雜P型氮化鎵51和重?fù)诫s鎂P型氮化銦鎵52，重?fù)诫s鎂P型氮化銦鎵52的生長可以獲得空穴濃度更高的P型層5，以便于與后續(xù)的導(dǎo)電層6之間形成良好的歐姆接觸。
[0027]優(yōu)選的，所述LED芯片還包括形成在多量子阱層4和P型層5之間的電子阻擋層7，一般為AlGaN阻擋層。電子阻擋層7能夠有效的阻擋電子從有源區(qū)溢出，從而增加有源區(qū)電子的數(shù)量，提高發(fā)光層4中載流子復(fù)合效率，提升LED芯片發(fā)光效率。
[0028]本發(fā)明還提供上述LED芯片的制備方法，包括以下步驟: 51.提供襯底I;
52.在所述襯底I之上形成緩沖層2；
53.在所述緩沖層2之上形成N型層3;
54.在所述N型層3之上形成多量子阱層4，所述多量子阱層4由InxGahN阱層41和InaAlbGacN壘層42交替層疊形成,所述單個InxGa1J^講層41的In組分由下側(cè)至上側(cè)逐漸減小，所述單個InaAlbGaeN壘層42的In組分由下側(cè)至上側(cè)逐漸增加；
55.在所述多量子阱層4之上形成P型層5;
56.在所述P型層5之上形成導(dǎo)電層6。
[0029]下面結(jié)合附圖詳細(xì)闡述本發(fā)明的LED芯片的制備方法，對本發(fā)明中LED芯片及其有益效果也會在制備方法中作詳細(xì)說明，在具體實(shí)施過程中，本發(fā)明LED外延層的生長采用MOCVD (金屬有機(jī)化合物化學(xué)氣相沉積法)的方法。
[0030]以水平結(jié)構(gòu)的發(fā)光二極管制備方法為例進(jìn)行說明，該方法包含以下步驟。
[0031]S1.提供襯底I
所述襯底I為平面或圖形化襯底，優(yōu)選圖形化襯底，有益于生長較好質(zhì)量的外延層，襯底的厚度為7(Γ150微米，一般采用濕法蝕刻或者干法蝕刻的方法對襯底進(jìn)行圖形化，圖形化襯底具有周期性排列的凹槽，其中凹槽的寬度為2?8微米，凹槽的深度為1.5飛微米，兩凹槽之間的凸起寬度為2?10微米。襯底的材料可為藍(lán)寶石、硅(Si)、碳化硅(SiC)或氧化鋅(ZnO)等。
[0032]S2.在所述襯底I之上形成緩沖層2。
[0033]一般的，在襯底I上生長緩沖層2，以提高隨后外延層的生長質(zhì)量。
[0034]在本發(fā)明的另一實(shí)施例中，所述緩沖層2包括成核層21和本征層22，具體包括以下步驟:
521、在襯底I上形成成核層21
522、在成核層21之上形成本征層22。
[0035]具體地，可采用MOCVD (金屬有機(jī)化合物化學(xué)氣相沉積法)的方法在襯底I上生長成核層21和本征層22，在生長過程中通過對溫度、壓強(qiáng)、反應(yīng)化合物比例等工藝參數(shù)的控制來實(shí)現(xiàn)緩沖層2的良好生長。如此，可獲得晶體質(zhì)量較好的外延層，為后續(xù)外延層的生長提供良好的基礎(chǔ)，減少晶體缺陷的產(chǎn)生。
[0036]S3.在所述緩沖層2之上形成N型層3。
[0037]在本發(fā)明實(shí)施例中，所述N型層3為N型氮化物層，例如N型GaN層，在優(yōu)選實(shí)施例中，所述成核層21及本征層22則分別為氮化鎵成核層和本征氮化鎵層。
[0038]S4.在所述N型層3之上形成多量子阱層4，所述多量子阱層4由InxGapxN阱層41和InaAlbGaeN壘層42交替層疊形成,所述單個InxGa1J^講層41的In組分由下側(cè)至上側(cè)逐漸減小，所述單個InaAlbGaeN壘層42的In組分由下側(cè)至上側(cè)逐漸增加。
[0039]具體的，在N型層3上交替生長InxGa^N /InaAlbGacN量子阱結(jié)構(gòu)(O < χ < I ；0< a < 1、0 < b < 1、0 < c < l，a+b+c=l)，量子阱的周期為I?10個周期，量子阱的生長溫度為70(T85(TC。在生長多量子阱層4的過程中，通過對溫度、壓強(qiáng)、反應(yīng)化合物比例等工藝參數(shù)的控制使得每個周期中InxGahN阱層下側(cè)至上側(cè)的In組分由10%?20%漸變至2%?10%，InaAlbGacN壘層下側(cè)至上側(cè)的In組分由2%?10%漸變至10%?20%。
[0040]優(yōu)選的，可通過調(diào)整InaAlbGaciN壘層42中In、Al的組分來調(diào)整壘層的晶格參數(shù)，以降低壘層和阱層之間的晶格失配，提高多量子阱層4的生長質(zhì)量。在本發(fā)明實(shí)施例中，通過對溫度、壓強(qiáng)、反應(yīng)化合物比例等工藝參數(shù)的控制，使InaAlbGaeN壘層42的Al組分由下側(cè)至上側(cè)逐漸減少，具體地，單個InaAlbGaeN魚層42由下側(cè)至上側(cè)的Al組分由5%?15%漸變至0%?10%。
[0041]S5.在所述多量子阱層4之上形成P型層5。
[0042]在本發(fā)明實(shí)施例中，所述P型層5為P型氮化物層，例如P型GaN層。
[0043]在本發(fā)明的另一實(shí)施例中，所述P型層5為P型氮化物層，包括鎂摻雜P型氮化鎵51和重?fù)诫s鎂P型氮化銦鎵52，具體包括以下步驟:
551、在多量子阱層4之上形成鎂摻雜P型氮化鎵51；
552、在鎂摻雜P型氮化鎵51之上形成重?fù)诫s鎂P型氮化銦鎵52。
[0044]在具體實(shí)施中，可對生長完成的鎂摻雜P型氮化鎵51和重?fù)诫s鎂P型氮化銦鎵52進(jìn)行活化，活化的方式為在溫度為600-800°C的真空或氮?dú)猸h(huán)境下進(jìn)行快速熱退火，也可采用離子束進(jìn)行轟擊。
[0045]S6.在所述P型層5之上形成導(dǎo)電層6。
[0046]具體地，在P型層5上用蒸鍍的方法形成導(dǎo)電層6。所述導(dǎo)電層6的厚度為I?lOOOnm，導(dǎo)電層 6 為 ITO 層，或者是 CTO(Cd2SnO4)、ZnO:Al、Ni/Au、Ni/Pd/Au、Pt/Au 等合金中的一種。
[0047]在本發(fā)明的另一實(shí)施例中，生長完多量子阱層5之后，繼續(xù)生長電子阻擋層7，一般為AlGaN阻擋層，電子阻擋層7能夠有效的阻擋電子從有源區(qū)溢出，從而增加有源區(qū)電子的數(shù)量，提高多量子阱層的載流子復(fù)合效率，提升LED芯片發(fā)光效率。
[0048]完成電子阻擋層7的生長后，在電子阻擋層7上繼續(xù)生長P型層5。
[0049]在本發(fā)明中，形成導(dǎo)電層6后，進(jìn)行臺階蝕刻，用蒸鍍的方法在導(dǎo)電層6上制作P電極8，在蝕刻出的N型層3臺階上制作N電極9。所述P電極8為Ti/Au合金，也可以是N1、Au、Al、T1、Pd、Pt、Sn、Cr中任意兩種或多種金屬的合金，P電極8的厚度為0.2^1微米。所述N電極9為Ti/Al合金，也可以是T1、Al、Au、Pt、Sn中兩種或多種金屬的合金，N電極9的厚度為0.2^1微米。
[0050]本發(fā)明也適用于采用剝離技術(shù)剝離掉襯底后制備的垂直結(jié)構(gòu)氮化鎵基發(fā)光二極管，與水平結(jié)構(gòu)發(fā)光二極管的制作方法所不同的是，在導(dǎo)電層6上制作P電極8后，需用激光玻璃的方法剝離掉襯底1、緩沖層2 (成核層21和本征層22)，再在暴露出的N型層3背面制作N電極9。
[0051]綜上所述，本發(fā)明具有如下的有益效果:
1、多量子阱層中InxGahN阱層和InaAlbGaJ壘層中的In組分采用漸變的方式，調(diào)整量子阱能帶，以消除極化場所造成的電子和空穴相分離，使阱層中電子和空穴的波函數(shù)盡可能重置，提聞電子和空穴福射的復(fù)合效率，從而提聞LED芯片的性能。
[0052]2、本發(fā)明采用InaAlbGaciN結(jié)構(gòu)作為壘層，InaAlbGaciN壘層中Al的加入可提高勢壘層的能帶高度，增加阱層和壘層之間的能帶差，增強(qiáng)對電子的束縛能力，從而電子和空穴輻射的復(fù)合效率；另一方面，可通過調(diào)整InaAlbGaciN壘層中Ιη、Α1的組分來調(diào)整壘層的晶格參數(shù)，以降低壘層和阱層之間的晶格失配，提高多量子阱層的生長質(zhì)量。
[0053]以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種LED芯片，其特征在于，包括:襯底、在襯底上依次形成的緩沖層、N型層、多量子阱層、P型層和導(dǎo)電層，所述多量子阱層由InxGai_xN阱層和InaAlbGac;N壘層交替層疊形成，所述單個Ir^GahN講層的In組分由下側(cè)至上側(cè)逐漸減小，所述單個Ir^AlbGa#魚層的In組分由下側(cè)至上側(cè)逐漸增加。
2.如權(quán)利要求1所述的LED芯片，其特征在于，所述InxGai_xN阱層的In組分由10%?20%漸變至2%?10%。
3.如權(quán)利要求2所述的LED芯片，其特征在于，所述InaAlbGac;N壘層的In組分由2%?10%漸變至10%?20%。
4.如權(quán)利要求1所述的LED芯片，其特征在于，所述InaAlbGac;N壘層的A1組分由下側(cè)至上側(cè)逐漸減少。
5.如權(quán)利要求4所述的LED芯片，其特征在于，所述InaAlbGac;N壘層的A1組分由5%?15%漸變至0%?10%。
6.如權(quán)利要求1所述的LED芯片，其特征在于，還包括:形成在多量子阱層和P型層之間的電子阻擋層。
7.如權(quán)利要求1所述的LED芯片，其特征在于，所述緩沖層包括:成核層和形成在成核層之上的本征層。
8.—種LED芯片的制備方法，其特征在于，包括以下步驟: 51.提供襯底； 52.在所述襯底之上形成緩沖層； 53.在所述緩沖層之上形成N型層； 54.在所述N型層之上形成多量子阱層，所述多量子阱層由InxGai_xN阱層和InaAlbGac;N壘層交替層疊形成，所述單個InxGai_xN阱層的In組分由下側(cè)至上側(cè)逐漸減小，所述單個InaAlbGac;N壘層的In組分由下側(cè)至上側(cè)逐漸增加； 55.在所述多量子阱層之上形成P型層； 56.在所述P型層之上形成導(dǎo)電層。
9.如權(quán)利要求8所述的LED芯片的制備方法，其特征在于，所述InxGai_xN阱層的In組分由10%?20%漸變至2%?10%。
10.如權(quán)利要求9所述的LED芯片的制備方法，其特征在于，所述InaAlbGac;N壘層的In組分由2%?10%漸變至10%?20%。
11.如權(quán)利要求8所述的LED芯片的制備方法，其特征在于，所述InaAlbGac;N壘層的A1組分由下側(cè)至上側(cè)逐漸減少。
12.如權(quán)利要求11所述的LED芯片，其特征在于，所述InaAlbGac;N壘層的A1組分由5%?15%漸變至0%?10%。
13.如權(quán)利要求8所述的LED芯片的制備方法，其特征在于，還包括在多量子阱層和P型層之間形成電子阻擋層。
14.如權(quán)利要求8所述的LED芯片的制備方法，其特征在于，在襯底上形成緩沖層的具體步驟，包括: 在襯底上形成成核層； 在成核層上形成本征層。
【文檔編號】H01L33/06GK104425668SQ201310409722
【公開日】2015年3月18日 申請日期:2013年9月11日 優(yōu)先權(quán)日:2013年9月11日
【發(fā)明者】謝春林 申請人:比亞迪股份有限公司