橫向擴散金屬氧化物半導體晶體管及其制造方法
【專利摘要】本發(fā)明公開了一種橫向擴散金屬氧化物半導體（LDMOS）晶體管及其制造方法。LDMOS晶體管包括：第一導電類型的第一阱；形成于第一阱內(nèi)的第二導電類型的源極；形成于第一阱內(nèi)并與源極分開的第二導電類型的漂移區(qū)；形成于漂移區(qū)內(nèi)的第二導電類型的漏極；及形成于漂移區(qū)內(nèi)并與漏極分開的第二導電類型的集中器，集中器至源極的第一距離小于漏極至源極的第二距離。本發(fā)明的LDMOS晶體管及其制造方法提升了LDMOS晶體管的ESD性能，延長了LDMOS晶體管的使用壽命。
【專利說明】橫向擴散金屬氧化物半導體晶體管及其制造方法
【技術領域】
[0001]本發(fā)明涉及金屬氧化物半導體晶體管領域，尤其涉及一種具有改進靜電釋放性能的橫向擴散金屬氧化物半導體晶體管及其制造方法。
【背景技術】
[0002]靜電釋放(Electrostatic Discharge, ESD)是因接觸、短路或介質擊穿而引起的物體間突然的電流。集成電路由半導體材料(例如:硅)和絕緣材料(例如:二氧化硅)制成，當這些材料遇到由ESD現(xiàn)象引起的高電壓時，將會受到永久性的損害。集成電路技術中的橫向擴散金屬氧化物半導體(Laterally Diffused Metal-Oxide-Semiconductor, LDMOS)晶體管被廣泛用于功率放大器，以提供相對較高的輸出功率。因此，相比例如砷化鎵場效應晶體管(Gallium Arsenide Field Effect Transistor, GaAs FET)等其他設備，LDMOS 晶體管具有較高的漏源擊穿電壓，如:60伏特以上。
[0003]圖1A所示為現(xiàn)有技術中的LDMOS晶體管100的截面圖。LDMOS晶體管100包括P型襯底110，襯底110中包括N型淺漂移區(qū)108。LDMOS晶體管100還包括襯底接觸端102、源極104和漏極106，襯底接觸端102是置于襯底110中的高摻雜的P型區(qū)，源極104是置于襯底110中的高摻雜的N型區(qū)，漏極106是置于淺漂移區(qū)108中的高摻雜的N型區(qū)，柵極124通過柵氧層120和厚氧化層122與晶體管的襯底110分開。其中，漏極106與淺漂移區(qū)108之間的邊界為118，襯底110與淺漂移區(qū)108之間的邊界為116。
[0004]當ESD脈沖(例如:在I微秒內(nèi)達到1000伏特)加至漏極106時，例如，因意外的接觸、短路或介質擊穿，可能發(fā)生指示正反饋情況的反彈效應。更具體地說，如果ESD脈沖加至漏極106，襯底110中的第一區(qū)域耗盡(例如:空穴通過源極104流走)，因此，負離子電荷出現(xiàn)在襯底110與淺漂移區(qū)108之間的邊界116附近的第一區(qū)域(第一區(qū)域由圖1A中的表示)。此外，淺漂移區(qū)108中第二區(qū)域的電子耗盡(例如:電子通過漏極106流走)，因此，正離子電荷出現(xiàn)在邊界116附近的第二區(qū)域(第二區(qū)域由圖1A中的“ + ”表示)。襯底110的第一區(qū)域和淺漂移區(qū)108的第二區(qū)域構成了 LDMOS晶體管100中的耗盡區(qū)。負離子和正離子在耗盡區(qū)建立高電場。
[0005]圖1B所示為LDMOS晶體管100的另一截面圖120。晶體管100中的耗盡區(qū)包括邊界116處的多個PN結。例如，區(qū)域Al和A2構成PN結A1-A2 ;區(qū)域BI和B2構成PN結B1-B2 ;區(qū)域Cl和C2構成PN結C1-C2。一旦其中一個PN結的電場達到閾值(如:PN結電壓達到擊穿電壓)，該PN結被擊穿，雪崩倍增效應被觸發(fā)，從而產(chǎn)生了大量的電子空穴對。因此，從漏極106流至源極104的襯底電流急速增長，從而將源極104和襯底110之間的PN結正向偏置。源極108通過正向偏置的PN結持續(xù)向高電場區(qū)域提供電子，因此，構成正反饋狀態(tài)(即反彈效應)，期間襯底電流能夠持續(xù)增長。此外，由于襯底110中出現(xiàn)大量空穴，襯底110的襯底電壓升高，因而PN結的反向電壓降低。
[0006]由于在制造過程中，襯底110或淺漂移區(qū)108的摻雜濃度分布不均勻，PN結A1-A2.B1-B2和C1-C2位于邊界116不同深度的位置。舉例來說，在襯底110中，P型區(qū)域Al的摻雜濃度可能高于區(qū)域BI的摻雜濃度，而區(qū)域BI的摻雜濃度可能高于區(qū)域Cl的摻雜濃度。同理，在淺漂移區(qū)108中，N型區(qū)域A2的摻雜濃度可能高于區(qū)域B2的摻雜濃度，而區(qū)域B2的摻雜濃度可能高于區(qū)域C2的摻雜濃度。
[0007]圖1C所示為LDMOS晶體管100中電場的示意圖140。LDMOS晶體管100中某個指定位置的電場由該位置的摻雜濃度以及該位置與邊界116之間的距離Xd決定。如圖1C所示，直線142、144和146分別顯示了具有摻雜濃度D142、D144和D146的區(qū)域的電場。其中，摻雜濃度D142高于摻雜濃度D144,摻雜濃度D144高于摻雜濃度D146。隨著距離Xd增大，電場減小。XA2>Xb2和Xe2分別表示多個耗盡層邊界至邊界116的距離，在距離邊界116為XA2、XB2和Xc2的位置，電場分別降至零。舉例來說，如圖1A所示，由于點Pl相比點P2更靠近邊界116(此處假設點Pl處和點P2處的摻雜濃度相等)，所以點Pl處的電場高于點P2處的電場。此夕卜，對于具有相同距離Xd而不同摻雜濃度的不同位置，具有更低摻雜濃度的位置具有更高的電場。例如，如圖1C中所示，對于相同距離Xdl，電場E146高于E144,電場E144高于E142。
[0008]PN結的擊穿電壓可根據(jù)電場對距離Xd的積分計算。換句話說，由軸XdJ E以及對應直線142、144或146圍住的區(qū)域面積表示對應PN結的擊穿電壓。例如，由軸Xd、軸E和直線142圍住的區(qū)域面積表示具有摻雜濃度D142的PN結的擊穿電壓V142 ;由軸Xd、軸E和直線144圍住的區(qū)域面積表示具有摻雜濃度D144的PN結的擊穿電壓V144 ；由軸Xd.E和直線146圍住的區(qū)域面積表示具有摻雜濃度D146的PN結的擊穿電壓V146。在圖1C的例子中，電壓V142小于電壓V144，電壓V144小于電&V146。因此，如圖1B所示，PN結A1-A2的擊穿電壓VA1-A2小于PN結B1-B2的擊穿電壓VB1_B2，PN結B1-B2的擊穿電壓VB1_B2小于PN結C1-C2的擊穿電壓Va_C2。
[0009]圖1D所示為流過邊界116處的PN結電流與PN結反向電壓的關系曲線圖160。曲線162、164和166分別表示流過PN結A1_A2、B1_B2和C1-C2的電流與PN結A1_A2、B1_B2和C1-C2反向電壓的關系。以曲線162為例，當PN結A1-A2的反向電壓從零伏特上升至擊穿電壓VA1_A2時，流過PN結A1-A2的電流緩慢地從零安培開始增大，一旦反向電壓達到擊穿電壓VA1-A2，PN結A1-A2被擊穿。此時，由于反彈效應，流過PN結A1-A2的電流迅速上升，同時PN結A1-A2的反向電壓下降。PN結B1-B2和C1-C2的工作原理與PN結A1-A2相似，其各自的擊穿電壓為νΒ1_Β2和VC1_C2。
[0010]然而，LDMOS晶體管100的ESD性能可能存在問題。如圖1C的討論，不同的PN結具有不同的擊穿電壓。因此，當ESD脈沖加至漏極106時，可能邊界116處的一個PN結被擊穿，而其他PN結沒有被擊穿。例如，當漏極106的電壓上升至VA1_A2時，只有PN結A1-A2被擊穿而產(chǎn)生迅速增大的電流。然而，此時，PN結B1-B2和PN結C1-C2只流過較小的電流。由于大部分的能量僅通過較小的區(qū)域Al和A2進行釋放，PN結A1-A2中迅速上升的電流將會損壞區(qū)域Al和A2。因此，LDMOS晶體管100會被損壞，且LDMOS晶體管100的使用壽命會縮短。

【發(fā)明內(nèi)容】

[0011]本發(fā)明要解決的技術問題在于提供一種橫向擴散金屬氧化物半導體(LDMOS)晶體管及其制造方法，可提升LDMOS晶體管的ESD性能，延長LDMOS的使用壽命。
[0012]為解決上述技術問題，本發(fā)明提供了一種LDMOS晶體管。LDMOS晶體管包括:[0013]第一導電類型的第一阱；
[0014]形成于所述第一阱內(nèi)的第二導電類型的源極；
[0015]形成于所述第一阱內(nèi)并與所述源極分開的所述第二導電類型的漂移區(qū)；
[0016]形成于所述漂移區(qū)內(nèi)的所述第二導電類型的漏極；及
[0017]形成于所述漂移區(qū)內(nèi)并與所述漏極分開的所述第二導電類型的集中器，所述集中器至所述源極的第一距離小于所述漏極至所述源極的第二距離。
[0018]本發(fā)明還提供了一種制造LDMOS晶體管的方法。所述方法包括以下步驟:
[0019]在第一導電類型的第一阱內(nèi)形成第二導電類型的源極；
[0020]在所述第一阱內(nèi)形成所述第二導電類型的漂移區(qū)，所述漂移區(qū)與所述源極分開；
[0021]在所述漂移區(qū)內(nèi)形成所述第二導電類型的漏極；及
[0022]在所述漂移區(qū)內(nèi)形成所述第二導電類型的集中器，所述集中器與所述漏極分開，所述集中器至所述源極的第一距離小于所述漏極至所述源極的第二距離。
[0023]有利的是，采用本發(fā)明的LDMOS晶體管，如果ESD脈沖觸發(fā)反彈效應，能量可以通過LDMOS晶體管中的多個PN結釋放，由此，降低了流過單個PN結的擊穿電流，從而保護LDMOS晶體管不被損壞，提升了 LDMOS晶體管的ESD性能，延長了 LDMOS晶體管的使用壽命。
【專利附圖】

【附圖說明】
[0024]以下結合附圖對本發(fā)明的一些實施例進行詳細描述，可以進一步理解本發(fā)明的目的、具體結構特征和優(yōu)點。
[0025]圖1A所示為現(xiàn)有技術中的LDMOS晶體管的截面圖；
[0026]圖1B所不為現(xiàn)有技術中的LDMOS晶體管的另一截面圖；
[0027]圖1C所示為現(xiàn)有技術中的LDMOS晶體管中電場的示意圖；
[0028]圖1D所示為現(xiàn)有技術中的流過邊界處的PN結電流與PN結反向電壓的關系曲線圖；
[0029]圖2至圖6B所示分別為根據(jù)本發(fā)明一個實施例的制造LDMOS晶體管各個階段的截面圖；
[0030]圖7A所示為根據(jù)本發(fā)明一個實施例的用來形成源極、漏極和集中器的掩模示意圖；
[0031]圖7B和圖7C所示為根據(jù)本發(fā)明一個實施例的圖7A中的LDMOS晶體管的截面圖；
[0032]圖8A所示為根據(jù)本發(fā)明一個實施例的用來形成襯底接觸端的掩模示意圖；
[0033]圖8B和圖8C所示為根據(jù)本發(fā)明一個實施例的圖8A中的LDMOS晶體管的截面圖；
[0034]圖9A所示為根據(jù)本發(fā)明一個實施例的LDMOS晶體管的截面圖；
[0035]圖9B所示為根據(jù)本發(fā)明一個實施例的圖9A中LDMOS晶體管的版圖；
[0036]圖10所示為根據(jù)本發(fā)明一個實施例的LDMOS晶體管的第二截面圖；
[0037]圖11所不為根據(jù)本發(fā)明一個實施例的LDMOS晶體管的第三截面圖；
[0038]圖12所示為根據(jù)本發(fā)明一個實施例的LDMOS晶體管中的電場示意圖；
[0039]圖13所示為根據(jù)本發(fā)明一個實施例的LDMOS晶體管中流過邊界處的PN結的電流與PN結反向電壓的關系曲線圖；
[0040]圖14所示為根據(jù)本發(fā)明一個實施例的LDMOS晶體管的另一版圖；[0041]圖15所示為根據(jù)本發(fā)明一個實施例的制造LDMOS晶體管的方法的流程示意圖?！揪唧w實施方式】
[0042]以下將對本發(fā)明的實施例給出詳細的參考。盡管本發(fā)明通過這些實施方式進行闡述和說明，但需要注意的是本發(fā)明并不僅僅只局限于這些實施方式。相反，本發(fā)明涵蓋所附權利要求所定義的發(fā)明精神和發(fā)明范圍內(nèi)的所有替代物、變體和等同物。
[0043]另外，為了更好的說明本發(fā)明，在下文的【具體實施方式】中給出了眾多的具體細節(jié)。本領域技術人員將理解，沒有這些具體細節(jié)，本發(fā)明同樣可以實施。在另外一些實例中，對于大家熟知的方法、流程、部件和電路未作詳細描述，以便于凸顯本發(fā)明的主旨。
[0044]圖2至圖8C顯示了根據(jù)本發(fā)明一個實施例的制造LDMOS晶體管的(例如:圖9A中的LDMOS晶體管900)各個生產(chǎn)階段及掩模示意圖。圖2至圖8C中標號相同的部件具有類似的功能。本領域技術人員可以理解的是，制造LDMOS晶體管的方法可通過其他步驟或技術實現(xiàn)，并不限于圖2至圖SC所示的實施例。
[0045]圖2所示為根據(jù)本發(fā)明一個實施例的制造LDMOS晶體管初始階段的晶體管體截面圖200。圖2顯示了如何制造第二導電類型的埋層和第一導電類型的第一阱(例如，在襯底202上形成埋層204和阱206)。襯底202和阱206具有第一導電類型，埋層204具有第二導電類型。在以下描述中，P型被描述為第一導電類型，N型被描述為第二導電類型。然而，本發(fā)明并不限制于此，在另一個實施例中，第一導電類型可為N型，第二導電類型可為P型。
[0046]襯底202是例如硅、二氧化硅、氧化鋁、藍寶石、鍺、砷化鎵、硅合金或鍺合金的材料的薄切片。為形成埋層204，首先在襯底202上淀積氧化層(圖2未示出)，接著在氧化層上淀積氮化層(圖2未示出)。在一個實施例中，氮化層通過掩模來定義圖形并刻蝕，從而曝光襯底202表面的指定區(qū)域，N型摻雜(例如:磷)被注入至襯底202的曝光區(qū)域，并使用推進機制將注入的N型摻雜擴散至期望深度，以形成埋層204。之后，去除氧化層和氮化層，如:通過刻蝕的方法。接著，可通過外延生長的方式在埋層204上方形成P型阱206。在一個實施例中，襯底202的摻雜濃度大約為2E15cm_3，埋層204的摻雜濃度大約為lE18cm_3，阱206的摻雜濃度大約為2E16cnT3。
[0047]圖3所示為根據(jù)本發(fā)明一個實施例的制造LDMOS晶體管在圖2所示的階段后一個階段的晶體管體截面圖300。圖3顯示了如何制造第二導電類型的第二阱(例如阱306)。
[0048]在一個實施例中，首先在阱206上淀積氧化層302，接著在氧化層302上淀積光刻膠層304，并通過掩模來刻蝕光刻膠層304，以曝光阱206表面的區(qū)域310。N型摻雜(例如:磷)通過曝光區(qū)域310被注入至阱206，以形成N型深阱306。然后，使用推進機制擴散N型摻雜，使得N型深阱306的底部邊界達到埋層204的邊界，N型深阱306與P型阱206之間的邊界308與曝光區(qū)域310的邊緣對齊。因此，埋層204和N型深阱306將P型阱206和其他P型區(qū)域分開。阱306形成后，通過刻蝕去除光刻膠層304。在一個實施例中，阱306的摻雜濃度大約為3E16cnT3。
[0049]圖4所示為根據(jù)本發(fā)明一個實施例的制造LDMOS晶體管在圖3所示的階段后一個階段的晶體管體截面圖400。圖4顯示了如何制造第二導電類型的漂移區(qū)(例如淺漂移區(qū)406)。
[0050]更具體地說，首先在氧化層302上淀積光刻膠層404。光刻膠層404根據(jù)掩模定義圖形并刻蝕，以曝光區(qū)域410。N型摻雜(例如:磷)通過曝光區(qū)域410被注入阱306和阱206。接著使用推進機制將N型摻雜擴散至淺于阱306的深度。因此，阱306上形成了淺漂移區(qū)406，而N型淺漂移區(qū)406與P型阱206之間的邊界408與曝光區(qū)域410的邊緣對齊。淺漂移區(qū)406形成之后，通過刻蝕去除光刻膠層404。在一個實施例中，淺漂移區(qū)406的摻雜濃度大約為6E16cnT3。
[0051]圖5A和圖5B所示分別為根據(jù)本發(fā)明一個實施例的制造LDMOS晶體管在圖4所示的階段后一個階段的晶體管體截面圖500和520。圖5A和圖5B顯示了如何制造厚氧化層(例如厚氧化層508)。
[0052]如圖5A所示，首先在氧化層302上淀積氮化層504，接著在氮化層504上淀積光刻膠層，并根據(jù)另一掩模對光刻膠層進行圖形定義和刻蝕，以曝光氮化層504表面上方的區(qū)域510。因此，光刻膠層中區(qū)域506a和506b的部分被留下，且區(qū)域506a和506b與曝光區(qū)域510的邊緣對齊。接著，氮化層504中位于曝光區(qū)域510下方的部分根據(jù)剩余光刻膠層中區(qū)域506a和506b的掩模被刻蝕。然后，去除光刻膠層中區(qū)域506a和506b。如圖5B所示，通過局部娃氧化(Local Oxidation of Silicon, L0C0S)的方法在曝光區(qū)域510生長厚氧化層508。厚氧化層508形成后，通過刻蝕去除氮化層504和氧化層302的剩余部分。
[0053]圖6A和圖6B所示分別為根據(jù)本發(fā)明一個實施例的制造LDMOS晶體管在圖5A和圖5B所示的階段后一個階段的晶體管體截面圖600和620。圖6A和圖6B顯示了如何制造柵極(例如柵極604)。
[0054]在一個實施例中，首先在LDMOS晶體管體上生長新的氧化層602。例如，氧化層602覆蓋阱206、厚氧化層508和淺漂移區(qū)406的表面。接著，如圖6A所示，在氧化層602上淀積柵極604。在一個實施例中，柵極604包括例如二氧化硅或氮的電介質層以及例如多晶娃或其他金屬材料的導電層。然后，在柵極604上淀積光刻膠層606,并根據(jù)掩模對光刻膠層606進行圖形定義并刻蝕，以曝光柵極604中區(qū)域604a和604b的部分。如圖6B所示，柵極604中區(qū)域604a和604b的部分被刻蝕。柵極604形成后，去除光刻膠層606。
[0055]圖7A至7C顯示了根據(jù)本發(fā)明一個實施例的制造LDMOS晶體管在圖6A和圖6B所示的階段后如何制造第二導電類型的源極(例如源極702)、第二導電類型的漏極(例如漏極704)以及第二導電類型的集中器(例如集中器706)。圖7A顯示了用來形成源極702、漏極704以及集中器706的掩模的示意圖700，圖7B顯示了 LDMOS晶體管沿圖7A中的虛線A-A’的截面圖720，圖7C顯示了 LDMOS晶體管沿圖7A中的虛線B-B ’的截面圖740。
[0056]在一個實施例中，首先在氧化層602、柵極604、厚氧化層508上淀積氧化層和光刻膠層(圖7A-7C未示出)，并根據(jù)掩模700定義圖形并刻蝕。由此，晶體管中對應掩模700中的區(qū)域710被擋住，晶體管的剩余區(qū)域被曝光。N型摻雜(例如:磷)被注入至晶體管的曝光區(qū)域，以制造高摻雜的N型源極702、高摻雜的N型漏極704以及高摻雜的N型集中器706。
[0057]如圖7A所示，漏極704包括一對漏極區(qū)域704a和704b。漏極區(qū)域704a和704b關于中線B-B’基本對稱。此外，在一個實施例中，集中器706為N型且與漏極區(qū)域704a和704b分開的島區(qū)域。在另一個實施例中，集中器706包括多個N型各自分開的島區(qū)域。集中器706至源極702的距離LI小于漏極(包括漏極區(qū)域704a和704b)至源極702的距離L2。此外，集中器706與漏極區(qū)域704a和704b之間存在溝道，從而形成一對窗708a和708b。
[0058]如圖7B和圖7C所示，源極702被淀積在阱206內(nèi)，漏極704和集中器706被淀積在淺漂移區(qū)406內(nèi)。其中，漏極704的邊界為712。在一個實施例中，源極702、漏極704和集中器706的摻雜濃度都大致為3E20cm_3，此摻雜濃度高于淺漂移區(qū)406的摻雜濃度。在一個實施例中，阱306的邊界308至集中器706的邊界714的水平距離L3小于淺漂移區(qū)406的邊界408至邊界714的水平距離L4。當源極702、漏極704和集中器706形成后，去除光
刻膠層。
[0059]圖8A至8C顯示了根據(jù)本發(fā)明一個實施例的制造LDMOS晶體管在圖7A至圖7C所示的階段后如何制造襯底接觸端802。圖8A顯示了用來形成襯底接觸端802的掩模800的示意圖，圖8B顯示了 LDMOS晶體管沿圖8A中的虛線C-C’的截面圖820，圖8C顯示了 LDMOS晶體管沿圖8A中的虛線D-D ’的截面圖840。
[0060]在一個實施例中，首先在氧化層上淀積光刻膠層(圖8A-8C未示出)，并根據(jù)掩模800定義圖形并刻蝕。由此，晶體管中對應掩模800中的區(qū)域810被擋住，晶體管的剩余區(qū)域(例如區(qū)域802a和802b)被曝光。P型摻雜(例如:硼)被注入至晶體管的曝光區(qū)域，以形成高摻雜的P型襯底接觸端802。如圖8B和圖8C的實施例所示，襯底接觸端802被淀積在阱206內(nèi)，且包括一對襯底接觸區(qū)域802a和802b。在一個實施例中，襯底接觸區(qū)域802a和802b關于中線D-D ’基本對稱。在一個實施例中，襯底接觸端802的摻雜濃度大致為lE20cm_3。當襯底接觸區(qū)域802a和802b形成后，去除光刻膠層和氧化層。
[0061]圖9A所示為根據(jù)本發(fā)明一個實施例的LDMOS晶體管900的截面圖。LDMOS晶體管900可根據(jù)圖2至圖8C所示的方法制造。圖9B所示為根據(jù)本發(fā)明一個實施例的LDMOS晶體管900的版圖920。圖9A和圖9B與圖2至圖8C中標號相同的部件具有類似的功能。圖9A和圖9B將結合圖2至圖8C進行描述。
[0062]在一個實施例中，LDMOS晶體管900包括P型襯底202、N型埋層204、P型阱206、N型深阱306、N型淺漂移區(qū)406、厚氧化層508、柵極604、N型源極702、N型漏極704以及N型集中器706。源極702位于阱206內(nèi)，淺漂移區(qū)406位于阱206內(nèi)且與源極702分開，漏極704和集中器706位于淺漂移區(qū)406內(nèi)。在一個實施例中，集中器706包括N型島區(qū)域，且N型島區(qū)域與淺漂移區(qū)406內(nèi)其他N型區(qū)域分開(例如集中器706與漏極704分開)，集中器706至源極702的距離LI小于漏極704至源極702的距離L2。
[0063]阱306位于阱206內(nèi)，且低于淺漂移區(qū)406。阱306的邊界902延伸至埋層204，使得埋層204和阱306將阱206和其他P型區(qū)域分開。在一個實施例，阱306的邊界308至集中器706的邊界714的水平距離L3小于淺漂移區(qū)406的邊界408至集中器706的邊界714的水平距離L4。
[0064]如圖9B所示，漏極704包括一對漏極區(qū)域704a和704b。集中器706位于漏極區(qū)域704a和704b之間。如圖13將要描述的，淺漂移區(qū)406內(nèi)位于集中器706與漏極704之間的一個或多個窗708a與708b構成了耦合于集中器706和漏極704間的電阻。其中，邊界910與邊界912為窗708a的邊界，邊界918與邊界920為窗708b的邊界，同時邊界912、邊界914、邊界714、邊界916及邊界918均為集中器706的邊界，從而形成了集中器706的島區(qū)域。
[0065]圖10所示為根據(jù)本發(fā)明一個實施例的LDMOS晶體管(例如:圖9A中的LDMOS晶體管900)的第二截面圖。圖10與圖9A中標號相同的部件具有類似的功能。圖10將結合圖9A進行描述。在圖10的例子中，ESD脈沖Vrese被加至漏極704。[0066]在一個實施例中，當ESD脈沖加至漏極區(qū)域704a和704b時，P型阱206與N型淺漂移區(qū)406形成的PN結(例如:沿邊界408的PN結)被反向偏置。同樣地，P型阱206與N型阱306形成的PN結(例如:沿邊界308的PN結)也被反向偏置。因此，阱206內(nèi)的空穴、淺漂移區(qū)406內(nèi)的電子以及阱306內(nèi)的電子都被耗盡。如圖10所示，負離子電荷(如圖10中的表示)出現(xiàn)在阱206內(nèi)靠近邊界408和邊界308的第一區(qū)域，正離子電荷(如圖10中的“ + ”表示)出現(xiàn)在淺漂移區(qū)406內(nèi)靠近邊界408的第二區(qū)域以及阱306內(nèi)靠近邊界308的第三區(qū)域。因此，正離子電荷和負離子電荷構成了邊界408和邊界308附近的耗盡區(qū)(例如:耗盡區(qū)包括第一區(qū)域、第二區(qū)域以及第三區(qū)域)。正離子電荷和負離子電荷在耗盡區(qū)內(nèi)建立高電場。
[0067]正如圖9A所描述的，集中器706至源極702的距離LI小于漏極704至源極702的距離L2。因此，淺漂移區(qū)406內(nèi)的耗盡區(qū)(例如:第三區(qū)域)無法延伸至超過集中器706的邊界714所在的平面。換句話說，不管摻雜濃度是否均勻分布，淺漂移區(qū)406內(nèi)各深度的耗盡區(qū)都終止于邊界714所在的平面。
[0068]圖11所示為根據(jù)本發(fā)明一個實施例的LDMOS晶體管(例如:圖9A中的LDMOS晶體管900)的第三截面圖。圖11將結合圖9A和圖10進行描述。
[0069]在圖11的實施例中，區(qū)域D1-D2、E1-E2以及F1-F2形成邊界408處的PN結，PN結D1-D2、E1-E2和F1-F2分別位于邊界408不同深度的位置。舉例來說，在阱206中，P型區(qū)域Dl的摻雜濃度高于P型區(qū)域El的摻雜濃度，而P型區(qū)域El的摻雜濃度高于P型區(qū)域Fl的摻雜濃度。類似地，在淺漂移區(qū)406中，N型區(qū)域D2的摻雜濃度高于N型區(qū)域E2的摻雜濃度，而N型區(qū)域E2的摻雜濃度高于N型區(qū)域F2的摻雜濃度。由于淺漂移區(qū)406內(nèi)的區(qū)域D2、E2和F2都延伸至集中器706的邊界714所在的平面，PN結D1_D2、E1_E2和F1-F2在淺漂移區(qū)406內(nèi)的耗盡層寬度都被鉗至基本相等的值XaiPPED。
[0070]圖12所示為根據(jù)本發(fā)明一個實施例的LDMOS晶體管(例如:圖9A中的LDMOS晶體管900)的電場示意圖1200。圖12將結合圖11進行描述。直線1202、1204和1206分別表示了區(qū)域D2、E2和F2內(nèi)的電場。
[0071]如圖12所示，區(qū)域D2、E2和F2的邊界都被鉗至XaiPPED，而不是分別繼續(xù)延伸至XD2、Xe2和父挖。因此，PN結D1-D2、E1-E2和F1-F2的擊穿電壓可分別由軸XcU軸E、豎線1208以及對應直線1202、1204或1206圍住的梯形區(qū)域面積表示。與現(xiàn)有技術中的LDMOS晶體管100 (例如，參考圖1C)相比，不同PN結的擊穿電壓之間的差異減小。
[0072]圖13所示為根據(jù)本發(fā)明一個實施例的LDMOS晶體管中流過邊界408處的PN結的電流與PN結反向電壓的關系曲線圖1300。圖13將結合圖12進行描述。
[0073]在圖13的實施例中，曲線1302、1304和1306分別表示流過PN結D1_D2、E1_E2和F1-F2的電流與PN結D1-D2、E1-E2和F1-F2反向電壓的關系。以曲線1302為例，當PN結D1-D2的反向電壓從零伏特上升至擊穿電壓VD1_D2時，流過PN結D1-D2的電流緩慢地從零安培開始增大。一旦反向電壓達到擊穿電壓VD1_D2，PN結D1-D2被擊穿。此時，由于反彈效應，流過PN結D1-D2的電流迅速上升。PN結E1-E2和F1-F2的工作原理與PN結D1-D2相似，其各自的擊穿電壓為vE1_E2和VF1_F2。
[0074]由于擊穿電壓VE1_E2和VF1_F2與VD1_D2的差異相對較小，當反向電壓達到擊穿電壓VD1-D2后，反向電壓稍許增大即可達到擊穿電壓VE1_E2和VF1_F2，此時PN結E1-E2和F1-F2也被擊穿。因此，襯底電流也流過區(qū)域E1-E2和F1-F2。
[0075]有利的是，如果ESD脈沖觸發(fā)反彈效應，能量可通過多個PN結釋放。由此，降低了流過單個PN結的擊穿電流，從而保護LDMOS晶體管900不被損壞。因此，提升了 LDMOS晶體管900的ESD性能，延長了 LDMOS晶體管900的使用壽命。
[0076]此外，窗708a構成了稱合于漏極區(qū)域704a和集中器706之間的電阻，以及窗708b構成了耦合于漏極區(qū)域704b和集中器706之間的電阻。當施加ESD脈沖時，襯底電流流過窗708a和708b，導致了電阻(窗708a和708b)上額外的電壓降。因此，邊界408處的反向電壓增加，從而擊穿更多的PN結。例如，盡管PN結E1-E2相對于PN結D1-D2具有更高的擊穿電壓，但由于窗708a和708b提高了 PN結E1-E2的反向電壓，PN結E1-E2也能夠被擊穿。由此，通過更多的PN結導通電流來釋放能量，從而進一步提升LDMOS晶體管900的ESD性能。
[0077]此外，阱306為電子流提供了額外的電流通路，例如電流可依次流經(jīng)漏極704、淺漂移區(qū)406、阱306、阱206和源極702。由于一些電子可流過阱306的邊界308，邊界408處的電流密度被進一步降低。因此，進一步提升了 LDMOS晶體管900的ESD性能，并延長了LDMOS晶體管900的使用壽命。
[0078]圖14所示為根據(jù)本發(fā)明一個實施例的LDMOS晶體管(例如:圖9A中的LDMOS晶體管900)的另一版圖1400。圖14與圖9B中標號相同的部件具有類似的功能。在圖14的例子中，LDMOS晶體管900包括位于漏極704前方的集中器1406，其工作原理與圖9B中對應部件類似。在一個實施例中，集中器1406和漏極704之間形成了窗1408。在一個實施例中，集中器1406的摻雜濃度與集中器706的摻雜濃度相同。LDMOS晶體管900可具有其他的版圖設計，并不限于圖9B和圖14所示的實施例。
[0079]圖15所示為根據(jù)本發(fā)明一個實施例的制造LDMOS晶體管的方法的流程示意圖1500。圖15將結合圖2至圖9B進行描述。盡管圖15公開了某些特定的步驟，但這些步驟僅僅作為示例，本發(fā)明同樣適用于圖15所示步驟的變形或其他步驟。具體地，本發(fā)明實施例包括如下步驟:
[0080]在步驟1502中，在第一導電類型的第一阱(例如，阱206)內(nèi)形成第二導電類型的源極(例如，源極702)。
[0081]在步驟1504中，在第一阱內(nèi)形成第二導電類型的漂移區(qū)(例如，淺漂移區(qū)406)，漂移區(qū)與源極分開。
[0082]在步驟1506中，在漂移區(qū)內(nèi)形成第二導電類型的漏極(例如，漏極704)。
[0083]在步驟1508中，在漂移區(qū)內(nèi)形成第二導電類型的集中器(例如，集中器706)，且集中器與漏極分開，集中器至源極的第一距離小于漏極至源極的第二距離。在一個實施例中，漏極包括兩個漏極區(qū)域(例如漏極區(qū)域704a和704b)。集中器形成于兩個漏極區(qū)域之間。在一個實施例中，集中器為第二導電類型的島區(qū)域。在另一個實施例中，集中器包括多個第二導電類型的各自分開的島區(qū)域。在一個實施例中，在漂移區(qū)內(nèi)集中器和漏極之間形成窗，例如:窗708a和708b。窗構成稱合于集中器和漏極之間的電阻。在一個實施例中，在第一阱內(nèi)低于漂移區(qū)處形成第二導電類型的第二阱，例如:阱306。在一個實施例中，在第一阱和LDMOS晶體管的襯底(例如，襯底202)之間形成埋層，例如:埋層204。第二阱的邊界延伸至埋層，使得埋層和第二阱將第一阱和第一導電類型的其他區(qū)域分開。在一個實施例中，第二阱的第一邊界(例如，邊界308)至集中器的第二邊界(例如，邊界714)的第一水平距離小于漂移區(qū)的第三邊界(例如，邊界408)至集中器的第二邊界的第二水平距離。
[0084]如前所述，本發(fā)明的實施例公開了一種橫向擴散金屬氧化物半導體(LDMOS)晶體管及其制造方法。LDMOS晶體管包括:第一導電類型的第一阱；形成于第一阱內(nèi)的第二導電類型的源極；形成于第一阱內(nèi)并與源極分開的第二導電類型的漂移區(qū)；形成于漂移區(qū)內(nèi)的第二導電類型的漏極；及形成于漂移區(qū)內(nèi)并與漏極分開的第二導電類型的集中器。集中器至源極的第一距離小于漏極至源極的第二距離。有利的是，如果ESD脈沖觸發(fā)反彈效應，能量通過LDMOS晶體管中的多個PN結釋放。由此，降低了流過單個PN結的擊穿電流，從而保護LDMOS晶體管不被損壞，提升了 LDMOS晶體管的ESD性能，延長了 LDMOS晶體管的使用壽命O
[0085]本領域技術人員應該理解，在此使用之措辭和表達都是用于說明而非限制，使用這些措辭和表達并不將在此圖示和描述的特性之任何等同物(或部分等同物)排除在發(fā)明范圍之外，在權利要求的范圍內(nèi)可能存在各種修改。其它的修改、變體和替換物也可能存在。因此，權利要求旨在涵蓋所有此類等同物。
【權利要求】
1.一種橫向擴散金屬氧化物半導體晶體管，其特征在于，所述晶體管包括: 第一導電類型的第一阱； 形成于所述第一阱內(nèi)的第二導電類型的源極； 形成于所述第一阱內(nèi)并與所述源極分開的所述第二導電類型的漂移區(qū)； 形成于所述漂移區(qū)內(nèi)的所述第二導電類型的漏極；及 形成于所述漂移區(qū)內(nèi)并與所述漏極分開的所述第二導電類型的集中器，所述集中器至所述源極的第一距離小于所述漏極至所述源極的第二距離。
2.根據(jù)權利要求1所述的橫向擴散金屬氧化物半導體晶體管，其特征在于，所述集中器為所述第二導電類型的島區(qū)域。
3.根據(jù)權利要求1所述的橫向擴散金屬氧化物半導體晶體管，其特征在于，所述晶體管還包括: 形成于所述漂移區(qū)內(nèi)并位于所述集中器和所述漏極之間的窗，所述窗構成耦合于所述集中器和所述漏極之間的電阻。
4.根據(jù)權利要求1所述的橫向擴散金屬氧化物半導體晶體管，其特征在于，所述漏極包括兩個漏極區(qū)域，所述集中器形成于所述兩個漏極區(qū)域之間。
5.根據(jù)權利要求1所述的橫向擴散金屬氧化物半導體晶體管，其特征在于，所述集中器的摻雜濃度大于所述漂移區(qū)的摻雜濃度。
6.根據(jù)權利要求1所述的橫向擴散金屬氧化物半導體晶體管，其特征在于，所述晶體管還包括: 形成于所述第一阱內(nèi)并低于所述漂移區(qū)的所述第二導電類型的第二阱。
7.根據(jù)權利要求6所述的橫向擴散金屬氧化物半導體晶體管，其特征在于，所述晶體管還包括: 形成于所述第一阱和所述橫向擴散金屬氧化物半導體晶體管的襯底之間的所述第二導電類型的埋層，所述第二阱的邊界延伸至所述埋層，所述埋層和所述第二阱將所述第一阱和所述第一導電類型的其他區(qū)域分開。
8.根據(jù)權利要求6所述的橫向擴散金屬氧化物半導體晶體管，其特征在于，所述第二阱的第一邊界至所述集中器的第二邊界的第一水平距離小于所述漂移區(qū)的第三邊界至所述第二邊界的第二水平距離。
9.根據(jù)權利要求6所述的橫向擴散金屬氧化物半導體晶體管，其特征在于，所述第二阱的摻雜濃度低于所述漂移區(qū)的摻雜濃度。
10.根據(jù)權利要求1所述的橫向擴散金屬氧化物半導體晶體管，其特征在于，所述集中器包括多個所述第二導電類型的各自分開的島區(qū)域。
11.一種制造橫向擴散金屬氧化物半導體晶體管的方法，其特征在于，所述方法包括以下步驟: 在第一導電類型的第一阱內(nèi)形成第二導電類型的源極； 在所述第一阱內(nèi)形成所述第二導電類型的漂移區(qū)，所述漂移區(qū)與所述源極分開； 在所述漂移區(qū)內(nèi)形成所述第二導電類型的漏極；及 在所述漂移區(qū)內(nèi)形成所述第二導電類型的集中器，所述集中器與所述漏極分開，所述集中器至所述源極的第一距離小于所述漏極至所述源極的第二距離。
12.根據(jù)權利要求11所述的制造橫向擴散金屬氧化物半導體晶體管的方法，其特征在于，所述方法還包括以下步驟:在所述第一阱內(nèi)低于所述漂移區(qū)處形成所述第二導電類型的第二阱。
13.根據(jù)權利要求12所述的制造橫向擴散金屬氧化物半導體晶體管的方法，其特征在于，所述方法還包括以下步驟: 在所述橫向擴散金屬氧化物半導體晶體管的襯底上方形成所述第二導電類型的埋層；以及 在所述埋層上方形成所述第一阱； 其中，所述第二阱的 邊界延伸至所述埋層，所述埋層和所述第二阱將所述第一阱和所述第一導電類型的其他區(qū)域分開。
14.根據(jù)權利要求12所述的制造橫向擴散金屬氧化物半導體晶體管的方法，其特征在于，所述第二阱的第一邊界至所述集中器的第二邊界的第一水平距離小于所述漂移區(qū)的第三邊界至所述第二邊界的第二水平距離。
15.根據(jù)權利要求11所述的制造橫向擴散金屬氧化物半導體晶體管的方法，其特征在于，所述方法還包括以下步驟: 在所述漂移區(qū)內(nèi)所述集中器和所述漏極之間形成窗，所述窗構成耦合于所述集中器和所述漏極之間的電阻。
16.根據(jù)權利要求11所述的制造橫向擴散金屬氧化物半導體晶體管的方法，其特征在于，所述漏極包括兩個漏極區(qū)域，所述集中器形成于所述兩個漏極區(qū)域之間。
17.根據(jù)權利要求11所述的制造橫向擴散金屬氧化物半導體晶體管的方法，其特征在于，所述集中器為所述第二導電類型的島區(qū)域。
18.根據(jù)權利要求11所述的制造橫向擴散金屬氧化物半導體晶體管的方法，其特征在于，所述集中器包括多個所述第二導電類型的各自分開的島區(qū)域。
【文檔編號】H01L29/06GK103715260SQ201310424148
【公開日】2014年4月9日 申請日期:2013年9月17日 優(yōu)先權日:2012年10月1日
【發(fā)明者】瑪利安烏德瑞·斯班內(nèi), 法瑞爾瑪瑞納斯科 申請人:凹凸電子（武漢）有限公司