半導(dǎo)體器件的制備方法
【專利摘要】本發(fā)明揭示了一種半導(dǎo)體器件的制備方法，所述半導(dǎo)體器件的制備方法先使用應(yīng)力記憶技術(shù)對所述晶體管的溝道區(qū)施加一預(yù)應(yīng)力，再對所述晶體管進(jìn)行金屬硅化工藝。本發(fā)明的半導(dǎo)體器件的制備方法，在進(jìn)行對所述晶體管進(jìn)行金屬硅化工藝之間，先使用應(yīng)力記憶技術(shù)對所述晶體管的溝道區(qū)施加一預(yù)應(yīng)力，該預(yù)應(yīng)力能夠提高半導(dǎo)體器件中溝道區(qū)的應(yīng)力，以提高所述晶體管的載流子遷移率，從而提高所述晶體管的器件性能。
【專利說明】半導(dǎo)體器件的制備方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，特別是涉及一種半導(dǎo)體器件的制備方法。

【背景技術(shù)】
[0002]大規(guī)模集成電路的制造需要大量晶體管元件的供應(yīng)，這些晶體管元件代表用于設(shè)計電路之主要的電路元件。例如，數(shù)億個晶體管可設(shè)置在目前可利用的大規(guī)模集成電路中。一般而言，目前實行有復(fù)數(shù)種工藝技術(shù)，其中，對于復(fù)雜電路(例如微處理器、儲存晶片等)而言，由于CMOS技術(shù)具有操作速度、電力消耗、成本效益的優(yōu)越特性，因此CMOS(互補(bǔ)金屬氧化物半導(dǎo)體，包括P溝道晶體管與N溝道晶體管，即PMOS與N0MS)技術(shù)是目前最有前景的方法。無論是N溝道晶體管或P溝道晶體管，都包括PN接面，該PN接面通過高度摻雜之漏極區(qū)域與源極區(qū)域與設(shè)置在該漏極區(qū)域與該源極區(qū)域之間的反向(inversely)或微弱(weakly)摻雜溝道區(qū)域之間的介面而形成。溝道區(qū)域的導(dǎo)電性(conductivity,亦即，導(dǎo)電溝道的驅(qū)動電流能力)通過形成在溝道區(qū)域附近并通過薄絕緣層而分隔的柵極電極而控制。在由于施加適當(dāng)?shù)目刂齐妷褐翓艠O電極而形成導(dǎo)電溝道之后，溝道區(qū)域的導(dǎo)電性系取決于摻雜物濃度、電荷載子遷移率、以及對于在晶體管寬度方向中溝道區(qū)域之既定延伸(given extens1n)而言的在源極與漏極區(qū)域之間的距離(也稱為溝道長度)。因此，溝道長度的減少，以及與其關(guān)聯(lián)的溝道電阻率(resistivity)的減少，是用于大規(guī)模集成電路之操作速度的增加的主要設(shè)計標(biāo)準(zhǔn)。
[0003]然而，隨著關(guān)鍵尺寸(Critical Dimens1n,簡稱⑶)的持續(xù)減小，需要調(diào)適且可能需要高度復(fù)雜工藝技術(shù)的新發(fā)展，而且也可能由于遷移率的下降而造成較不明顯的性能增益(performance gain),所以已有人建議通過增加對于既定溝道長度的溝道區(qū)域中的電荷載子遷移率而提升晶體管元件的溝道導(dǎo)電性，因此能夠達(dá)到可與需要極度縮放比例(scaled)之關(guān)鍵尺寸的技術(shù)標(biāo)準(zhǔn)的發(fā)展匹敵的性能改善(performance improvement),同時避免或至少延遲與裝置縮放比例關(guān)聯(lián)的許多工藝調(diào)適(adaptat1n)。
[0004]一種增加電荷載子遷移率的有效方法是在CMOS器件中引入應(yīng)力，主要是為了提高器件載流子遷移率，在CMOS期間溝道方向(longitudinal)上張應(yīng)力對NMOS電子遷移率有益，而壓應(yīng)力對PMOS空穴遷移率有益，在溝道寬度方向(transverse)上的張應(yīng)力對NOMS與PMOS器件的載流子遷移率均有益，而在垂直溝道平面方向(out-of-plane)的壓應(yīng)力對NMOS器件電子遷移率有益，張應(yīng)力則對PMOS器件空穴遷移率有益。
[0005]應(yīng)力記憶技術(shù)(SMT,Stress memorizat1n technique)是一種 CMOS 工藝中引入應(yīng)力的方法，現(xiàn)有技術(shù)中CMOS工藝引入應(yīng)力的方法為在晶體管形成金屬硅化物層之后，在所述晶體管上形成接觸蝕刻終止層(CESL, Contact Etch Stop Layer);然后,進(jìn)行退火工藝，在退火過程中，所述接觸蝕刻終止層會對所述晶體管的溝道區(qū)產(chǎn)生張應(yīng)力或壓應(yīng)力(產(chǎn)生張應(yīng)力還是壓應(yīng)力由所述接觸蝕刻終止層的材料決定)；隨后，去除所述接觸蝕刻終止層，產(chǎn)生的張應(yīng)力或壓應(yīng)力記憶在所述晶體管的溝道區(qū)中，該記憶效應(yīng)可以提高所述晶體管的載流子遷移率，從而提高所述晶體管的器件性能。
[0006]然而，隨著關(guān)鍵尺寸的進(jìn)一步縮小，需要對所述晶體管的溝道區(qū)施加更高的應(yīng)力，才能使所述晶體管的載流子遷移率達(dá)到要求，但是，現(xiàn)有技術(shù)的SMT技術(shù)所產(chǎn)生的應(yīng)力已經(jīng)無法滿足器件對應(yīng)力的需要。


【發(fā)明內(nèi)容】

[0007]本發(fā)明的目的在于，提供一種半導(dǎo)體器件的制備方法，能夠提高半導(dǎo)體器件中溝道區(qū)的應(yīng)力，從而提高所述晶體管的器件性能。
[0008]為解決上述技術(shù)問題，一種半導(dǎo)體器件的制備方法，用于對晶體管的溝道區(qū)施加應(yīng)力，所述半導(dǎo)體器件的制備方法包括:先使用應(yīng)力記憶技術(shù)對所述晶體管的溝道區(qū)施加一預(yù)應(yīng)力，再對所述晶體管進(jìn)行金屬硅化工藝。
[0009]進(jìn)一步的，所述半導(dǎo)體器件的制備方法包括:
[0010]提供半導(dǎo)體基底，所述半導(dǎo)體基底上形成有晶體管；
[0011]在所述半導(dǎo)體基底上形成預(yù)應(yīng)力層，所述預(yù)應(yīng)力層覆蓋所述晶體管；
[0012]對所述半導(dǎo)體基底以及所述預(yù)應(yīng)力層進(jìn)行退火工藝；
[0013]去除所述預(yù)應(yīng)力層；
[0014]在所述晶體管上形成金屬硅化物層。
[0015]進(jìn)一步的，所述提供半導(dǎo)體基底，所述半導(dǎo)體基底上形成有晶體管包括如下步驟:
[0016]提供半導(dǎo)體基底，所述半導(dǎo)體基底上形成有所述晶體管的柵極；
[0017]進(jìn)行第一離子注入，以在所述半導(dǎo)體基底上形成所述晶體管的輕摻雜漏區(qū)；
[0018]在所述柵極的側(cè)壁形成側(cè)墻；
[0019]進(jìn)行第二離子注入，以在所述半導(dǎo)體基底上形成所述晶體管的源極區(qū)和漏極區(qū)；其中，所述第二離子注入的濃度高于所述第一離子注入的濃度。
[0020]進(jìn)一步的，在所述晶體管上形成金屬硅化物層步驟之后，還包括:
[0021]在所述半導(dǎo)體基底上形成接觸蝕刻終止層，所述接觸蝕刻終止層覆蓋所述晶體管；
[0022]對所述半導(dǎo)體基底以及所述接觸蝕刻終止層進(jìn)行退火工藝；
[0023]去除所述接觸蝕刻終止層。
[0024]進(jìn)一步的，在所述晶體管上形成金屬硅化物層步驟和在所述半導(dǎo)體基底上形成接觸蝕刻終止層步驟之間，還包括:去除所述側(cè)墻。
[0025]進(jìn)一步的，所述接觸蝕刻終止層的材料為氮化硅。
[0026]進(jìn)一步的，所述預(yù)應(yīng)力層的材料為氮碳化鈦、氮碳化鉭、類金剛石、金屬鈦或氮化硅中的一種或幾種的組合。
[0027]進(jìn)一步的，所述預(yù)應(yīng)力層的厚度為1nm?lOOnm。
[0028]進(jìn)一步的，所述退火工藝為激光退火、快速熱退火或尖峰退火。
[0029]進(jìn)一步的，所述激光退火或快速熱退火的退火溫度為1000°C?1350°C，退火時間為 1ms ?300ms。
[0030]進(jìn)一步的，所述尖峰退火的退火溫度為950°C?1100°C，退火時間為20s?lmin。[0031 ] 進(jìn)一步的，采用干法刻蝕去除所述預(yù)應(yīng)力層。
[0032]進(jìn)一步的，所述晶體管為NMOS晶體管，所述預(yù)應(yīng)力層為張預(yù)應(yīng)力層。
[0033]進(jìn)一步的，所述晶體管為PMOS晶體管，所述預(yù)應(yīng)力層為壓預(yù)應(yīng)力層。
[0034]與現(xiàn)有技術(shù)相比，本發(fā)明提供的半導(dǎo)體器件的制備方法具有以下優(yōu)點:所述半導(dǎo)體器件的制備方法先使用應(yīng)力記憶技術(shù)對所述晶體管的溝道區(qū)施加一預(yù)應(yīng)力，再對所述晶體管進(jìn)行金屬硅化工藝，與現(xiàn)有技術(shù)相比，本發(fā)明的半導(dǎo)體器件的制備方法，在進(jìn)行對所述晶體管進(jìn)行金屬硅化工藝之間，先使用應(yīng)力記憶技術(shù)對所述晶體管的溝道區(qū)施加一預(yù)應(yīng)力，該預(yù)應(yīng)力能夠提高半導(dǎo)體器件中溝道區(qū)的應(yīng)力，以提高所述晶體管的載流子遷移率，從而提高所述晶體管的器件性能。

【專利附圖】

【附圖說明】
[0035]圖1為本發(fā)明一實施例中半導(dǎo)體器件的制備方法的流程圖；
[0036]圖2-圖13為本發(fā)明一實施例中半導(dǎo)體器件的制備方法中器件結(jié)構(gòu)的示意圖。

【具體實施方式】
[0037]下面將結(jié)合示意圖對本發(fā)明的半導(dǎo)體器件的制備方法進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對本發(fā)明的限制。
[0038]為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能和結(jié)構(gòu)，因為它們會使本發(fā)明由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實際實施例的開發(fā)中，必須做出大量實施細(xì)節(jié)以實現(xiàn)開發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個實施例改變?yōu)榱硪粋€實施例。另外，應(yīng)當(dāng)認(rèn)為這種開發(fā)工作可能是復(fù)雜和耗費時間的，但是對于本領(lǐng)域技術(shù)人員來說僅僅是常規(guī)工作。
[0039]在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。
[0040]本發(fā)明的核心思想在于，提供一種半導(dǎo)體器件的制備方法，所述半導(dǎo)體器件的制備方法先使用應(yīng)力記憶技術(shù)對所述晶體管的溝道區(qū)施加一預(yù)應(yīng)力，再對所述晶體管進(jìn)行金屬硅化工藝，本發(fā)明的半導(dǎo)體器件的制備方法，在進(jìn)行對所述晶體管進(jìn)行金屬硅化工藝之間，先使用應(yīng)力記憶技術(shù)對所述晶體管的溝道區(qū)施加一預(yù)應(yīng)力，該預(yù)應(yīng)力能夠提高半導(dǎo)體器件中溝道區(qū)的應(yīng)力，以提高所述晶體管的載流子遷移率，從而提高所述晶體管的器件性倉泛。
[0041]進(jìn)一步的，結(jié)合上述核心思想，本發(fā)明提供的半導(dǎo)體器件的制備方法，包括:
[0042]步驟S11，提供半導(dǎo)體基底，所述半導(dǎo)體基底上形成有晶體管；
[0043]步驟S12，在所述半導(dǎo)體基底上形成預(yù)應(yīng)力層，所述預(yù)應(yīng)力層覆蓋所述晶體管；
[0044]步驟S13，對所述半導(dǎo)體基底以及所述預(yù)應(yīng)力層進(jìn)行退火工藝；
[0045]步驟S14,去除所述預(yù)應(yīng)力層；
[0046]步驟S15，在所述晶體管上形成金屬硅化物層。
[0047]以下列舉所述半導(dǎo)體器件的制備方法的幾個實施例，以清楚說明本發(fā)明的內(nèi)容，應(yīng)當(dāng)明確的是，本發(fā)明的內(nèi)容并不限制于以下實施例，其他通過本領(lǐng)域普通技術(shù)人員的常規(guī)技術(shù)手段的改進(jìn)亦在本發(fā)明的思想范圍之內(nèi)。
[0048]請結(jié)合圖1以及圖2-圖13，具體說明本發(fā)明的半導(dǎo)體器件的制備方法。其中，圖1為本發(fā)明一實施例中半導(dǎo)體器件的制備方法的流程圖，圖2-圖13為本發(fā)明一實施例中半導(dǎo)體器件的制備方法中器件結(jié)構(gòu)的示意圖。
[0049]首先，進(jìn)行步驟S11，提供半導(dǎo)體基底，所述半導(dǎo)體基底上形成有晶體管。其中，所述晶體管可以為NMOS晶體管或PMOS晶體管，當(dāng)所述晶體管為NMOS晶體管時，在步驟S12中形成的所述預(yù)應(yīng)力層為張預(yù)應(yīng)力層；當(dāng)所述晶體管為PMOS晶體管時，在步驟S12中形成的所述預(yù)應(yīng)力層為壓預(yù)應(yīng)力層。在本實施例中，所述步驟Sll包括以下分步:
[0050]分步一:提供半導(dǎo)體基底100，所述半導(dǎo)體基底100上形成有所述晶體管的柵極111，如圖2所示。其中，所述半導(dǎo)體基底100還包括隔離區(qū)等必要結(jié)構(gòu)，此為本領(lǐng)域的公知常識，在此不作贅述；
[0051]分步二:，進(jìn)行低濃度離子注入，以在所述半導(dǎo)體基底100上形成所述晶體管的輕摻雜漏區(qū)112,如圖3所示；
[0052]分步三:在所述柵極111的側(cè)壁形成側(cè)墻113，如圖4所示，其中，所述側(cè)墻113可以為氧化物側(cè)墻或氮化物側(cè)墻中的一種或組合；
[0053]分步四:采用常規(guī)方法進(jìn)行高濃度離子注入，以在所述半導(dǎo)體基底100上形成所述晶體管的源極區(qū)114和漏極區(qū)115，從而形成所述晶體管110，如圖5所示。其中，所述晶體管110具有輕摻雜漏區(qū)112、源極區(qū)114、漏極區(qū)115以及溝道區(qū)116。
[0054]然后，進(jìn)行步驟S12，在所述半導(dǎo)體基底100上形成預(yù)應(yīng)力層120，所述預(yù)應(yīng)力層120覆蓋所述晶體管110，如圖6所示。較佳的，所述預(yù)應(yīng)力層120的材料為氮碳化鈦、氮碳化鉭、類金剛石、金屬鈦或氮化硅中的一種或幾種的組合，可以為所述晶體管110的溝道區(qū)116產(chǎn)生合適的應(yīng)力，并不會對步驟S15中的金屬硅化物層產(chǎn)生影響。較佳的，所述預(yù)應(yīng)力層120的厚度為1nm?10nm,優(yōu)選為20nm、50nm、80nm,可以為所述晶體管110的溝道區(qū)116產(chǎn)生合適的應(yīng)力。但所述預(yù)應(yīng)力層120的厚度并不限于為1nm?lOOnm，可以更厚或更薄，具體由工藝制程決定?？梢酝ㄟ^控制所述預(yù)應(yīng)力層120的材料來控制所述預(yù)應(yīng)力層120為張預(yù)應(yīng)力層(對所述晶體管110的溝道區(qū)116產(chǎn)生張應(yīng)力)還是壓預(yù)應(yīng)力層(對所述晶體管I1的溝道區(qū)116產(chǎn)生壓應(yīng)力)，此為本領(lǐng)域的公知常識，在此不作贅述。
[0055]接著，進(jìn)行步驟S13，對所述半導(dǎo)體基底100以及所述預(yù)應(yīng)力層120進(jìn)行退火工藝，在退火工藝時，所述預(yù)應(yīng)力層120產(chǎn)生的應(yīng)力施加給所述柵極111，如圖7所示，所述柵極111將該應(yīng)力傳遞給溝道區(qū)116，以提高所述晶體管110的載流子遷移率，從而提高所述晶體管110的器件性能。
[0056]其中，所述退火工藝可以為激光退火、快速熱退火或尖峰退火，所述激光退火或快速熱退火的退火溫度較佳的為1000°c?1350°C，退火時間較佳的為1ms?300ms，所述尖峰退火的退火溫度較佳的為950°C?1100°C，退火時間較佳的為20s?lmin，均可以為所述晶體管110的溝道區(qū)116產(chǎn)生合適的應(yīng)力。
[0057]隨后，進(jìn)行步驟S14，去除所述預(yù)應(yīng)力層120，如圖8所示。較佳的，采用干法刻蝕去除所述預(yù)應(yīng)力層120，但也可以采用濕法刻蝕去除所述預(yù)應(yīng)力層120。雖然所述預(yù)應(yīng)力層120被去除，但在步驟S13中所述預(yù)應(yīng)力層120產(chǎn)生的應(yīng)力保存在所述柵極111中，所述柵極111會繼續(xù)將該應(yīng)力傳遞給溝道區(qū)116，以提高所述晶體管110的載流子遷移率，從而提高所述晶體管110的器件性能。
[0058]最后，進(jìn)行步驟S15，在所述晶體管110上形成金屬硅化物層130，如圖9所示。
[0059]在本實施例中，在步驟S15之后，還可以進(jìn)行CESL的制備，以進(jìn)一步提高所述溝道區(qū)116的應(yīng)力，進(jìn)一步提聞所述晶體管110的載流子遷移率，從而進(jìn)一步提聞所述晶體管110的器件性能。
[0060]較佳的，在進(jìn)行CESL工藝之前，還包括去除所述側(cè)墻113，如圖10所示，從而可以使接觸蝕刻終止層更靠近所述溝道區(qū)116，以提高所述溝道區(qū)116的應(yīng)力。
[0061]接著，進(jìn)行CESL工藝，所述CESL工藝包括以下子步:
[0062]第一子步:在所述半導(dǎo)體基底100上形成接觸蝕刻終止層140，所述接觸蝕刻終止層140覆蓋所述晶體管110,如圖11所示；
[0063]第二子步:對所述半導(dǎo)體基底100以及所述接觸蝕刻終止層140進(jìn)行退火工藝，在退火工藝時，所述接觸蝕刻終止層140產(chǎn)生的應(yīng)力施加給所述柵極111，如圖12所示，所述柵極111并將該應(yīng)力傳遞給溝道區(qū)116，以提高所述晶體管110的載流子遷移率，從而提高所述晶體管110的器件性能；
[0064]第三子步:去除所述接觸蝕刻終止層140，如圖13所示。雖然所述接觸蝕刻終止層140被去除，但在第二子步中所述接觸蝕刻終止層140產(chǎn)生的應(yīng)力保存在所述柵極111中，所述柵極111會繼續(xù)將該應(yīng)力傳遞給溝道區(qū)116，以提高所述晶體管110的載流子遷移率，從而提高所述晶體管110的器件性能。
[0065]本發(fā)明的較佳實施例如上所述，但本發(fā)明并不限于上述實施例。例如，所述半導(dǎo)體器件的制備方法還可以包括以下步驟:
[0066]步驟S101，提供半導(dǎo)體基底，所述半導(dǎo)體基底上形成有所述晶體管的柵極；
[0067]步驟S102，進(jìn)行低濃度離子注入，以在所述半導(dǎo)體基底上形成所述晶體管的輕摻雜漏區(qū)；
[0068]步驟S103，在所述柵極的側(cè)壁形成側(cè)墻；
[0069]步驟S104，進(jìn)行高濃度離子注入，以在所述半導(dǎo)體基底上形成所述晶體管的源極區(qū)和漏極區(qū)；
[0070]步驟S105，在所述半導(dǎo)體基底上形成預(yù)應(yīng)力層，所述預(yù)應(yīng)力層覆蓋所述晶體管；
[0071]步驟S106，對所述半導(dǎo)體基底以及所述預(yù)應(yīng)力層進(jìn)行退火工藝；
[0072]步驟S107，選擇性去除所述預(yù)應(yīng)力層，并保留所述柵極的側(cè)壁上的所述預(yù)應(yīng)力層；
[0073]步驟S108，在所述晶體管上形成金屬硅化物層；
[0074]步驟S109,去除剩余的所述預(yù)應(yīng)力層；
[0075]步驟S110，在所述半導(dǎo)體基底上形成接觸蝕刻終止層，所述接觸蝕刻終止層覆蓋所述晶體管；
[0076]步驟S111，對所述半導(dǎo)體基底以及所述接觸蝕刻終止層進(jìn)行退火工藝；
[0077]步驟S112，去除所述接觸蝕刻終止層。
[0078]采用步驟SlOl?步驟S112的方法，亦可以先使用應(yīng)力記憶技術(shù)對所述晶體管的溝道區(qū)施加一預(yù)應(yīng)力，亦能夠提高半導(dǎo)體器件中溝道區(qū)的應(yīng)力，從而達(dá)到提高所述晶體管的器件性能的有益效果。
[0079]綜上所述，本發(fā)明提供一種半導(dǎo)體器件的制備方法，所述半導(dǎo)體器件的制備方法先使用應(yīng)力記憶技術(shù)對所述晶體管的溝道區(qū)施加一預(yù)應(yīng)力，再對所述晶體管進(jìn)行金屬硅化工藝。與現(xiàn)有技術(shù)相比，本發(fā)明提供的半導(dǎo)體器件的制備方法具有以下優(yōu)點:
[0080]本發(fā)明的半導(dǎo)體器件的制備方法，在進(jìn)行對所述晶體管進(jìn)行金屬硅化工藝之間，先使用應(yīng)力記憶技術(shù)對所述晶體管的溝道區(qū)施加一預(yù)應(yīng)力，該預(yù)應(yīng)力能夠提高半導(dǎo)體器件中溝道區(qū)的應(yīng)力，以提高所述晶體管的載流子遷移率，從而提高所述晶體管的器件性能。
[0081]顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體器件的制備方法，用于對晶體管的溝道區(qū)施加應(yīng)力，所述半導(dǎo)體器件的制備方法包括:先使用應(yīng)力記憶技術(shù)對所述晶體管的溝道區(qū)施加一預(yù)應(yīng)力，再對所述晶體管進(jìn)行金屬硅化工藝。
2.如權(quán)利要求1所述的半導(dǎo)體器件的制備方法，其特征在于，所述半導(dǎo)體器件的制備方法包括: 提供半導(dǎo)體基底，所述半導(dǎo)體基底上形成有晶體管； 在所述半導(dǎo)體基底上形成預(yù)應(yīng)力層，所述預(yù)應(yīng)力層覆蓋所述晶體管； 對所述半導(dǎo)體基底以及所述預(yù)應(yīng)力層進(jìn)行退火工藝； 去除所述預(yù)應(yīng)力層； 在所述晶體管上形成金屬硅化物層。
3.如權(quán)利要求2所述的半導(dǎo)體器件的制備方法，其特征在于，所述提供半導(dǎo)體基底，所述半導(dǎo)體基底上形成有晶體管包括如下步驟: 提供半導(dǎo)體基底，所述半導(dǎo)體基底上形成有所述晶體管的柵極； 進(jìn)行第一離子注入，以在所述半導(dǎo)體基底上形成所述晶體管的輕摻雜漏區(qū)； 在所述柵極的側(cè)壁形成側(cè)墻； 進(jìn)行第二離子注入，以在所述半導(dǎo)體基底上形成所述晶體管的源極區(qū)和漏極區(qū)；其中，所述第二離子注入的濃度高于所述第一離子注入的濃度。
4.如權(quán)利要求3所述的半導(dǎo)體器件的制備方法，其特征在于，在所述晶體管上形成金屬硅化物層步驟之后，還包括: 在所述半導(dǎo)體基底上形成接觸蝕刻終止層，所述接觸蝕刻終止層覆蓋所述晶體管； 對所述半導(dǎo)體基底以及所述接觸蝕刻終止層進(jìn)行退火工藝； 去除所述接觸蝕刻終止層。
5.如權(quán)利要求4所述的半導(dǎo)體器件的制備方法，其特征在于，在所述晶體管上形成金屬硅化物層步驟和在所述半導(dǎo)體基底上形成接觸蝕刻終止層步驟之間，還包括:去除所述側(cè)墻。
6.如權(quán)利要求4所述的半導(dǎo)體器件的制備方法，其特征在于，所述接觸蝕刻終止層的材料為氮化硅。
7.如權(quán)利要求2-6中任意一項所述的半導(dǎo)體器件的制備方法，其特征在于，所述預(yù)應(yīng)力層的材料為氮碳化鈦、氮碳化鉭、類金剛石、金屬鈦或氮化硅中的一種或幾種的組合。
8.如權(quán)利要求2-6中任意一項所述的半導(dǎo)體器件的制備方法，其特征在于，所述預(yù)應(yīng)力層的厚度為1nm?lOOnm。
9.如權(quán)利要求2-6中任意一項所述的半導(dǎo)體器件的制備方法，其特征在于，采用激光退火、快速熱退火或尖峰退火對所述半導(dǎo)體基底以及所述預(yù)應(yīng)力層進(jìn)行退火工藝。
10.如權(quán)利要求9所述的半導(dǎo)體器件的制備方法，其特征在于，所述激光退火或快速熱退火的退火溫度為1000°C?1350°C，退火時間為1ms?300ms。
11.如權(quán)利要求9所述的半導(dǎo)體器件的制備方法，其特征在于，所述尖峰退火的退火溫度為950°C~ 1100°C，退火時間為20s?Imin。
12.如權(quán)利要求2-6中任意一項所述的半導(dǎo)體器件的制備方法，其特征在于，采用干法刻蝕去除所述預(yù)應(yīng)力層。
13.如權(quán)利要求2所述的半導(dǎo)體器件的制備方法，其特征在于，所述晶體管為NMOS晶體管，所述預(yù)應(yīng)力層為張預(yù)應(yīng)力層。
14.如權(quán)利要求2所述的半導(dǎo)體器件的制備方法，其特征在于，所述晶體管為PMOS晶體管，所述預(yù)應(yīng)力層為壓預(yù)應(yīng)力層。
【文檔編號】H01L21/8238GK104465517SQ201310435716
【公開日】2015年3月25日 申請日期:2013年9月23日 優(yōu)先權(quán)日:2013年9月23日
【發(fā)明者】趙猛 申請人:中芯國際集成電路制造(上海)有限公司