半導(dǎo)體器件的制備方法
【專利摘要】本發(fā)明揭示了一種半導(dǎo)體器件的制備方法，在半導(dǎo)體襯底的淺溝槽的頂部角落注入原子量大于100的注入元素。在本發(fā)明中，所述淺溝槽的頂部角落的注入元素的質(zhì)量較大，不易發(fā)生逃逸，可以對(duì)淺摻雜區(qū)的元素進(jìn)行補(bǔ)償；并且，所述注入元素位于所述淺溝槽的頂部角落，可以阻擋所述淺摻雜區(qū)的元素的逃逸，從而減少或避免器件的雙峰效應(yīng)所引發(fā)的在低于閾值電壓條件下容易發(fā)生的靠近淺溝槽頂部角落的器件提前開啟所造成的漏電，提高器件的電性能。
【專利說明】半導(dǎo)體器件的制備方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別是涉及一種半導(dǎo)體器件的制備方法。

【背景技術(shù)】
[0002]集成電路制程的快速發(fā)展，使得半導(dǎo)體器件日益積集化與微小化。而隨著半導(dǎo)體器件的積集化，半導(dǎo)體組件的尺寸與隔離半導(dǎo)體組件的隔離結(jié)構(gòu)的大小也隨之縮減。因此，在半導(dǎo)體制程中，形成良好的隔離結(jié)構(gòu)顯得十分關(guān)鍵。常見的一種形成隔離結(jié)構(gòu)的方法是借助局部氧化形成場(chǎng)氧化層(Local Oxidat1n of Silicon,簡(jiǎn)稱LOCOS),然而，該方法對(duì)于積集度高的半導(dǎo)體裝置而言并不適合，同一產(chǎn)生鳥嘴侵蝕的問題(Bird’ s beakencroachment)。因此，目前以淺溝槽隔離(shallow trench isolat1n,簡(jiǎn)稱STI)制程成為主流，特別適用于次微米以下的集成電路制程。
[0003]在現(xiàn)有技術(shù)的淺溝槽隔離技術(shù)中，由于淺溝槽頂部角落(corner，淺摻雜區(qū)110與溝槽隔離120相鄰區(qū)的半導(dǎo)體襯底100，如圖1中圓形區(qū)域)沒有很好的圓潤(rùn)化工藝處理，往往會(huì)出現(xiàn)在低于閾值電壓條件下靠近淺溝槽頂部角落的器件提前開啟所造成的漏電現(xiàn)象的產(chǎn)生，即所謂的器件的雙峰效應(yīng)。如圖1所示，半導(dǎo)體襯底100內(nèi)具有淺溝槽101，淺溝槽101內(nèi)形成有溝槽隔離120。在溝槽隔離120兩側(cè)的半導(dǎo)體襯底100具有淺摻雜區(qū)110。以NMOS為例，淺摻雜區(qū)110中摻雜主要是硼元素(B)及其化合物(BF2)。但是，位于所述淺溝槽101的頂部角落的硼元素會(huì)在后續(xù)熱處理工藝中向低濃度的淺溝槽隔離區(qū)域發(fā)生遷移逃逸，使得頂部角落的硼元素的濃度低于其他溝道部分淺摻雜區(qū)110中硼元素的濃度，從而造成在低于閾值電壓條件下靠近淺溝槽頂部角落的器件容易提前開啟而產(chǎn)生漏電。
[0004]由于，位于所述淺溝槽101的頂部角落的摻雜元素的濃度較低，造成在低于閾值電壓條件下靠近淺溝槽頂部角落的器件容易提前開啟而產(chǎn)生漏電，從而造成器件的雙峰效應(yīng)嚴(yán)重，影響器件的電性能。因此，如何提供一種半導(dǎo)體器件的制備方法，能減少或避免這種漏電，提高器件的電性能，已成為本領(lǐng)域技術(shù)人員需要解決的問題。


【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于，提供一種半導(dǎo)體器件的制備方法，能減少或避免器件的雙峰效應(yīng)，提聞器件的電性能。
[0006]為解決上述技術(shù)問題，本發(fā)明提供一種半導(dǎo)體器件的制備方法，包括:在半導(dǎo)體襯底的淺溝槽的頂部角落注入原子量大于100的注入元素。
[0007]進(jìn)一步的，所述半導(dǎo)體器件的制備方法包括:
[0008]提供所述半導(dǎo)體襯底；
[0009]在所述半導(dǎo)體襯底上制備掩膜圖形；
[0010]以所述掩膜圖形為掩模，對(duì)所述半導(dǎo)體襯底進(jìn)行離子注入工藝，以形成重元素?fù)诫s區(qū)，其中，所述注入元素的原子量大于100 ；
[0011]對(duì)所述半導(dǎo)體襯底進(jìn)行刻蝕工藝，以在所述半導(dǎo)體襯底中形成所述淺溝槽，并保留所述淺溝槽的頂部角落的所述重元素?fù)诫s區(qū)。
[0012]進(jìn)一步的，所述掩膜圖形的材料為氧化物或氮化物。
[0013]進(jìn)一步的，所述掩膜圖形的厚度為50nm?500nm。
[0014]進(jìn)一步的，所述以所述掩膜圖形為掩模，對(duì)所述半導(dǎo)體襯底進(jìn)行離子注入工藝，以形成重元素?fù)诫s區(qū)的步驟，包括:
[0015]以所述掩膜圖形為掩模，對(duì)所述半導(dǎo)體襯底進(jìn)行垂直離子注入工藝，形成預(yù)重元素?fù)诫s區(qū)；
[0016]對(duì)所述預(yù)重元素?fù)诫s區(qū)進(jìn)行退火工藝，以形成所述重元素?fù)诫s區(qū)；
[0017]在所述掩膜圖形的側(cè)壁形成一側(cè)墻。
[0018]進(jìn)一步的，所述退火工藝的溫度為800°C?1200°C，所述退火工藝的時(shí)間為Ih?4h0
[0019]進(jìn)一步的，所述側(cè)墻的材料為氧化物或氮化物。
[0020]進(jìn)一步的，采用低壓力化學(xué)氣相沉積法在所述掩膜圖形的側(cè)壁形成一側(cè)墻。
[0021]進(jìn)一步的,所述側(cè)墻的厚度為5nm?50nm。
[0022]進(jìn)一步的，所述半導(dǎo)體器件的制備方法還包括:在所述淺溝槽內(nèi)生長(zhǎng)一內(nèi)襯氧化物。
[0023]進(jìn)一步的，所述內(nèi)襯氧化物的厚度為5nm?50nm。
[0024]進(jìn)一步的，所述半導(dǎo)體器件為NM0S，所述注入元素為銦元素；或所述半導(dǎo)體器件為PM0S,所述注入元素為鋪元素。
[0025]與現(xiàn)有技術(shù)相比，本發(fā)明提供的半導(dǎo)體器件的制備方法具有以下優(yōu)點(diǎn):
[0026]本發(fā)明提供的半導(dǎo)體器件的制備方法，在半導(dǎo)體襯底的淺溝槽的頂部角落注入原子量大于100的注入元素，與現(xiàn)有技術(shù)相比，所述淺溝槽的頂部角落的注入元素的質(zhì)量較大，不易發(fā)生逃逸，可以對(duì)淺摻雜區(qū)的元素進(jìn)行補(bǔ)償；并且，所述注入元素位于所述淺溝槽的頂部角落，可以阻擋所述淺摻雜區(qū)的元素的逃逸，從而減少或避免在低于閾值電壓條件下容易發(fā)生的靠近淺溝槽頂部角落的器件提前開啟所造成的漏電，提高器件的電性能。

【專利附圖】

【附圖說明】
[0027]圖1為現(xiàn)有技術(shù)中半導(dǎo)體器件的示意圖；
[0028]圖2為本發(fā)明一實(shí)施例中半導(dǎo)體器件的制備方法的流程圖；
[0029]圖3-圖9為本發(fā)明一實(shí)施例中半導(dǎo)體器件的制備方法中器件結(jié)構(gòu)的示意圖；
[0030]圖10為本發(fā)明另一實(shí)施例中半導(dǎo)體器件的制備方法中器件結(jié)構(gòu)的示意圖。

【具體實(shí)施方式】
[0031]下面將結(jié)合示意圖對(duì)本發(fā)明的半導(dǎo)體器件的制備方法進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實(shí)現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對(duì)于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對(duì)本發(fā)明的限制。
[0032]為了清楚，不描述實(shí)際實(shí)施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能和結(jié)構(gòu)，因?yàn)樗鼈儠?huì)使本發(fā)明由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實(shí)際實(shí)施例的開發(fā)中，必須做出大量實(shí)施細(xì)節(jié)以實(shí)現(xiàn)開發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個(gè)實(shí)施例改變?yōu)榱硪粋€(gè)實(shí)施例。另外，應(yīng)當(dāng)認(rèn)為這種開發(fā)工作可能是復(fù)雜和耗費(fèi)時(shí)間的，但是對(duì)于本領(lǐng)域技術(shù)人員來說僅僅是常規(guī)工作。
[0033]在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本發(fā)明實(shí)施例的目的。
[0034]本發(fā)明的核心思想在于，提供一種半導(dǎo)體器件的制備方法，在半導(dǎo)體襯底的淺溝槽的頂部角落注入原子量大于100的注入元素。在本發(fā)明的半導(dǎo)體器件的制備方法中，所述淺溝槽的頂部角落的注入元素的質(zhì)量較大，不易發(fā)生逃逸，可以對(duì)淺摻雜區(qū)的元素進(jìn)行補(bǔ)償；并且，所述注入元素位于所述淺溝槽的頂部角落，可以阻擋所述淺摻雜區(qū)的元素的逃逸，從而減少或避免器件的雙峰效應(yīng)所引發(fā)的在低于閾值電壓條件下容易發(fā)生的靠近淺溝槽頂部角落的器件提前開啟所造成的漏電，提高器件的電性能。
[0035]進(jìn)一步的，根據(jù)上述核心思想，本發(fā)明提供一種半導(dǎo)體器件的制備方法，包括:
[0036]步驟SI I，提供所述半導(dǎo)體襯底；
[0037]步驟S12，在所述半導(dǎo)體襯底上制備掩膜圖形；
[0038]步驟S13，以所述掩膜圖形為掩模，對(duì)所述半導(dǎo)體襯底進(jìn)行離子注入工藝，以形成重元素?fù)诫s區(qū)，其中，所述注入元素的原子量大于100 ；
[0039]步驟S14，對(duì)所述半導(dǎo)體襯底進(jìn)行刻蝕工藝，以在所述半導(dǎo)體襯底中形成所述淺溝槽，并保留所述淺溝槽的頂部角落的所述重元素?fù)诫s區(qū)。
[0040]以下請(qǐng)參考圖2以及圖3-圖9具體說明所述半導(dǎo)體器件的制備方法，其中，圖2為本發(fā)明一實(shí)施例中半導(dǎo)體器件的制備方法的流程圖，圖3-圖9為本發(fā)明一實(shí)施例中半導(dǎo)體器件的制備方法中器件結(jié)構(gòu)的示意圖。在本實(shí)施例中，所述半導(dǎo)體器件為NM0S。
[0041]首先，如圖2所示，進(jìn)行步驟S11，步驟S11，提供所述半導(dǎo)體襯底200，如圖3所不。其中，所述基底200可以為未慘雜的單晶娃襯底、慘雜有雜質(zhì)的單晶娃襯底、絕緣體上硅(SOI)襯底或硅鍺(SiGe)襯底等，在本實(shí)施例中，所述基底200由單晶硅材料構(gòu)成。所述基底200還包括有源區(qū)等必要器件，此為本領(lǐng)域的公知常識(shí)，在此不作贅述。
[0042]然后，進(jìn)行步驟S12，在所述半導(dǎo)體襯底200上制備掩膜圖形。較佳的，可以先在所述半導(dǎo)體襯底200上制備一犧牲氧化層210，在所述犧牲氧化層210制備一掩膜層220，如圖3所示。然后采用光刻工藝，在所述掩膜層220制備出圖案，形成掩膜圖形220A，如圖4所示。其中，所述掩膜圖形220A的材料較佳的為氧化物或氮化物,作為硬質(zhì)掩模(hardmask),但所述掩膜圖形220A的材料和制備過程并不限于上述描述。其中，所述掩膜圖形220A的厚度較佳的為50nm?500nm,優(yōu)選的為100nm、200nm、300nm等,但所述掩膜圖形220A的厚度并不限于為50nm?500nm，只要所述掩膜圖形220A的厚度可以在步驟S13中阻擋離子注入，并且可以在步驟S14中作為刻蝕的阻擋，亦在本發(fā)明的思想范圍之內(nèi)。
[0043]接著，進(jìn)行步驟S13，以所述掩膜圖形220A為掩模，對(duì)所述半導(dǎo)體襯底200進(jìn)行離子注入工藝，以形成重元素?fù)诫s區(qū)，其中，所述注入元素的原子量大于100。由于在本實(shí)施例中，所述半導(dǎo)體器件為NM0S，所以，所述注入元素較佳的為銦元素，但所述注入元素并不限于為銦元素，還可以為鎵元素、鉈元素等。在本實(shí)施例中，步驟S13具體包括:
[0044]第一子步:以所述掩膜圖形220A為掩模，對(duì)所述半導(dǎo)體襯底200進(jìn)行垂直離子注入工藝，形成預(yù)重元素?fù)诫s區(qū)230，如圖5所示。其中，離子注入的深度并不做具體限制，具體由工藝參數(shù)決定，較佳的可以與后續(xù)的淺摻雜的深度相當(dāng)，例如，當(dāng)淺摻雜的深度為50nm,則第一子步的離子注入的深度可以為40nm?60nm,優(yōu)選50nm ；
[0045]第二子步:對(duì)所述預(yù)重元素?fù)诫s區(qū)230進(jìn)行退火工藝，以形成所述重元素?fù)诫s區(qū)230A，以使得所述注入元素分布地更均勻，如圖6所示。其中，所述退火工藝的溫度為800°C?1200°C，優(yōu)選為100°C，所述退火工藝的時(shí)間為Ih?4h，優(yōu)選為2h。但所述退火工藝的溫度和時(shí)間并不限于上述范圍；
[0046]第三子步:在所述掩膜圖形220A的側(cè)壁形成一側(cè)墻240，如圖7所示。較佳的，的材料為氧化物或氮化物，可以在步驟S14中很好的阻擋刻蝕的損傷。可以采用低壓力化學(xué)氣相沉積法在所述掩膜圖形220A的側(cè)壁形成所述側(cè)墻240，可以形成厚度均勻的所述側(cè)墻240。其中，所述側(cè)墻240的厚度較佳的為5nm?50nm,優(yōu)選為10nm、20nm、30nm等，但所述側(cè)墻240的厚度并不限于為5nm?50nm，具體由淺溝槽的寬度決定。在步驟S14中，所述側(cè)墻240的存在可以使得所述淺溝槽201的頂部角落的所述重元素?fù)诫s區(qū)230得到很好的保
&3甶O
[0047]在本實(shí)施例中，所述第二子步和第三子步的順序不做限制，可以先進(jìn)行第三子步，再進(jìn)行第二子步，亦在本發(fā)明的思想范圍之內(nèi)。
[0048]步驟S14，對(duì)所述半導(dǎo)體襯底200進(jìn)行刻蝕工藝，以在所述半導(dǎo)體襯底200中形成所述淺溝槽201，并保留所述淺溝槽201的頂部角落的所述重元素?fù)诫s區(qū)230，如圖8所示。所述淺溝槽201的頂部角落的注入元素的質(zhì)量較大，不易發(fā)生逃逸，在后續(xù)工藝中，可以對(duì)淺摻雜區(qū)的元素進(jìn)行補(bǔ)償；并且，所述注入元素位于所述淺溝槽201的頂部角落，可以阻擋所述淺摻雜區(qū)的元素的逃逸，從而減少或避免器件的雙峰效應(yīng)所引發(fā)的漏電，提高器件的電性能。
[0049]在本實(shí)施例中，在步驟S14之后，還包括:在所述淺溝槽201內(nèi)生長(zhǎng)一內(nèi)襯氧化物250，如圖9所示。較佳的，所述內(nèi)襯氧化物250的厚度為5nm?50nm，優(yōu)選為10nm、20nm、30nm等。所述內(nèi)襯氧化物250可以進(jìn)一步地對(duì)淺溝槽頂部角落進(jìn)行圓潤(rùn)化處理從而減少或避免上述漏電，提高器件的電性能。
[0050]本發(fā)明的較佳實(shí)施例如上所述，但本發(fā)明并不限于上述實(shí)施例。例如，所述半導(dǎo)體器件并不限于為NM0S，所述半導(dǎo)體器件還可以為PM0S，當(dāng)所述半導(dǎo)體器件為PMOS時(shí)，所述注入元素可以為銻元素；另外，步驟S13并不限于三個(gè)子步，步驟S13還可以為:以所述掩膜圖形220A為掩模，對(duì)所述半導(dǎo)體襯底200進(jìn)行旋轉(zhuǎn)離子注入工藝，形成預(yù)重元素?fù)诫s區(qū)，再經(jīng)過退火工藝后，形成重元素?fù)诫s區(qū)230A,如圖10所示。在圖10中，相同的標(biāo)號(hào)表示圖3-圖9中形同的區(qū)域。采用旋轉(zhuǎn)離子注入工藝的方法，亦可以在所述淺溝槽201的頂部角落形成所述重元素?fù)诫s區(qū)230，亦在本發(fā)明的思想范圍之內(nèi)。
[0051]綜上所述，本發(fā)明提供一種半導(dǎo)體器件的制備方法，半導(dǎo)體器件的制備方法包括在半導(dǎo)體襯底的淺溝槽的頂部角落注入原子量大于100的注入元素。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn):
[0052]本發(fā)明提供的半導(dǎo)體器件的制備方法，所述淺溝槽的頂部角落的注入元素的質(zhì)量較大，不易發(fā)生逃逸，可以對(duì)淺摻雜區(qū)的元素進(jìn)行補(bǔ)償；并且，所述注入元素位于所述淺溝槽的頂部角落，可以阻擋所述淺摻雜區(qū)的元素的逃逸，從而減少或避免器件的雙峰效應(yīng)所引發(fā)的在低于閾值電壓條件下容易發(fā)生的靠近淺溝槽頂部角落的器件提前開啟所造成的漏電，提高器件的電性能。
[0053]顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體器件的制備方法，包括:在半導(dǎo)體襯底的淺溝槽的頂部角落注入原子量大于100的注入元素。
2.如權(quán)利要求1所述的半導(dǎo)體器件的制備方法，其特征在于，所述半導(dǎo)體器件的制備方法包括: 提供所述半導(dǎo)體襯底； 在所述半導(dǎo)體襯底上制備掩膜圖形； 以所述掩膜圖形為掩模，對(duì)所述半導(dǎo)體襯底進(jìn)行離子注入工藝，以形成重元素?fù)诫s區(qū)，其中，所述注入元素的原子量大于100 ； 對(duì)所述半導(dǎo)體襯底進(jìn)行刻蝕工藝，以在所述半導(dǎo)體襯底中形成所述淺溝槽，并保留所述淺溝槽的頂部角落的所述重元素?fù)诫s區(qū)。
3.如權(quán)利要求2所述的半導(dǎo)體器件的制備方法，其特征在于，所述掩膜圖形的材料為氧化物或氮化物。
4.如權(quán)利要求2所述的半導(dǎo)體器件的制備方法，其特征在于，所述掩膜圖形的厚度為50nm ?500nmo
5.如權(quán)利要求2所述的半導(dǎo)體器件的制備方法，其特征在于，所述以所述掩膜圖形為掩模，對(duì)所述半導(dǎo)體襯底進(jìn)行離子注入工藝，以形成重元素?fù)诫s區(qū)的步驟，包括: 以所述掩膜圖形為掩模，對(duì)所述半導(dǎo)體襯底進(jìn)行垂直離子注入工藝，形成預(yù)重元素?fù)诫s區(qū)； 對(duì)所述預(yù)重元素?fù)诫s區(qū)進(jìn)行退火工藝，以形成所述重元素?fù)诫s區(qū)； 在所述掩膜圖形的側(cè)壁形成一側(cè)墻。
6.如權(quán)利要求5所述的半導(dǎo)體器件的制備方法，其特征在于，所述退火工藝的溫度為800°C?1200°C，所述退火工藝的時(shí)間為Ih?4h。
7.如權(quán)利要求5所述的半導(dǎo)體器件的制備方法，其特征在于，所述側(cè)墻的材料為氧化物或氮化物。
8.如權(quán)利要求5所述的半導(dǎo)體器件的制備方法，其特征在于，采用低壓力化學(xué)氣相沉積法在所述掩膜圖形的側(cè)壁形成一側(cè)墻。
9.如權(quán)利要求8所述的半導(dǎo)體器件的制備方法，其特征在于，所述側(cè)墻的厚度為5nm?50nmo
10.如權(quán)利要求1-9中任意一項(xiàng)所述的半導(dǎo)體器件的制備方法，其特征在于，所述半導(dǎo)體器件的制備方法還包括:在所述淺溝槽內(nèi)生長(zhǎng)一內(nèi)襯氧化物。
11.如權(quán)利要求10所述的半導(dǎo)體器件的制備方法，其特征在于，所述內(nèi)襯氧化物的厚度為5nm?50nm。
12.如權(quán)利要求1所述的半導(dǎo)體器件的制備方法，其特征在于，所述半導(dǎo)體器件為NMOS，所述注入元素為銦元素；或所述半導(dǎo)體器件為PMOS，所述注入元素為銻元素。
【文檔編號(hào)】H01L21/336GK104465384SQ201310438701
【公開日】2015年3月25日 申請(qǐng)日期:2013年9月23日 優(yōu)先權(quán)日:2013年9月23日
【發(fā)明者】周儒領(lǐng), 張慶勇 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司