半導(dǎo)體器件及其形成方法、非瞬時(shí)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)的制作方法
【專利摘要】本發(fā)明公開了半導(dǎo)體器件及其形成方法、非瞬時(shí)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)。本發(fā)明具體公開了形成異質(zhì)結(jié)雙極晶體管地方法，該方法包括提供包括至少本征基極區(qū)域和發(fā)射極基座區(qū)域的結(jié)構(gòu)。在本征基極區(qū)域上形成堆疊。堆疊包括多晶硅層和頂部犧牲氧化物層。在結(jié)構(gòu)中形成溝槽。溝槽限定本征基極區(qū)域和堆疊的范圍。在堆疊周圍的兩個(gè)區(qū)域形成非本征基極。通過選擇性外延生長(zhǎng)工藝形成非本征基極，以在溝槽之上產(chǎn)生橋。橋連接所述兩個(gè)區(qū)域。在堆疊中提供開口。開口暴露本征基極區(qū)域的一部分。在開口中形成發(fā)射極。
【專利說明】半導(dǎo)體器件及其形成方法、非瞬時(shí)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體結(jié)構(gòu)，更具體地，涉及雙極互補(bǔ)金屬-氧化物-半導(dǎo)體(BiCMOS)集成結(jié)構(gòu)，其包括具有自對(duì)準(zhǔn)發(fā)射極、基極和集電極的雙極晶體管，通過選擇性外延形成基極以橋接基極區(qū)域。
【背景技術(shù)】
[0002]近年來，為完善單個(gè)晶片上的集成雙極和互補(bǔ)金屬氧化物半導(dǎo)體(BiCMOS)技術(shù)的方法，人們付出了極大的努力。高性能電路急需在單個(gè)(“BiCMOS”)工藝中結(jié)合CMOS和雙極工藝的能力。例如，CMOS晶體管本質(zhì)上是可以實(shí)現(xiàn)高封裝密度的具有大噪聲容限的低功率器件。同時(shí)，雙極晶體管提供了在開關(guān)速度和電流驅(qū)動(dòng)方面的優(yōu)勢(shì)。雙極晶體管的特征還在于非常適于驅(qū)動(dòng)電容性負(fù)載的高跨導(dǎo)(transconductance)。
[0003]除了增強(qiáng)器件開關(guān)速度的積極效果之外，存在的問題是雙極晶體管的集電極中的改變具有一些潛在的負(fù)面副效果。一個(gè)問題是集電極基極空間電荷區(qū)域中的電場(chǎng)增大導(dǎo)致雪崩倍增的增大。第二個(gè)問題是增大了器件的自熱。在G.Freeman、J.-S.Rieh、B.Jagannathan > Z.Yang、F.Guar in > A.Joseph、D.Ahigren 于 2003 年 3 月 30 日在 Proc.1EEE Reliability Physics Symposium 發(fā) 表 的“SiGe HBT Performanceand Reliability Trends through f.sub.T of350GHz，，(以下稱為 Freeman2OO3)中以及在 M.Rickelt、H.M.Rein 和 E.Rose 于 2001 年 4 月在 IEEE Trans, on ElectronDevices Vol.48n.4p.774-783 上發(fā)表 的“Influence of Impact-1onizationInduced Instabilities on the Maximum Usable Output Voltage of S1-BipolarTransistors”(以下稱為Rickelt2001)中詳細(xì)描述了這些效果。器件的自熱增大的問題的一個(gè)解決方案是在器件的較大區(qū)域上散布(spread)電流，從而在器件的較大區(qū)域上散布功率，這減小了熱阻并減小了器件的溫度上升。通常，由于器件的電流密度因?yàn)榧姌O濃度增大而增大，光刻限定的發(fā)射極的寬度在電流密度增大的情況下反而減小，導(dǎo)致器件的每單位長(zhǎng)度上的相似電流。
[0004]在同一電路中集成MOS器件和雙極器件中出現(xiàn)的難題之一是形成每個(gè)單獨(dú)的器件所需的制造步驟經(jīng)常在根本上是不同的。也就是說，用來制造雙極器件的步驟與制造CMOS或MOS器件所需的步驟非常不同。

【發(fā)明內(nèi)容】

[0005]根據(jù)本發(fā)明的實(shí)施例公開了一種形成異質(zhì)結(jié)雙極晶體管的方法。該方法包括提供至少包括本征基極區(qū)域和發(fā)射極基座區(qū)域(emitter pedestal region)的結(jié)構(gòu)。在本征基極區(qū)域形成堆疊。所述堆疊包括多晶硅層和頂部犧牲氧化物層。在結(jié)構(gòu)中形成溝槽。溝槽限定本征基極區(qū)域和堆疊的范圍。在堆疊周圍的兩個(gè)區(qū)域處形成非本征基極。通過選擇性外延生長(zhǎng)工藝形成非本征基極，以在溝槽之上產(chǎn)生橋。所述橋連接所述兩個(gè)區(qū)域。在堆疊中提供開口。開口暴露本征基極區(qū)域的一部分。在開口中形成發(fā)射極。[0006]根據(jù)本發(fā)明的另一實(shí)施例，公開了一種形成半導(dǎo)體器件的方法。所述方法包括在晶片上提供自對(duì)準(zhǔn)犧牲發(fā)射極工藝基座堆疊(self-aligned sacrificial emitterprocess pedestal stack)。在晶片上生長(zhǎng)SiGe層。在晶片中形成溝槽。溝槽限定基座堆疊的范圍并限定雙極晶體管的本征基極。執(zhí)行選擇性外延生長(zhǎng)工藝以在堆疊周圍的兩個(gè)區(qū)域處形成非本征基極，以及在溝槽之上形成橋。所述橋連接所述兩個(gè)區(qū)域。選擇性外延生長(zhǎng)工藝確?；旧蠜]有源于溝槽的底部的生長(zhǎng)。在基座堆疊中形成發(fā)射極窗口。在發(fā)射極窗口中執(zhí)行原位摻雜(in-situ doped)發(fā)射極沉積。執(zhí)行光刻沉積和蝕刻以限定所述雙極晶體管的發(fā)射極。
[0007]根據(jù)本發(fā)明的另一實(shí)施例，公開了一種半導(dǎo)體器件。所述半導(dǎo)體器件包括雙極晶體管，所述雙極晶體管包括位于多層基板的有源區(qū)域中的集電極、發(fā)射極、以及布置在發(fā)射極和集電極之間本征基極。溝槽限定發(fā)射極和本征基極的范圍。非本征基極在溝槽之上形成橋。
[0008]根據(jù)另一示例，公開了一種由計(jì)算機(jī)化的設(shè)備可讀的非瞬時(shí)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)。該非瞬時(shí)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)存儲(chǔ)執(zhí)指令，所述指令可被計(jì)算機(jī)化設(shè)備執(zhí)行，以執(zhí)行在至少包括本征基極區(qū)域和發(fā)射極基座區(qū)域的結(jié)構(gòu)中形成異質(zhì)結(jié)雙極晶體管的方法。根據(jù)該方法，在所述本征基極區(qū)域上形成堆疊。堆疊包括多晶硅層和頂部犧牲氧化物層。在所述結(jié)構(gòu)中形成溝槽。溝槽限定本征基極區(qū)域和堆疊的范圍。在堆疊周圍的兩個(gè)區(qū)域形成非本征基極。通過選擇性外延生長(zhǎng)工藝形成非本征基極，以在溝槽之上產(chǎn)生橋。所述橋連接所述兩個(gè)區(qū)域。在堆疊中提供開口。開口暴露本征基極區(qū)域的一部分。在開口中形成發(fā)射極。
【專利附圖】

【附圖說明】
[0009]參照附圖，在此通過以下對(duì)示例性實(shí)施例的詳細(xì)描述，將更好地理解本發(fā)明的上述以及其他示例性目的、各方面以及優(yōu)點(diǎn)，其中
[0010]圖1至圖20是根據(jù)本發(fā)明實(shí)施例制造SASE(self-aligned sacrificialemitter,自對(duì)準(zhǔn)犧牲發(fā)射極)橋結(jié)構(gòu)過程中的半導(dǎo)體結(jié)構(gòu)截面圖的示意圖；
[0011]圖21是示出本發(fā)明的實(shí)施例的流程圖；以及
[0012]圖22是根據(jù)本發(fā)明實(shí)施例的硬件系統(tǒng)的示意圖。
【具體實(shí)施方式】
[0013]晶體管可以是雙極晶體管或場(chǎng)效應(yīng)晶體管(FET)。雙極結(jié)型晶體管可以與互補(bǔ)金屬-氧化物-半導(dǎo)體(CMOS)場(chǎng)效應(yīng)晶體管結(jié)合形成雙極互補(bǔ)金屬-氧化物-半導(dǎo)體(BiCMOS)集成電路，其利用上述兩種類型晶體管的有利特征。在此描述的技術(shù)是BiCMOS，其意味著在同一晶片上構(gòu)建兩種類型的晶體管，即FET和雙極晶體管。傳統(tǒng)的雙極結(jié)型晶體管包括三個(gè)半導(dǎo)體區(qū)域，即，發(fā)射極、基極和集電極區(qū)域。通常，雙極結(jié)型晶體管包括一對(duì)p-n結(jié)，也就是發(fā)射極-基極結(jié)和集電極-基極結(jié)。異質(zhì)結(jié)雙極晶體管(HBT)是采用至少兩種半導(dǎo)體材料(具有不同的帶隙)用于發(fā)射極區(qū)域和基極區(qū)域，形成異質(zhì)結(jié)的各種雙極結(jié)型晶體管。例如，HBT的基極可以由鍺硅(SiGe)組成，其特征是帶隙比通常組成HBT的發(fā)射極的硅的帶隙窄。
[0014]P型晶體管(positive-type transistor)在作為半導(dǎo)體區(qū)域的本征半導(dǎo)體基板內(nèi)采用諸如硼、鋁、鎵等的雜質(zhì)(以產(chǎn)生價(jià)電子的不足)。類似地，N型晶體管(negative-type transistor)在作為半導(dǎo)體區(qū)域的本征半導(dǎo)體基板內(nèi)采用諸如鋪、砷或磷等的雜質(zhì)(以產(chǎn)生過量的價(jià)電子)。
[0015]通常，通過將雜質(zhì)沉積或注入進(jìn)基板中以形成至少一個(gè)半導(dǎo)體溝道區(qū)域(以基板頂表面(上表面)下方的淺溝槽隔離區(qū)域?yàn)榻?，來形成晶體管結(jié)構(gòu)。本文中的“基板”可包括適合給定目的的任何材料(不管是已知的還是在未來開發(fā)出的)，并可包括例如S1、SiC, SiGe、SiGeC、其他II1-V族或I1-VI族化合物半導(dǎo)體、或有機(jī)半導(dǎo)體結(jié)構(gòu)等?！皽\溝槽隔離(STI) ”結(jié)構(gòu)是本領(lǐng)域普通技術(shù)人員已知的結(jié)構(gòu)，并且通常通過在基板內(nèi)圖案化開口/溝槽并用高絕緣材料生長(zhǎng)或填充開口而形成(這允許基板的不同有源區(qū)域彼此電隔離(electrically isolated))。
[0016]現(xiàn)在參照附圖，附圖示出了半導(dǎo)體晶片上的BiCOMS晶體管的方法和結(jié)構(gòu)的示例性示圖。
[0017]就本文目的而言，“半導(dǎo)體”是可包括注入雜質(zhì)的材料或結(jié)構(gòu)，該注入雜質(zhì)允許該材料某些時(shí)候是導(dǎo)體，某些時(shí)候是絕緣體，這取決于電子和空穴載流子的濃度。如本文所用，“注入工藝”可以采用任何適當(dāng)?shù)男问?無論是已知的還是在未來開發(fā)的)，并且可包括例如離子注入等。
[0018]圖1 不出了用于制造 SASE(self-aligned sacrificial emitter,自對(duì)準(zhǔn)犧牲發(fā)射極)橋結(jié)構(gòu)的多層基板10的橫截面示意圖?；?0可是任何合適的包括多層半導(dǎo)體材料的體基板，本領(lǐng)域普通技術(shù)人員認(rèn)為所述半導(dǎo)體材料適合用于形成集成電路。例如，基板10可包括具有單晶含娃材料的層，該單晶含娃材料例如為具有晶格取向的單晶娃。單晶半導(dǎo)體材料可包含明確的缺陷濃度(defect concentration),但仍被認(rèn)為是單晶體。構(gòu)成基板10的各種層的半導(dǎo)體材料可輕微摻雜有雜質(zhì)，以改變它們的電性能。具體來講，一些層可輕微摻雜有諸如硼的P型雜質(zhì)物種(species)，使該一些層為P型，其中，空穴是多數(shù)載流子，并控制構(gòu)成的半導(dǎo)體材料的電導(dǎo)率。一些層可輕微摻雜有諸如砷的η型雜質(zhì)物種(species)，使該一些層為η型，其中，電子是多數(shù)載流子，并控制半導(dǎo)體材料的電導(dǎo)率。
[0019]基板10包括硅底層13。本文所述的NPN型HBT的集電極16位于硅底層13中。硅底層13可由諸如二氧化硅(SiO2)的合適材料構(gòu)成。如下文所述，區(qū)域采用淺溝槽隔離(STI)技術(shù)，其特征是防止鄰近的各半導(dǎo)體器件部分之間的電流泄漏。STI工藝提供了集電極16和硅底層13的其他部分之間的邊界17。
[0020]層19由適合形成本文所述的異質(zhì)結(jié)雙極晶體管的本征基極的材料組成，并沉積在硅底層13的頂表面上，具體沉積在基板10的有源區(qū)域上。使用低溫外延(LowTemperature Epitaxial,LTE)生長(zhǎng)工藝(通常在400°C至850°C范圍內(nèi)的生長(zhǎng)溫度下)形成層19。層19可包含由硅(Si)和鍺(Ge)的SixGei_x合金組成的半導(dǎo)體材料，該SixGei_x合金具有的鍺含量在約5%原子百分比至約50%原子百分比的范圍內(nèi)。層19的鍺含量可以是均勻的，或者層19的鍺含量在層19的厚度上是逐漸變化的或步進(jìn)變化的。如下文所述，晶體管的本征基極22位于層19中。
[0021]層19包括凸起的區(qū)域25，該凸起的區(qū)域25橫向定位為與基板10的有源區(qū)域中的集電極16豎直對(duì)準(zhǔn)。本征基極22應(yīng)當(dāng)是包括SiGe的單晶體。層19的LTE生長(zhǎng)提供了位于集電極16區(qū)域的單晶基板上的單晶基極區(qū)域22，該單晶基極區(qū)域在凸起的區(qū)域25的中心并且是平坦的。層19包括STI邊界17附近的分面區(qū)域(facet region) 28。位于STI區(qū)域之上的多晶(poly)區(qū)域通常比單晶基極區(qū)域22薄。在凸起的區(qū)域25具有最大層厚度的情況下，層19的厚度可在約IOnm至約600nm的范圍內(nèi)。
[0022]層31包含的材料的成分與層19不同，層31沉積在層19的頂表面上。層31可以由電介質(zhì)組成，該電介質(zhì)是絕緣材料，其具有比層19低的導(dǎo)電程度和高的介電常數(shù)。在一個(gè)實(shí)施例中，層31可是利用諸如在500°C或更高溫度的快速熱化學(xué)氣相沉積(RTCVD)的適當(dāng)方法沉積的高溫氧化物(HTO)，層31可由例如二氧化硅(SiO2)的硅的氧化物組成。替代地，可通過其他合適的工藝沉積或生長(zhǎng)層31。層31的物理層厚度可大約在5nm至30nm之間。
[0023]層34包含的材料的成分與層31不同，并沉積在層31的頂表面上。在一個(gè)實(shí)施例中，層34可由用任何合適的工藝沉積的多晶硅組成。層34的物理層厚度可大約在500 A至3500 A之間。
[0024]另一層37包含的材料的成分與層34不同，并沉積在層34的頂表面上。在一個(gè)實(shí)施例中，層37可包括諸如氧化物層的犧牲層。層37的物理層厚度可大約為200 A0在一些實(shí)施例中，在多晶硅層34和犧牲層37之間有厚度大約為200 A的薄的氮化硅(Si3N4)層。
[0025]就本文的目的而言，“絕緣體”是相對(duì)術(shù)語(yǔ)，表示與“導(dǎo)體”相比不允許電流流動(dòng)(大數(shù)量級(jí)的差異)的材料或結(jié)構(gòu)。例如，本文所提及的電介質(zhì)(絕緣體)可通過使正硅酸乙酯(tetra-ethy 1-ortho-si lane, TE0S)或娃燒與 02 或激活的 02(即,O3 或 O-)反應(yīng)的、SiO2或基于SiO2的材料的等離子體沉積而形成。替代地，本文的電介質(zhì)可由多種候選的高介電常數(shù)(高k)材料中的任何一種形成，所述高介電常數(shù)材料包括但不限于氮化硅、氮氧化硅、SiO2或Si3N4的柵極電介質(zhì)堆疊，以及類似于氧化鉭的金屬氧化物?？梢曀璧钠骷阅芏淖儽疚闹械碾娊橘|(zhì)的厚度。
[0026]本文提到的導(dǎo)體可由任何導(dǎo)電材料形成，該導(dǎo)電材料例如為在存在合適摻雜劑的情況下呈現(xiàn)為導(dǎo)電的多晶硅(P ο I y s i I i c ο η )、非晶硅、非晶硅和多晶硅的組合、以及多晶硅-鍺。替代地，本文中的導(dǎo)體可是一種或多種金屬，例如，鎢、鉿、鉭、鑰、鈦、鎳、鋁或銅、或金屬硅化物、這些金屬的合金，并且該導(dǎo)體可用物理氣相沉積、化學(xué)氣相沉積或本領(lǐng)域已知的任何其他技術(shù)來沉積。
[0027]如圖2所示，犧牲發(fā)射極堆疊40形成在基板10上。去除多晶硅層34和犧牲層37的一部分。犧牲發(fā)射極堆疊40包括多晶硅部分43和氧化物部分44。犧牲發(fā)射極堆疊40可通過任何合適的方法來形成，例如通過光刻技術(shù)來施加圖案以及例如使用通常形成集成電路結(jié)構(gòu)中的多晶硅導(dǎo)體的常規(guī)蝕刻工藝來蝕刻不同的層材料。
[0028]可使用光刻技術(shù)和減成蝕刻(subtractive etching)工藝,將包括多晶娃部分43和氧化物部分44的犧牲發(fā)射極堆疊40圖案化，以限定犧牲發(fā)射極，犧牲層發(fā)射極大體上由附圖標(biāo)記40表示。為了這個(gè)目的，包括多晶硅部分43和氧化物部分44的犧牲發(fā)射極堆疊40由圖案化的掩模層(未示出)遮蔽。在一個(gè)實(shí)施例中，掩模層可以是由通過旋涂而施加在犧牲層37的頂表面上的犧牲有機(jī)材料組成的光刻膠層。光刻工藝需要使光刻膠層曝光在通過光掩模成像的輻射下，以及顯影曝光的抗蝕劑中形成的潛在特征圖案，以限定光刻膠的遮蔽犧牲層37的部分的其余區(qū)域。諸如反應(yīng)離子蝕刻(RIE)工藝或濕法化學(xué)蝕刻工藝的減成蝕刻工藝可用來去除層34和37的沒有被掩模層保護(hù)的區(qū)域。在減成蝕刻工藝結(jié)束時(shí)，除犧牲發(fā)射極堆疊40覆蓋的部分之外的電介質(zhì)層31的頂表面暴露。
[0029]在圖3中，在犧牲發(fā)射極堆疊40和電介質(zhì)層31的暴露部分上沉積氮化物覆蓋層47，以為非本征基極的選擇性外延生長(zhǎng)做準(zhǔn)備，如下文所更詳細(xì)描述的。
[0030]圖4示出了被圖案化并被施加到氮化物覆蓋層47的頂表面上的掩模50的一部分。在使用材料去除工藝時(shí)，掩模50保護(hù)基板10的部分。
[0031]硬質(zhì)掩?？捎扇魏魏线m的材料(不管是已知材料還是未來開發(fā)的材料)形成，硬質(zhì)掩模例如為金屬或有機(jī)或無機(jī)(Si3N4、SiC、SiO2C (金剛石))硬質(zhì)掩模，其具有比基板和結(jié)構(gòu)的其余部分中所使用的絕緣體材料大的抗蝕刻性。
[0032]在本文中，當(dāng)圖案化任何材料時(shí)，待圖案化的材料可以以任何已知的方式生長(zhǎng)或沉積，并且可在材料上形成圖案層(例如有機(jī)光刻膠)。圖案層(抗蝕劑)可以曝光于提供在光曝光圖案中的一些光輻射圖案(即，圖案化曝光、激光曝光等)，然后使用化學(xué)試劑對(duì)抗蝕劑進(jìn)行顯影。該工藝改變了抗蝕劑的曝光于光的部分的物理特征。然后，抗蝕劑的一部分可以被清洗掉，留下抗蝕劑的其他部分保護(hù)待圖案化的材料。然后執(zhí)行材料去除工藝(即等離子體蝕刻等)，以去除待圖案化的材料的未被保護(hù)的部分。隨后去除抗蝕劑，以留下根據(jù)光曝光圖案而圖案化的下方的材料。
[0033]圖5示出了制造SASE橋結(jié)構(gòu)的另一截面圖的示意圖，其中，圖4的掩模50已經(jīng)被去除，在犧牲發(fā)射極堆疊40周圍已經(jīng)形成氮化物間隔體53。在電介質(zhì)層31的一部分上形成氮化物墊56、57。氮化物墊56、57保留在NPN基極區(qū)域的外部。
[0034]在圖6中，在犧牲發(fā)射極堆疊40、氮化物間隔體53、電介質(zhì)層31的暴露部分以及氮化物墊56、57之上沉積氧化物覆蓋層60?？梢允褂镁哂凶罡邭浞?HF)去除率(removalrate)的等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)工藝施加氧化物覆蓋層60。本領(lǐng)域已知的是，不同的氧化物類型蝕刻方式不同。通常，PECVD氧化物在HF中蝕刻得比諸如熱氧化物的其他氧化物要快。在一些實(shí)施例中，第二掩模(可選的)63被圖案化，并被施加到氧化物覆蓋層60的頂表面上。然后，根據(jù)掩模63蝕刻氧化物覆蓋層60，形成鄰近在犧牲發(fā)射極堆疊40周圍的氮化物間隔體53的氧化物間隔體66，如圖7所示。
[0035]在圖8中，已經(jīng)在犧牲發(fā)射極堆疊40周圍形成了窄溝槽69。在一些實(shí)施例中，可通過定時(shí)Si蝕刻形成溝槽69。本文描述的HBT是已知為自對(duì)準(zhǔn)犧牲發(fā)射極類型的。溝槽69限定犧牲發(fā)射極堆疊40的范圍。通常，當(dāng)形成溝槽69時(shí)，在5TI邊界17和溝槽69之間有集電極16的薄的硅片70、71。溝槽69使直接位于本征基極22下方的HBT集電極16與該硅片70、71電隔離。
[0036]將溝槽69添加至在CMOS工藝的常規(guī)部分中形成的常規(guī)的STI區(qū)域，通過光刻和干法蝕刻工藝形成該溝槽，以在犧牲發(fā)射極堆疊40周圍限定出閉合底部溝槽。
[0037]在一些實(shí)施例中，可以在溝槽69的側(cè)壁上沉積薄硅層(未示出)。如果沉積，則薄硅層優(yōu)選是P型摻雜的。如果沉積了可選的硅層，則通過下文所述的高壓氧化(HIPOX)步驟將該硅層全部轉(zhuǎn)變?yōu)槎趸琛?br> [0038]在形成溝槽69之后，可以施加例如大約5nm厚的薄氧化物層75，以使溝槽69鈍化，如圖9所示。在一些實(shí)施例中，可使用高壓氧化(HIPOX)形成氧化物層75。
[0039]在圖10中，氮化物已經(jīng)被沉積并被蝕刻，以形成溝槽69內(nèi)的間隔體77。用于圖案化間隔體77的氮化物蝕刻會(huì)具有足夠的過蝕刻特征，在側(cè)壁氧化物間隔體66上不會(huì)留下
氮化物膜層。
[0040]就本文的目的而言，“側(cè)壁間隔體”是本領(lǐng)域普通技術(shù)人員已知的結(jié)構(gòu)，側(cè)壁間隔體通常以如下方式形成:沉積或生長(zhǎng)保形絕緣層(例如上文提到的任何一種絕緣體)，然后執(zhí)行從水平面蝕刻材料的方向性蝕刻工藝(directional etching process)(各向異性)，由于蝕刻是豎直方向的，且豎直方向上的有效厚度更厚，所以沿結(jié)構(gòu)的豎直側(cè)壁留下絕緣材料。留在豎直側(cè)壁上的該材料被稱為側(cè)壁間隔體。
[0041]在圖11中，已經(jīng)去除了犧牲發(fā)射極堆疊40的氧化物覆蓋層60、氧化物間隔體66以及氧化物部分44。在一些實(shí)施例中，通過濕法化學(xué)蝕刻去除氧化物部分60、66和44，這是本領(lǐng)域已知的。注意，電介質(zhì)層31的一部分保留在發(fā)射極堆疊40下方，本征基極22上方。
[0042]如圖12所示，選擇性沉積和蝕刻氮化物覆蓋層，以增加在溝槽69內(nèi)且在發(fā)射極基座80周圍的氮化物間隔體77的厚度，如83、84處所示。根據(jù)本文中的實(shí)施例，如本領(lǐng)域所已知，當(dāng)所有的氮化物膜層被蝕刻掉時(shí)確定蝕刻終點(diǎn)。為清楚起見，在圖12和剩下的橫截面圖中沒有示出溝槽69內(nèi)的氧化物鈍化層。
[0043]參照?qǐng)D13，使用選擇性外延在發(fā)射極基座80的周圍施加Si和/或SiGe層87。Si/SiGe層87的外延生長(zhǎng)在兩個(gè)區(qū)域(標(biāo)示為A和B)中形成非本征基極72，并在溝槽69之上形成橋89，以將非本征基極72的兩個(gè)區(qū)域彼此連接。
[0044]這是關(guān)鍵且有挑戰(zhàn)性的步驟。重要的是使用生長(zhǎng)條件，使源自溝槽69的底部的生長(zhǎng)很少。另外，通過使發(fā)射極堆疊40上的氮化物間隔體53的高度高于基座80的多晶硅部分43的高度,可使發(fā)射極基座80的側(cè)向生長(zhǎng)(sideways growth)最小化。另外，如圖13所示，通過選擇性外延在發(fā)射極堆疊40中的形成Si/SiGe蓋90，作為外延生長(zhǎng)工藝的一部分。通常，對(duì)于發(fā)射極基座80而言，期望限制Si/SiGe蓋90的橫向生長(zhǎng)。與氮化物間隔體53相比，在中心發(fā)射極堆疊40中具有深的氧化物部分44，導(dǎo)致Si/SiGe蓋90的較少的橫向生長(zhǎng)。
[0045]通過選擇性外延，執(zhí)行根據(jù)本文實(shí)施例的外延生長(zhǎng)。通過混合氣體可以發(fā)生Si/SiGe層87的選擇性外延生長(zhǎng)(SEG)，所述氣體包括:含P型雜質(zhì)的氣體，例如乙硼烷(B2H6)或其他的含硼氣體；含硅(Si)的氣體，例如硅烷(SiH4)和乙硅烷(Si2H6)中的一個(gè)；以及含鍺(Ge)的氣體，例如，鍺烷(GeH4)或乙鍺烷(Ge2H6)中的一個(gè)。通常在亞大氣壓工藝壓力(例如40托)以及通常在約400°C至約750°C之間的基板溫度下執(zhí)行SEG工藝。如果在具有更多Ge含量的情況下生長(zhǎng)膜層，則生長(zhǎng)溫度可以在該范圍的下端。該膜層只在暴露的單晶硅或多晶硅表面上生長(zhǎng)，而不在諸如氧化物或氮化物的電介質(zhì)膜層上生長(zhǎng)。Si/SiGe層87主要形成非本征基極72，該非本征基極可電連接至本征基極22。
[0046]在接下來的步驟中，隔離基極和發(fā)射極。參照?qǐng)D14，例如，在Si/SiGe層87和氮化物墊56、57的暴露部分上沉積厚的氧化物層93，例如，大約5000 A至大約8000人厚的臭氧-正硅酸乙酯(ozone-TEOS)層。在圖15中，清洗氧化物層93，并用CMP (化學(xué)機(jī)械拋光)工藝拋光該氧化物層。CMP工藝結(jié)合了磨蝕和溶解(dissolution)，以從氧化物層93的頂表面去除過量的材料。CMP工藝應(yīng)當(dāng)在確定的高度終止，例如，在發(fā)射極堆疊Si/SiGe蓋90上方的1000A處停止。在美國(guó)專利公開2007/0249156中討論了關(guān)于在半導(dǎo)體結(jié)構(gòu)中使用的低k電介質(zhì)、預(yù)清洗操作、CMP處理等的細(xì)節(jié)，通過引用將該專利公開并入本文，在本文中不對(duì)這些操作的細(xì)節(jié)進(jìn)行說明。
[0047]在圖16中，減少氧化物層93。例如，這種氧化物減少工藝可以是使用對(duì)氮化物具有選擇性的蝕刻(例如，氧化物對(duì)氮化物的蝕刻比例為20:1)反應(yīng)離子蝕刻(RIE)氧化物1500A,以及暴露犧牲發(fā)射極基座的Si/SiGe蓋90。
[0048]接下來的步驟是多晶娃蝕刻(poly etch)犧牲發(fā)射極堆疊40,以去除通過選擇性外延生長(zhǎng)非本征基極層過程中生長(zhǎng)的Si/SiGe蓋90以及犧牲發(fā)射極堆疊40的多晶硅部分43，以產(chǎn)生發(fā)射極窗口 96。如本領(lǐng)域所已知，這里所用的多晶硅蝕刻工藝對(duì)氧化物具有高度選擇性，并在電介質(zhì)層31的其余部分上終止，如圖17所示，也就是說，蝕刻工藝的最初程序去除Si/SiGe蓋90的未被保護(hù)區(qū)域以及多晶硅部分43，并在層31的材料上終止。在圖18中，可改變蝕刻化學(xué)物質(zhì)(etch chemistry)以去除下方的層31的未被保護(hù)區(qū)域。
[0049]在圖18中，通過適當(dāng)?shù)某绦蛉コ娊橘|(zhì)層31的保留在發(fā)射極窗口 96中的部分，例如，使用諸如終止在本征基極22層上的化學(xué)氧化物去除(COR)的另一蝕刻工藝去除電介質(zhì)層31的被發(fā)射極窗口 96暴露的部分的材料。
[0050]在圖19中，在發(fā)射極窗口 96中沉積發(fā)射極99。制造改進(jìn)的異質(zhì)結(jié)雙極晶體管(HBT)的一個(gè)例子利用原位摻雜(ISD)發(fā)射極，用于產(chǎn)生在發(fā)射極-基極結(jié)處沒有氧化物界面的HBT。已經(jīng)利用光刻沉積和蝕刻來限定發(fā)射極99的形狀。
[0051]在圖20中，示出了后面的工藝步驟，其中氧化物層93被去除以準(zhǔn)備硅化物形成。
[0052]圖21示出了在BiCMOS半導(dǎo)體工藝技術(shù)中通過選擇性外延橋接非本征基極和本征基極的方法的實(shí)施例的邏輯流程圖。在105，在晶片基板上設(shè)置自對(duì)準(zhǔn)犧牲發(fā)射極工藝基座堆疊。在110，通過犧牲發(fā)射極工藝產(chǎn)生基座堆疊。基座堆疊包括第一多晶硅層和第一氧化物層。可選地，在第一多晶娃層和第一氧化物層之間可包括第一氮化娃層。在115,沉積氮化物覆蓋層，之后，用掩模進(jìn)行氮化物蝕刻以打開非本征基極。在120，形成氮化物間隔體，用于發(fā)射極基座，使得氮化物保留在NPN基極區(qū)域外(這有助于保證后續(xù)的選擇性外延生長(zhǎng)僅發(fā)生的NPN基極區(qū)域中)。在125，氧化物覆蓋層沉積且隨后用掩模蝕刻該氧化物覆蓋層，使得在130中鄰近發(fā)射極基座上的氮化物間隔體形成氧化物間隔體。在135，在發(fā)射極基座周圍形成溝槽?？蛇x地，在該溝槽中沉積優(yōu)選為P型摻雜的薄硅層。使用高壓氧化，可形成薄氧化物層，以鈍化該溝槽。執(zhí)行氮化物沉積以在該溝槽內(nèi)形成間隔體，使得氮化物蝕刻具有足夠的過蝕刻，以在氧化物間隔體上不留下氮化物膜層。在140，使用濕法化學(xué)蝕刻去除氧化物間隔體和氧化物覆蓋層。在145，使用SiGe的選擇性外延在溝槽的每一側(cè)上的兩個(gè)區(qū)域處形成非本征基極，以及形成連接所述區(qū)域的橋，使得沒有源自溝槽的底部的生長(zhǎng)。通過使發(fā)射極堆疊上的氮化物間隔體的高度高于基座的多晶硅部分，使側(cè)向生長(zhǎng)最小化。在150，通過沉積氧化物層，以及隨后對(duì)該氧化物層進(jìn)行化學(xué)機(jī)械拋光(CMP)，提供基極-發(fā)射極隔離。在155，通過使用對(duì)氮化物具有選擇性(20:1)的反應(yīng)離子蝕刻工藝執(zhí)行氧化物凹陷，減少氧化物層，并暴露犧牲發(fā)射極基座多晶硅。在160，執(zhí)行多晶硅蝕刻以去除SiGe和Si，形成發(fā)射極窗口。多晶硅蝕刻對(duì)氧化物具有高度選擇性，并終止在基極氧化物上。在165，去除發(fā)射極窗口中的基極氧化物。在170，通過在發(fā)射極窗口中原位摻雜發(fā)射極沉積形成發(fā)射極。然后，在175，使用光刻沉積和蝕刻(NP掩模)來限定發(fā)射極。
[0053]在第一個(gè)實(shí)施例中公開了形成異質(zhì)結(jié)雙極晶體管的方法。該方法包括提供至少包括本征基極區(qū)域和發(fā)射極基座區(qū)域的結(jié)構(gòu)。包括多晶硅層和頂部犧牲氧化物層的堆疊形成在本征基極區(qū)域上。在該結(jié)構(gòu)中形成溝槽。溝槽限定本征基極區(qū)域和堆疊的范圍。通過選擇性外延生長(zhǎng)工藝在兩個(gè)區(qū)域形成非本征基極，以在溝槽之上產(chǎn)生連接這兩個(gè)區(qū)域的橋。去除堆疊的層以提供暴露本征基極區(qū)域的開口。在開口中形成發(fā)射極。
[0054]在第二個(gè)實(shí)施例中，公開了一種形成半導(dǎo)體器件的方法。該方法包括在晶片上提供自對(duì)準(zhǔn)犧牲發(fā)射極工藝基座堆疊。在晶片上生長(zhǎng)SiGe層。在晶片中形成溝槽。該溝槽限定基座堆疊的范圍并限定雙極晶體管的本征基極。執(zhí)行選擇性外延生長(zhǎng)工藝以在堆疊周圍的兩個(gè)區(qū)域處形成非本征基極，以及在溝槽之上形成橋。該橋連接這兩個(gè)區(qū)域。選擇性外延生長(zhǎng)工藝基本上確保沒有源自溝槽底部的生長(zhǎng)。在基座堆疊中形成發(fā)射極窗口。在發(fā)射極窗口中執(zhí)行原位摻雜發(fā)射極沉積。執(zhí)行光刻沉積和蝕刻，以限定雙極晶體管的發(fā)射極。
[0055]本文中的實(shí)施例以其獨(dú)特和新穎的特征教導(dǎo)了一種結(jié)構(gòu)，該結(jié)構(gòu)包括具有自對(duì)準(zhǔn)發(fā)射極、基極和集電極的NPN器件，該NPN器件具有Si和/或SiGe橋，其連接與本征基極接觸的非本征基極。該方法利用選擇性外延在隔離本征基極和非本征基極的溝槽上構(gòu)建橋。
[0056]上述方法用于制造集成電路芯片。得到的集成電路芯片可由制造者以作為裸芯片的未加工的晶片形式(即，作為具有多個(gè)未封裝芯片的單個(gè)晶片)，或以封裝的形式分銷。在后一種情況下，芯片被安裝在單芯片封裝件(例如塑料載體，具有固定到母板或其它較高級(jí)別載體上的引線)中，或多芯片封裝件(比如陶瓷載體，其具有表面互連或埋入互連(buried interconnection)之一或二者)中。在任一,清況下，芯片隨后與其它芯片、分立電路元件和/或其它信號(hào)處理裝置集成，作為(a)中間產(chǎn)品(例如母板)或(b)最終產(chǎn)品的一部分。最終產(chǎn)品可以是包括集成電路芯片的任何產(chǎn)品，從玩具和其它低端應(yīng)用到具有顯示器、鍵盤或其它輸入裝置和中央處理器的高級(jí)計(jì)算機(jī)產(chǎn)品。
[0057]在本文中，參照流程圖示圖和/或根據(jù)本發(fā)明實(shí)施例的方法、設(shè)備(系統(tǒng))和計(jì)算機(jī)程序產(chǎn)品的方塊圖，描述了本公開的各個(gè)方面。應(yīng)當(dāng)理解的是，流程圖示圖和/或二維方塊圖的每個(gè)塊，以及流程圖示圖和/或方塊圖中的塊的組合可由計(jì)算機(jī)程序指令實(shí)施。可將這些計(jì)算機(jī)程序指令提供給通用計(jì)算機(jī)、專用計(jì)算機(jī)或其他可編程數(shù)據(jù)處理設(shè)備的處理器以生產(chǎn)機(jī)械裝置，使得通過計(jì)算機(jī)或其他可編程數(shù)據(jù)處理設(shè)備的處理器執(zhí)行的這些指令產(chǎn)生用于實(shí)施在流程圖和/或方塊圖的一個(gè)或多個(gè)塊中指定的功能/行為的方法。
[0058]計(jì)算機(jī)程序指令還可以被載入計(jì)算機(jī)、其他可編程數(shù)據(jù)處理設(shè)備或其他裝置，使一系列操作步驟在計(jì)算機(jī)、其他可編程設(shè)備或其他裝置上被執(zhí)行，以產(chǎn)生計(jì)算機(jī)執(zhí)行的步驟，使得在計(jì)算機(jī)或其他可編程設(shè)備上執(zhí)行的這些指令提供用于實(shí)施在流程圖和/或方塊圖的一個(gè)或多個(gè)塊中指定的功能/行為的步驟。
[0059]在圖22中示出了用于實(shí)施本文中的實(shí)施例的典型的硬件環(huán)境。該示意圖示出了根據(jù)本發(fā)明實(shí)施例的信息處理/計(jì)算機(jī)系統(tǒng)的硬件配置。該系統(tǒng)包括至少一個(gè)處理器或中央處理單元(CPU) 210。CPU210通過系統(tǒng)總線212與諸如隨機(jī)存取存儲(chǔ)器(RAM) 214、只讀存儲(chǔ)器(ROM) 216以及輸入/輸出(I/O)適配器218的各種設(shè)備互連。I/O適配器218可連接到外圍設(shè)備，例如磁盤單元211和磁帶驅(qū)動(dòng)器213、或系統(tǒng)可讀的其他程序存儲(chǔ)裝置。系統(tǒng)可讀取程序存儲(chǔ)設(shè)備上的發(fā)明指令，并按照這些指令執(zhí)行本發(fā)明實(shí)施例的方法。
[0060]在圖22中，基于存儲(chǔ)在只讀存儲(chǔ)器(R0M)216中的程序或從諸如磁盤單元211和磁帶驅(qū)動(dòng)器213的外圍設(shè)備載入隨機(jī)存取存儲(chǔ)器(RAM)214的程序，CPU210執(zhí)行各種處理。當(dāng)CPU210執(zhí)行各種處理或類似的處理時(shí)所需要的數(shù)據(jù)在必要時(shí)也存儲(chǔ)在RAM214中。CPU210、R0M216和RAM214通過總線212彼此連接。輸入/輸出適配器218也連接到總線212以在必要時(shí)提供輸入/輸出界面。在必要時(shí)，可將諸如磁盤、光盤、磁-光盤、半導(dǎo)體存儲(chǔ)器或類似器件的可移除媒介安裝在外圍設(shè)備上，使得從中讀取的計(jì)算機(jī)程序可以安裝到RAM214 中。
[0061]系統(tǒng)還包括用戶界面適配器219，該用戶界面適配器將鍵盤215、鼠標(biāo)217、揚(yáng)聲器224、麥克風(fēng)222、和/或其他用戶界面設(shè)備(例如觸摸屏設(shè)備(未示出))連接至總線212，以收集用戶輸入。另外，包括諸如LAN卡、調(diào)制解調(diào)器或類似物的網(wǎng)絡(luò)接口卡的通信適配器220將總線212連接至數(shù)據(jù)處理網(wǎng)絡(luò)225。通信適配器220通過諸如互聯(lián)網(wǎng)的網(wǎng)絡(luò)執(zhí)行通信處理。顯示器適配器221將總線212連接至顯示器裝置223，例如，顯示器裝置223可被實(shí)施為諸如監(jiān)視器(例如陰極射線管(CRT)、液晶顯示器(LCD)或類似物)、打印機(jī)或傳送器(transmitter)的輸出設(shè)備。
[0062]附圖中的流程圖和方塊圖示出了根據(jù)本文的多個(gè)實(shí)施例的系統(tǒng)、方法以及計(jì)算機(jī)程序產(chǎn)品的體系結(jié)構(gòu)、功能以及可行實(shí)施方式的操作。在該方面，流程圖或方塊圖中的每個(gè)塊可表示代碼的模塊、段或部分，包括用于實(shí)施特定邏輯功能的一個(gè)或多個(gè)可執(zhí)行指令。還應(yīng)理解的是，在一些替代實(shí)施方式中，方塊中注明的功能可不以圖中注明的順序發(fā)生。例如，實(shí)際上，連續(xù)示出的兩個(gè)方塊可基本上同時(shí)被執(zhí)行，或這些方塊在有些時(shí)候可以相反的順序被執(zhí)行，這取決于涉及的功能。還應(yīng)理解的是，方塊圖和/或流程示圖中的每個(gè)塊，以及方塊圖和/或流程示圖中的多個(gè)塊的組合可以由執(zhí)行指定功能或行為的基于專用硬件的系統(tǒng)或者專用硬件和計(jì)算機(jī)指令的組合來實(shí)施。
[0063]本文所用的術(shù)語(yǔ)僅用于描述特定實(shí)施例的目的，而不意在限制本公開。在這里所用的，單數(shù)形式的“一個(gè)”及其變體和“所述”意在還包括復(fù)數(shù)形式，除非在文中以其他方式明確指出。應(yīng)理解的是，術(shù)語(yǔ)“包括”及其變體在用于說明書中時(shí)，指明所述特征、整體、步驟、操作、元件和/或組件的存在，但不排除出現(xiàn)或增加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或其組合。
[0064]另外，本文中所用的諸如“右”、“左”、“豎直”、“水平”、“頂部”、“底部”、“上”、“下”、“在......下面”、“下方”、“下面”、“在......之上”、“上方”、“平行”、“垂直”等的術(shù)語(yǔ)
應(yīng)被理解為它們?cè)诟綀D中定向和示出時(shí)的相對(duì)位置(另有說明的除外)。諸如“接觸”、
“在......上”、“直接接觸”、“鄰接”、“直接鄰近”等術(shù)語(yǔ)表示至少一個(gè)元件與另一個(gè)元件物
理接觸(而沒有其他的元件分離上述元件)。
[0065]所附權(quán)利要求書中的相應(yīng)的結(jié)構(gòu)、材料、行為、所有方法或步驟加功能元件的等同物意在包括用于與明確主張的其他要求保護(hù)的元件相結(jié)合來執(zhí)行功能的任何結(jié)構(gòu)、材料或行為。出于說明目的已經(jīng)對(duì)本發(fā)明的各種實(shí)施例進(jìn)行了描述，但該描述不意在窮舉或限制所公開的實(shí)施例。在不脫離所描述的實(shí)施例的范圍和精神的情況下，許多修改和變型對(duì)本領(lǐng)域普通技術(shù)人員而言是顯而易見的。本文中所用的術(shù)語(yǔ)被選擇來最好地解釋實(shí)施例的原理、實(shí)際應(yīng)用或?qū)κ袌?chǎng)上發(fā)現(xiàn)的技術(shù)的技術(shù)改進(jìn)，或者使本領(lǐng)域其他普通技術(shù)人員能夠理解本文中公開的實(shí)施例。
【權(quán)利要求】
1.一種形成異質(zhì)結(jié)雙極晶體管的方法，包括以下步驟: 提供包括至少本征基極區(qū)域和發(fā)射極基座區(qū)域的結(jié)構(gòu)； 在所述本征基極區(qū)域上形成堆疊，所述堆疊包括多晶硅層和頂部犧牲氧化物層； 在所述結(jié)構(gòu)中形成溝槽，所述溝槽限定所述本征基極區(qū)域和所述堆疊的范圍； 執(zhí)行選擇性外延生長(zhǎng)工藝，以在所述堆疊周圍形成非本征基極，所述非本征基極在所述溝槽之上產(chǎn)生橋； 在所述堆疊中提供開口，所述開口暴露所述本征基極區(qū)域的一部分；以及 在所述開口中形成發(fā)射極。
2.根據(jù)權(quán)利要求1所述的方法，所述結(jié)構(gòu)還包括集電極區(qū)域，所述集電極區(qū)域位于與所述發(fā)射極豎直對(duì)準(zhǔn)的位置，所述集電極區(qū)域通過淺溝槽隔離與鄰近的結(jié)構(gòu)電隔離。
3.根據(jù)權(quán)利要求1所述的方法，所述形成溝槽包括: 執(zhí)行蝕刻工藝以產(chǎn)生所述溝槽； 在所述溝槽中形成氧化物層； 在所述溝槽中沉積氮化物層；以及 執(zhí)行對(duì)所述氮化物的蝕刻，以形成所述溝槽內(nèi)的間隔體，所述蝕刻具有足夠的過蝕刻，以在所述堆疊上的氧化物間隔體之上不留下氮化物。
4.根據(jù)權(quán)利要求1所述的方法，所述形成堆疊還包括: 在所述堆疊周圍形成氮化物間隔體；以及 形成鄰近所述氮化物間隔體的氧化物間隔體。
5.根據(jù)權(quán)利要求1所述的方法，所述在所述堆疊中提供開口包括: 在所述結(jié)構(gòu)上沉積氧化物層； 化學(xué)機(jī)械拋光所述氧化物層； 使用反應(yīng)離子蝕刻工藝執(zhí)行氧化物凹陷蝕刻，以減小所述氧化物層的厚度；以及 在所述堆疊中執(zhí)行多晶硅蝕刻，從而暴露所述本征基極。
6.根據(jù)權(quán)利要求1所述的方法，所述在所述開口中形成發(fā)射極包括: 在所述開口中執(zhí)行原位摻雜發(fā)射極沉積；以及 執(zhí)行光刻沉積和蝕刻以限定所述發(fā)射極。
7.一種形成半導(dǎo)體器件的方法，包括: 在晶片上提供自對(duì)準(zhǔn)犧牲發(fā)射極工藝基座堆疊； 在所述晶片上生長(zhǎng)SiGe層； 在所述晶片中形成溝槽，所述溝槽限定所述基座堆疊的范圍并限定雙極晶體管的本征基極； 執(zhí)行選擇性外延生長(zhǎng)工藝，以在所述堆疊周圍的兩個(gè)區(qū)域處形成非本征基極，并且在所述溝槽之上形成橋，所述橋連接所述兩個(gè)區(qū)域，所述選擇性外延生長(zhǎng)工藝確保基本上沒有源自所述溝槽的底部的生長(zhǎng)； 在所述基座堆疊中形成發(fā)射極窗口； 在所述發(fā)射極窗口中執(zhí)行原位摻雜發(fā)射極沉積；以及 執(zhí)行光刻沉積和蝕刻以限定所述雙極晶體管的發(fā)射極。
8.根據(jù)權(quán)利要求7所述的方法，所述晶片還包括硅層，所述硅層包括所述晶體管的集電極，所述集電極位于與所述發(fā)射極豎直對(duì)準(zhǔn)的位置，且所述集電極通過淺溝槽隔離與所述晶片的其余部分電隔離。
9.根據(jù)權(quán)利要求7所述的方法，還包括: 在形成所述溝槽之前，在所述晶片上沉積第一氮化物覆蓋層； 將第一掩模施加于所述第一氮化物覆蓋層； 根據(jù)所述第一掩模蝕刻所述第一氮化物覆蓋層，所述蝕刻在所述發(fā)射極基座上形成氮化物間隔體； 去除所述第一掩模； 在所述氮化物覆蓋層上沉積氧化物覆蓋層； 將第二掩模施加于所述氧化物覆蓋層；以及 根據(jù)所述第二掩模蝕刻所述氧化物覆蓋層，所述蝕刻形成鄰近所述氮化物間隔體的氧化物間隔體。
10.根據(jù)權(quán)利要求7所述的方法，還包括: 在所述溝槽中形成第二氧化物層； 在所述溝槽中沉積氮化物層； 通過蝕刻所述氮化物層在所述溝槽內(nèi)形成間隔體，所述蝕刻具有足夠的過蝕刻，以在所述堆疊上的所述氧化物間隔體之上不留下氮化物；以及執(zhí)行濕法化學(xué)蝕刻以去除所述氧化物間隔體。
11.根據(jù)權(quán)利要求10所述的方法，還包括: 通過沉積第二氮化物覆蓋層，增加在所述溝槽內(nèi)且在所述基座堆疊周圍的所述氮化物層的厚度；以及 終點(diǎn)蝕刻所述第二氮化物覆蓋層。
12.根據(jù)權(quán)利要求7所述的方法，還包括: 在執(zhí)行所述選擇性外延生長(zhǎng)工藝之后，在所述晶片上沉積第三氧化物層； 化學(xué)機(jī)械拋光所述第三氧化物層；以及 使用反應(yīng)離子蝕刻工藝執(zhí)行氧化物凹陷蝕刻，以減小所述第三氧化物層的厚度。
13.根據(jù)權(quán)利要求7所述的方法，所述在所述基座堆疊中形成發(fā)射極窗口包括: 執(zhí)行多晶硅蝕刻以去除所述堆疊的層，以提供暴露所述本征基極的至少一部分的開口，所述多晶硅蝕刻對(duì)氧化物具有高度選擇性并終止在所述本征基極上。
14.一種半導(dǎo)體器件，包括: 雙極晶體管，包括: 多層基板的有源區(qū)域中的集電極； 發(fā)射極；以及 本征基極，布置在所述發(fā)射極和所述集電極之間； 溝槽，限定所述發(fā)射極和所述本征基極的范圍；以及 非本征基極，在所述溝槽之上形成橋。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，所述集電極位于與所述發(fā)射極豎直對(duì)準(zhǔn)的位置，而且所述集電極通過淺溝槽隔離與所述多層基板的其他部分電隔離，所述溝槽限定所述發(fā)射極的范圍，以及所述本征基極位于所述淺溝槽隔離的邊界之內(nèi)。
16.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，所述本征基極具有頂表面，所述非本征基極具有底表面，所述本征基極的所述頂表面的至少一部分與所述非本征基極的所述底表面的至少一部分接觸。
17.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，所述非本征基極包括硅鍺化合物。
18.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，還包括使所述發(fā)射極和所述本征基極分離的至少一個(gè)電介質(zhì)間隔體。
19.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，所述集電極、發(fā)射極和本征基極以相對(duì)于所述多層基板的頂表面自對(duì)準(zhǔn)的豎直布置方式布置。
20.一種計(jì)算機(jī)化設(shè)備可讀的非瞬時(shí)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，所述非瞬時(shí)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)存儲(chǔ)指令，所述指令能夠由所述計(jì)算機(jī)化設(shè)備執(zhí)行，以執(zhí)行在包括至少本征基極區(qū)域和發(fā)射極基座區(qū)域的結(jié)構(gòu)中形成異質(zhì)結(jié)雙極晶體管的方法，所述方法包括以下步驟: 在所述本征基極區(qū)域上形成堆疊，所述堆疊包括多晶硅層和頂部犧牲氧化物層； 在所述結(jié)構(gòu)中形成溝槽，所述溝槽限定所述本征基極區(qū)域和所述堆疊的范圍； 執(zhí)行選擇性外延生長(zhǎng)工藝，以在所述堆疊周圍形成非本征基極，所述非本征基極在所述溝槽上產(chǎn)生橋； 在所述堆疊中提供開口，所述開口暴露所述本征基極區(qū)域的一部分；以及 在所述開口中形成發(fā)射極。
21.根據(jù)權(quán)利要求20所述的非瞬時(shí)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，所述結(jié)構(gòu)還包括集電極區(qū)域，所述集電極區(qū)域位于與所述發(fā)射極豎直對(duì)準(zhǔn)的位置處，所述集電極區(qū)域通過淺溝槽隔離與鄰近的結(jié)構(gòu)電隔離。
22.根據(jù)權(quán)利要求20所述的非瞬時(shí)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，所述形成溝槽包括: 執(zhí)行蝕刻工藝以產(chǎn)生所述溝槽； 在所述溝槽中形成氧化物層； 在所述溝槽中沉積氮化物層；以及 執(zhí)行對(duì)所述氮化物的蝕刻以在所述溝槽內(nèi)形成間隔體，所述蝕刻具有足夠的過蝕刻，以在所述堆疊上的氧化物間隔體之上不留下氮化物。
23.根據(jù)權(quán)利要求20所述的非瞬時(shí)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，還包括: 在所述堆疊周圍形成氮化物間隔體；以及 形成鄰近所述氮化物間隔體的氧化物間隔體。
24.根據(jù)權(quán)利要求20所述的非瞬時(shí)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，所述在所述堆疊中提供開口包括: 在所述結(jié)構(gòu)上沉積氧化物層； 化學(xué)機(jī)械拋光所述氧化物層； 使用反應(yīng)離子蝕刻工藝執(zhí)行氧化物凹陷蝕刻，以減小所述氧化物層的厚度；以及 在所述堆疊中執(zhí)行多晶硅蝕刻，從而暴露所述本征基極。
25.根據(jù)權(quán)利要求20所述的非瞬時(shí)計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，所述在所述開口中形成發(fā)射極包括: 在所述開口中執(zhí)行原位摻雜發(fā)射極沉積；以及 執(zhí)行光刻沉積和蝕刻以限定所述發(fā)射極。
【文檔編號(hào)】H01L21/328GK103956323SQ201310446588
【公開日】2014年7月30日 申請(qǐng)日期:2013年9月26日 優(yōu)先權(quán)日:2012年9月26日
【發(fā)明者】J.W.阿基森, K.K.錢, D.L.哈拉米, 劉奇志, J.J.佩卡里克 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司