半導(dǎo)體封裝件的制作方法
【專利摘要】提供了一種半導(dǎo)體封裝件。所述半導(dǎo)體封裝件包括：第一半導(dǎo)體芯片；第二半導(dǎo)體芯片，位于第一半導(dǎo)體芯片上；第三半導(dǎo)體芯片，位于第二半導(dǎo)體芯片上；第四半導(dǎo)體芯片，位于第三半導(dǎo)體芯片上。第一底填充層位于第二半導(dǎo)體芯片和第一半導(dǎo)體芯片之間；第二底填充層位于第三半導(dǎo)體芯片和第二半導(dǎo)體芯片之間；第三底填充層位于第四半導(dǎo)體芯片和第三半導(dǎo)體芯片之間。在一些實施例中，第二底填充層包括與第一底填充層和第三底填充層不同的材料。
【專利說明】半導(dǎo)體封裝件
[0001]本申請要求于2012年9月27日在韓國知識產(chǎn)權(quán)局提交的第10-2012-0108270號韓國專利申請的權(quán)益，該韓國專利申請的公開通過引用全部包含于此。
【技術(shù)領(lǐng)域】
[0002]本發(fā)明構(gòu)思涉及半導(dǎo)體封裝件和制造半導(dǎo)體封裝件的方法，更具體地講，涉及包括多個半導(dǎo)體芯片的半導(dǎo)體封裝件和制造半導(dǎo)體封裝件的方法。
【背景技術(shù)】
[0003]隨著電子行業(yè)繼續(xù)發(fā)展，對半導(dǎo)體裝置的進(jìn)一步集成的需求愈發(fā)高漲。特別地，繼續(xù)期望小型化、質(zhì)輕和多功能的裝置。
[0004]與這些一起，需要小型化、質(zhì)輕和多功能的半導(dǎo)體封裝件來容納電子裝置。特別地，半導(dǎo)體封裝工業(yè)已經(jīng)看到了在同一封裝件中封裝多個半導(dǎo)體芯片的趨勢。然而，當(dāng)多個芯片被包括在同一、單個半導(dǎo)體封裝件中時，故障的可能性增大，可靠性降低。

【發(fā)明內(nèi)容】

[0005]發(fā)明構(gòu)思提供了將故障最小化并增強(qiáng)可靠性的半導(dǎo)體封裝件、包括這樣的裝置的系統(tǒng)以及制造半導(dǎo)體封裝件的方法。
[0006]根據(jù)本發(fā)明構(gòu)思的一方面，提供了一種半導(dǎo)體封裝件，所述半導(dǎo)體封裝件包括:第一半導(dǎo)體芯片；第二半導(dǎo)體芯片，位于第一半導(dǎo)體芯片上；第三半導(dǎo)體芯片，位于第二半導(dǎo)體芯片上；第四半導(dǎo)體芯片，位于第三半導(dǎo)體芯片上；第一底填充層，位于第二半導(dǎo)體芯片和第一半導(dǎo)體芯片之間；第二底填充層，位于第三半導(dǎo)體芯片和第二半導(dǎo)體芯片之間；第三底填充層，位于第四半導(dǎo)體芯片和第三半導(dǎo)體芯片之間，其中，第二底填充層包括與第一底填充層和第三底填充層不同的材料。
[0007]在一些實施例中，第一半導(dǎo)體芯片與第二半導(dǎo)體芯片、第二半導(dǎo)體芯片與第三半導(dǎo)體芯片以及第三半導(dǎo)體芯片與第四半導(dǎo)體芯片均分別具有彼此接觸的多個相對應(yīng)的導(dǎo)電接觸。
[0008]在一些實施例中，第一半導(dǎo)體芯片、第二半導(dǎo)體芯片、第三半導(dǎo)體芯片和第四半導(dǎo)體芯片中的一個或多個半導(dǎo)體芯片的導(dǎo)電接觸連接到從芯片的上表面穿到芯片的下表面的貫穿電極。
[0009]在一些實施例中，第一半導(dǎo)體芯片的第一水平寬度大于第二半導(dǎo)體芯片的第二水平寬度，第三半導(dǎo)體芯片的第三水平寬度大于第四半導(dǎo)體芯片的第四水平寬度。
[0010]在一些實施例中，第一半導(dǎo)體芯片的第一水平寬度基本等于第三半導(dǎo)體芯片的第三水平寬度。
[0011 ] 在一些實施例中，第一半導(dǎo)體芯片的第一水平寬度大于第三半導(dǎo)體芯片的第三水平寬度。
[0012]在一些實施例中，第二底填充層超出第二半導(dǎo)體芯片的側(cè)壁突出。[0013]在一些實施例中，半導(dǎo)體封裝件還包括:成型層，位于第二半導(dǎo)體芯片的側(cè)壁處以及位于第二半導(dǎo)體芯片的頂表面的一部分上，其中，第二底填充層位于在第二半導(dǎo)體芯片的頂表面的所述一部分上的成型層和第三半導(dǎo)體芯片之間。
[0014]在一些實施例中，半導(dǎo)體封裝件還包括:成型層，位于第一半導(dǎo)體芯片、第二半導(dǎo)體芯片、第三半導(dǎo)體芯片和第四半導(dǎo)體芯片的側(cè)壁處，其中，第二底填充層是所述成型層的一部分。
[0015]在一些實施例中，第一底填充層、第二底填充層和第三底填充層均包括粘合材料、粘合膜和能夠流動液體填充材料中的一種或多種。
[0016]在一些實施例中，所述半導(dǎo)體封裝件還包括:基體，第一半導(dǎo)體芯片安裝到基體，基體與第一半導(dǎo)體芯片具有彼此接觸的多個相對應(yīng)的導(dǎo)電接觸，以及基體底填充層，位于第一半導(dǎo)體芯片的下表面和基體之間。
[0017]在一些實施例中，基體底填充層包括粘合膜、粘合層和能夠流動的填充材料中的至少一種。
[0018]在一些實施例中，第一半導(dǎo)體芯片包括位于第一半導(dǎo)體芯片的下表面的多個導(dǎo)電接觸，第一半導(dǎo)體芯片還包括連接到所述多個導(dǎo)電接觸的芯片堆疊連接凸起。
[0019]在一些實施例中，所述半導(dǎo)體封裝件還包括:成型層，位于第一半導(dǎo)體芯片、第二半導(dǎo)體芯片、第三半導(dǎo)體芯片和第四半導(dǎo)體芯片的側(cè)壁處以及位于第四半導(dǎo)體芯片的頂表面上。
[0020]根據(jù)本發(fā)明構(gòu)思的一個方面，提供了一種半導(dǎo)體封裝件，所述半導(dǎo)體封裝件包括:第一半導(dǎo)體芯片；第二半導(dǎo)體芯片，位于第一半導(dǎo)體芯片上；第三半導(dǎo)體芯片，位于第二半導(dǎo)體芯片上；第四半導(dǎo)體芯片，位于第三半導(dǎo)體芯片上；第一底填充層，位于第二半導(dǎo)體芯片和第一半導(dǎo)體芯片之間；第二底填充層，位于第三半導(dǎo)體芯片和第二半導(dǎo)體芯片之間；第三底填充層，位于第四半導(dǎo)體芯片和第三半導(dǎo)體芯片之間；成型層，位于第二半導(dǎo)體芯片的側(cè)壁處以及位于第二半導(dǎo)體芯片的頂表面的一部分上，其中，第二底填充層位于在第二半導(dǎo)體芯片的頂表面的所述一部分上的成型層與第三半導(dǎo)體芯片之間。
[0021]在一些實施例中，第一半導(dǎo)體芯片與第二半導(dǎo)體芯片、第二半導(dǎo)體芯片與第三半導(dǎo)體芯片以及第三半導(dǎo)體芯片與第四半導(dǎo)體芯片均分別具有彼此接觸的多個相對應(yīng)的導(dǎo)電接觸。
[0022]在一些實施例中，第一半導(dǎo)體芯片、第二半導(dǎo)體芯片、第三半導(dǎo)體芯片和第四半導(dǎo)體芯片中的一個或多個半導(dǎo)體芯片的導(dǎo)電接觸連接到從芯片的上表面穿到芯片的下表面的貫穿電極。
[0023]在一些實施例中，第一半導(dǎo)體芯片的第一水平寬度大于第二半導(dǎo)體芯片的第二水平寬度，第三半導(dǎo)體芯片的第三水平寬度大于第四半導(dǎo)體芯片的第四水平寬度。
[0024]在一些實施例中，第一半導(dǎo)體芯片的第一水平寬度基本等于第三半導(dǎo)體芯片的第三水平寬度。
[0025]在一些實施例中，第一半導(dǎo)體芯片的第一水平寬度大于第三半導(dǎo)體芯片的第三水平寬度。
[0026]在一些實施例中，第二底填充層包括與第一底填充層和第三底填充層不同的材料。[0027]在一些實施例中，第二底填充層包括與第一底填充層和第三底填充層相同的材料。
[0028]在一些實施例中，第二底填充層超出第二半導(dǎo)體芯片的側(cè)壁突出。
[0029]在一些實施例中，半導(dǎo)體封裝件還包括:成型層，位于第一半導(dǎo)體芯片、第二半導(dǎo)體芯片、第三半導(dǎo)體芯片和第四半導(dǎo)體芯片的側(cè)壁處，其中，第二底填充層是成型層的一部分。
[0030]在一些實施例中，第一底填充層、第二底填充層和第三底填充層均包括粘合材料、粘合膜和可流動的底填充層中的一種或多種。
[0031]在一些實施例中，半導(dǎo)體封裝件還包括:基體，第一半導(dǎo)體芯片安裝到基體，基體與第一半導(dǎo)體芯片具有彼此接觸的多個相對應(yīng)的導(dǎo)電接觸，以及基體底填充層，位于第一半導(dǎo)體芯片的下表面和基體之間。
[0032]在一些實施例中，基體底填充層包括粘合膜、粘合層和可流動的填充材料中的至少一種。
[0033]在一些實施例中，第一半導(dǎo)體芯片包括位于第一半導(dǎo)體芯片的下表面的多個導(dǎo)電接觸，第一半導(dǎo)體芯片還包括連接到所述多個導(dǎo)電接觸的芯片堆疊連接凸起。
[0034]在一些實施例中，半導(dǎo)體封裝件還包括:成型層，位于第一半導(dǎo)體芯片、第二半導(dǎo)體芯片、第三半導(dǎo)體芯片、第四半導(dǎo)體芯片的側(cè)壁處以及位于第四半導(dǎo)體芯片的頂表面上。
[0035]根據(jù)本發(fā)明構(gòu)思的一方面，提供了一種半導(dǎo)體封裝件，所述半導(dǎo)體封裝件包括:第一半導(dǎo)體芯片；第二半導(dǎo)體芯片，位于第一半導(dǎo)體芯片上；第三半導(dǎo)體芯片，位于第二半導(dǎo)體芯片上；第四半導(dǎo)體芯片，位于第三半導(dǎo)體芯片上，第一半導(dǎo)體芯片與第二半導(dǎo)體芯片、第二半導(dǎo)體芯片與第三半導(dǎo)體芯片以及第三半導(dǎo)體芯片與第四半導(dǎo)體芯片均分別具有彼此接觸的多個相對應(yīng)的導(dǎo)電接觸；第一底填充層，位于第二半導(dǎo)體芯片和第一半導(dǎo)體芯片之間；第二底填充層，位于第三半導(dǎo)體芯片和第二半導(dǎo)體芯片之間；第三底填充層，位于第四半導(dǎo)體芯片和第三半導(dǎo)體芯片之間，其中，第一半導(dǎo)體芯片的第一水平寬度大于第二半導(dǎo)體芯片的第二水平寬度，第三半導(dǎo)體芯片的第三水平寬度大于第四半導(dǎo)體芯片的第四水平寬度。
[0036]在一些實施例中，第一半導(dǎo)體芯片、第二半導(dǎo)體芯片、第三半導(dǎo)體芯片和第四半導(dǎo)體芯片中的一個或多個半導(dǎo)體芯片的導(dǎo)電接觸連接到從芯片的上表面穿到芯片的下表面的貫穿電極。
[0037]在一些實施例中，第一半導(dǎo)體芯片的第一水平寬度基本等于第三半導(dǎo)體芯片的第三水平寬度。
[0038]在一些實施例中，第一半導(dǎo)體芯片的第一水平寬度大于第三半導(dǎo)體芯片的第三水平寬度。
[0039]在一些實施例中，第二底填充層包括與第一底填充層和第三底填充層不同的材料。
[0040]在一些實施例中，第二底填充層包括與第一底填充層和第三底填充層相同的材料。
[0041]在一些實施例中，第二底填充層超出第二半導(dǎo)體芯片的側(cè)壁突出。
[0042]在一些實施例中，所述半導(dǎo)體封裝件還包括:成型層，位于第二半導(dǎo)體芯片的側(cè)壁處以及位于第二半導(dǎo)體芯片的頂表面的一部分上，其中，第二底填充層位于在第二半導(dǎo)體芯片的頂表面的一部分上的成型層和第三半導(dǎo)體芯片之間。
[0043]在一些實施例中，半導(dǎo)體封裝件還包括:成型層，位于第一半導(dǎo)體芯片、第二半導(dǎo)體芯片、第三半導(dǎo)體芯片、第四半導(dǎo)體芯片的側(cè)壁處，其中，第二底填充層是成型層的一部分。
[0044]在一些實施例中，第一底填充層、第二底填充層和第三底填充層均包括粘合材料、粘合膜和可流動液體填充材料中的一種或多種。
[0045]在一些實施例中，半導(dǎo)體封裝件還包括:基體，第一半導(dǎo)體芯片安裝到基體，基體與第一半導(dǎo)體芯片具有彼此接觸的多個相對應(yīng)的導(dǎo)電接觸，以及基體底填充層，位于第一半導(dǎo)體芯片的下表面和基體之間。
[0046]在一些實施例中，基體底填充層包括粘合膜、粘合層和可流動的填充材料中的至少一種。
[0047]在一些實施例中，第一半導(dǎo)體芯片包括位于第一半導(dǎo)體芯片的下表面的多個導(dǎo)電接觸，第一半導(dǎo)體芯片還包括連接到所述多個導(dǎo)電接觸的芯片堆疊連接凸起。
[0048]根據(jù)本發(fā)明構(gòu)思的一方面，提供了一種半導(dǎo)體封裝件，所述半導(dǎo)體封裝件包括第一子堆疊件、第二子堆疊件和封裝件底填充層，所述第一子堆疊件包括:一個第一半導(dǎo)體芯片和一個第二半導(dǎo)體芯片，第二半導(dǎo)體芯片位于第一半導(dǎo)體芯片上；子堆疊底填充層，位于第一子堆疊件的第二半導(dǎo)體芯片和第一半導(dǎo)體芯片之間，第二子堆疊件包括:另一第一半導(dǎo)體芯片和另一第二半導(dǎo)體芯片，所述另一第二半導(dǎo)體芯片位于所述另一第一半導(dǎo)體芯片上；子堆疊底填充層，位于第二子堆疊件的第二半導(dǎo)體芯片和所述另一第一半導(dǎo)體芯片之間，第二子堆疊件位于第一子堆疊件上，封裝件底填充層位于第二子堆疊件和第一子堆疊件之間，其中，第一子堆疊件和第二子堆疊件的第一半導(dǎo)體芯片的至少一部分具有相同的構(gòu)造，第一子堆疊件和第二子堆疊件的第二半導(dǎo)體芯片的至少一部分具有相同的構(gòu)造。
[0049]在一些實施例中，封裝件底填充層包括與子堆疊底填充層不同的材料。
[0050]在一些實施例中，封裝件底填充層包括與子堆疊填充層的材料相同的材料。
[0051]在一些實施例中，第一子堆疊件和第二子堆疊件中的每個的第一半導(dǎo)體芯片和第二半導(dǎo)體芯片均具有彼此接觸的多個相對應(yīng)的導(dǎo)電接觸，第一子堆疊件的第二半導(dǎo)體芯片和第二子堆疊件的第一半導(dǎo)體芯片均具有彼此接觸的多個相對應(yīng)的導(dǎo)電接觸。
[0052]在一些實施例中，第一子堆疊件和第二子堆疊件中的每個的第一半導(dǎo)體芯片和第二半導(dǎo)體芯片中的一個或多個半導(dǎo)體芯片的導(dǎo)電接觸連接到從芯片的上表面穿過至芯片的下表面的貫穿電極。
[0053]在一些實施例中，第一子堆疊件的第一半導(dǎo)體芯片的第一水平寬度比第二半導(dǎo)體芯片的第二水平寬度大。
[0054]在一些實施例中，第二子堆疊件的第一半導(dǎo)體芯片的第一水平寬度大于所述另一第二半導(dǎo)體芯片的第二水平寬度。
[0055]在一些實施例中，第一子堆疊件的第一半導(dǎo)體芯片的水平寬度基本等于第二子堆疊件的第一半導(dǎo)體芯片的水平寬度。
[0056]在一些實施例中，第一子堆疊件的第一半導(dǎo)體芯片的水平寬度大于第二子堆疊件的第一半導(dǎo)體芯片的水平寬度。[0057]在一些實施例中，封裝件底填充層超出第一子堆疊件的第二半導(dǎo)體芯片的側(cè)壁突出。
[0058]在一些實施例中，所述半導(dǎo)體封裝件還包括:成型層，位于第一子堆疊件的第二半導(dǎo)體芯片的側(cè)壁處以及位于第一子堆疊件的第二半導(dǎo)體芯片的頂表面的一部分上，其中，封裝件底填充層位于在第一子堆疊件的第二半導(dǎo)體芯片的頂表面的一部分上的成型層和第二子堆疊件的第一半導(dǎo)體芯片之間。
[0059]在一些實施例中，所述半導(dǎo)體封裝件還包括:成型層，位于第一子堆疊件和第二子堆疊件的第一半導(dǎo)體芯片和第二半導(dǎo)體芯片的側(cè)壁處，其中，封裝件底填充層是成型層的一部分。
[0060]在一些實施例中，所述半導(dǎo)體封裝件還包括:基體，第一子堆疊件的第一半導(dǎo)體芯片安裝到基體，基體和第一子堆疊件的第一半導(dǎo)體芯片具有彼此接觸的多個相對應(yīng)的導(dǎo)電接觸；基體底填充層，位于第一子堆疊件的第一半導(dǎo)體芯片的下表面和基體之間。
[0061]在一些實施例中，基體底填充層包括粘合膜、粘合層和可流動的填充材料中的至少一種。
[0062]在一些實施例中，第一子堆疊件的第一半導(dǎo)體芯片包括位于第一半導(dǎo)體芯片的下表面的多個導(dǎo)電接觸，第一子堆疊件的第一半導(dǎo)體芯片還包括連接到所述多個導(dǎo)電接觸的芯片堆疊連接凸起。
[0063]在一些實施例中，第一子堆疊件的第一半導(dǎo)體芯片和第二半導(dǎo)體芯片中的至少一部分具有相同的構(gòu)造。
[0064]根據(jù)本發(fā)明構(gòu)思的一方面，提供了一種方法，所述方法包括:通過在第一半導(dǎo)體芯片上設(shè)置第二半導(dǎo)體芯片形成第一子堆疊件，將第二半導(dǎo)體芯片和第一半導(dǎo)體芯片的相對應(yīng)的導(dǎo)電接觸接合，涂覆芯片底填充物以使第二半導(dǎo)體芯片結(jié)合到第一半導(dǎo)體芯片；通過將第四半導(dǎo)體芯片設(shè)置在第三半導(dǎo)體芯片上形成第二子堆疊件，將第四半導(dǎo)體芯片和第三半導(dǎo)體芯片的相對應(yīng)的導(dǎo)電接觸接合，涂覆芯片底填充物以使第四半導(dǎo)體芯片結(jié)合到第三半導(dǎo)體芯片；通過將第二子堆疊件設(shè)置在第一子堆疊件上形成芯片堆疊件，將第二堆疊件的第三半導(dǎo)體芯片和第一堆疊件的第二半導(dǎo)體芯片的相對應(yīng)的導(dǎo)電接觸接合，以及涂覆子堆疊底填充物以使第二子堆疊件的第三半導(dǎo)體芯片結(jié)合到第一子堆疊件的第二半導(dǎo)體芯片。
[0065]在一些實施例中，所述方法還包括在形成芯片堆疊件之前測試第一子堆疊件的操作和測試第二子堆疊件的操作。
[0066]在一些實施例中，在第一子堆疊件的形成中或在第二子堆疊件的形成中，涂覆芯片底填充層的步驟包括在將相對應(yīng)的導(dǎo)電接觸接合之后涂覆填充層的步驟。
[0067]在一些實施例中，在第一子堆疊件的形成中或在第二子堆疊件的形成中，涂覆底填充層的步驟包括在將相對應(yīng)的導(dǎo)電接觸接合之前涂覆結(jié)合膜的步驟。
[0068]在一些實施例中，在芯片堆疊件的形成中，涂覆底填充層的步驟包括在將相對應(yīng)的導(dǎo)電接觸接合之后涂覆填充層。
[0069]在一些實施例中，在芯片堆疊件的形成中，涂覆底填充層的步驟包括在將相對應(yīng)的導(dǎo)電接觸接合之前涂覆結(jié)合膜。
[0070]在一些實施例中，在芯片堆疊件的形成中，涂覆子堆疊底填充物以使第二子堆疊件的第三半導(dǎo)體芯片結(jié)合到第一子堆疊件的第二半導(dǎo)體芯片的步驟包括將成型層涂覆到芯片堆疊件的頂部和側(cè)壁，從而成型層穿過第一子堆疊件和第二子堆疊件之間的空間以填充所述空間并將第三半導(dǎo)體芯片結(jié)合到第二半導(dǎo)體芯片。
[0071 ] 在一些實施例中，用于芯片底填充的材料與用于子堆疊底填充的材料不同。
[0072]在一些實施例中，用于芯片底填充的材料與用于子堆疊底填充的材料相同。
[0073]在一些實施例中，在涂覆子堆疊底填充物以將第二子堆疊件的第三半導(dǎo)體芯片結(jié)合到第一子堆疊件的第二半導(dǎo)體芯片之后，子堆疊底填充層超出第一子堆疊件的第二半導(dǎo)體芯片的側(cè)壁突出。
[0074]在一些實施例中，所述方法還包括，在形成芯片堆疊件之前，在第一子堆疊件的第二半導(dǎo)體芯片的頂部和側(cè)壁形成成型層，位于第二半導(dǎo)體芯片的頂部的成型層包括暴露第二半導(dǎo)體芯片的上導(dǎo)電接觸的開口，其中，在形成芯片堆疊件之后，子堆疊底填充層位于成型層和第二子堆疊件的第三半導(dǎo)體芯片之間。
[0075]在一些實施例中，第一半導(dǎo)體芯片的第一水平寬度大于第二半導(dǎo)體芯片的第二水平寬度。
[0076]在一些實施例中，第三半導(dǎo)體芯片的第三水平寬度大于第四半導(dǎo)體芯片的第四水平寬度。
[0077]在一些實施例中，第一半導(dǎo)體芯片的第一水平寬度基本等于第三半導(dǎo)體芯片的第三水平寬度。
[0078]在一些實施例中，第一半導(dǎo)體芯片的第一水平寬度大于第三半導(dǎo)體芯片的第三水平寬度。
[0079]在一些實施例中，形成第一子堆疊件的步驟包括:通過在第一晶片的多個第一半導(dǎo)體芯片上設(shè)置第二晶片的多個第二半導(dǎo)體芯片，將第二晶片的多個第二半導(dǎo)體芯片和第一晶片的多個第一半導(dǎo)體芯片的相對應(yīng)的導(dǎo)電接觸接合，涂覆芯片底填充物以將多個第二半導(dǎo)體芯片結(jié)合到多個第一半導(dǎo)體芯片，來形成第一子堆疊件。
[0080]在一些實施例中，所述方法還包括:在將相對應(yīng)的導(dǎo)電接觸接合之后并在涂覆芯片底填充物之前，切割第二晶片的多個第二芯片。
[0081]在一些實施例中，在切割多個第二芯片之前將第二子堆疊件設(shè)置在第一子堆疊件上。
[0082]在一些實施例中，所述方法還包括:在形成芯片堆疊件之前，切割第一晶片和第二晶片的第一芯片和第二芯片以形成多個第一子堆疊件并切割第二子堆疊件的第三芯片和第四芯片。
[0083]在一些實施例中，所述方法還包括:在接合相對應(yīng)的導(dǎo)電接觸之后并在涂覆芯片底填充物之前，切割第二晶片的多個第二芯片。
[0084]在一些實施例中，形成第二子堆疊件的步驟包括:通過將第四晶片的多個第四半導(dǎo)體芯片設(shè)置在第三晶片的多個第三半導(dǎo)體芯片上，將第四晶片的多個第四半導(dǎo)體芯片和第三晶片的多個第三半導(dǎo)體芯片的相對應(yīng)的導(dǎo)電接觸接合，涂覆芯片底填充物以將多個第四半導(dǎo)體芯片結(jié)合到多個第三半導(dǎo)體芯片，來形成第二子堆疊件。
[0085]在一些實施例中，所述方法還包括:在切割第二晶片的第二芯片和第四晶片的第四芯片之前，切割第一晶片的第一芯片和第三晶片的第三芯片。[0086]根據(jù)本發(fā)明構(gòu)思的一方面，提供了一種存儲系統(tǒng)，所述存儲系統(tǒng)包括:存儲控制器，產(chǎn)生命令和地址信號；存儲模塊，包括多個存儲裝置，存儲模塊接收命令和地址信號并響應(yīng)來向至少一個存儲裝置存儲數(shù)據(jù)以及從所述至少一個存儲裝置取回數(shù)據(jù)，其中，每個存儲裝置包括半導(dǎo)體封裝件，所述半導(dǎo)體封裝件包括:第一半導(dǎo)體芯片；第二半導(dǎo)體芯片，位于第一半導(dǎo)體芯片上；第三半導(dǎo)體芯片，位于第二半導(dǎo)體芯片上；第四半導(dǎo)體芯片，位于第三半導(dǎo)體芯片上；第一底填充層，位于第二半導(dǎo)體芯片和第一半導(dǎo)體芯片之間；第二底填充層，位于第三半導(dǎo)體芯片和第二半導(dǎo)體芯片之間；第三底填充層，位于第四半導(dǎo)體芯片和第三半導(dǎo)體芯片之間，其中，第二底填充層包括與第一底填充層和第三底填充層不同的材料。
[0087]這里公開的任意實施例可以應(yīng)用于存儲系統(tǒng)。
[0088]根據(jù)本發(fā)明構(gòu)思的一方面，提供了一種半導(dǎo)體封裝件，所述半導(dǎo)體封裝件包括:第一堆疊結(jié)構(gòu)，包括具有第一貫穿電極的第一半導(dǎo)體芯片和跨過第一底填充層堆疊在第一半導(dǎo)體芯片上并包括第二貫穿電極的至少一個第二半導(dǎo)體芯片；第二堆疊結(jié)構(gòu)，包括具有第三貫穿電極的第三半導(dǎo)體芯片和跨過第二底填充層堆疊在第三半導(dǎo)體芯片上的至少一個第四半導(dǎo)體芯片，其中，第二堆疊結(jié)構(gòu)跨過第三底填充層堆疊在第一堆疊結(jié)構(gòu)上，其中，第三底填充層包括與第一底填充層或第二底填充層的物理性質(zhì)不同的物理性質(zhì)的成分。
[0089]第三底填充層可以填充在第一堆疊結(jié)構(gòu)和第二堆疊結(jié)構(gòu)之間的空間中。
[0090]第三底填充層的側(cè)表面可以相對于第二堆疊結(jié)構(gòu)的側(cè)表面突出。
[0091 ] 第一底填充層至第三底填充層中的每個可以包括填充劑，第三底填充層的填充劑與第三底填充層的比例可以小于第一底填充層的填充劑與第一底填充層的比例或者第二底填充層的填充劑與第二底填充層的比例。
[0092]第一底填充層至第三底填充層中的每個可以包括填充劑，添加到第三底填充層的填充劑的尺寸可以小于添加到第一底填充層或第二底填充層的填充劑的尺寸。
[0093]半導(dǎo)體封裝件還可以包括:印刷電路板，第一堆疊結(jié)構(gòu)安裝在印刷電路板上；成型構(gòu)件，形成在印刷電路板上并圍繞第一堆疊結(jié)構(gòu)和第二堆疊結(jié)構(gòu)，其中，第四半導(dǎo)體芯片可以通過第一貫穿電極至第三貫穿電極電連接到印刷電路板。
[0094]第二半導(dǎo)體芯片的水平橫截面寬度可以小于第一半導(dǎo)體芯片的水平橫截面寬度，成型構(gòu)件可以形成在第一半導(dǎo)體芯片的上表面的一部分上，從而圍繞半導(dǎo)體芯片的側(cè)表面。
[0095]第四半導(dǎo)體芯片的水平橫截面寬度可以小于第三半導(dǎo)體芯片的水平橫截面寬度，成型層可以形成在第三半導(dǎo)體芯片的上表面的一部分上，從而圍繞第四半導(dǎo)體芯片的側(cè)表面。
[0096]成型構(gòu)件可以圍繞第一堆疊結(jié)構(gòu)的上表面的一部分。
[0097]成型構(gòu)件可以由與第三底填充層相同的材料形成。
[0098]第三半導(dǎo)體芯片的水平橫截面寬度可以等于或大于第二半導(dǎo)體芯片的水平橫截面寬度。
[0099]根據(jù)本發(fā)明構(gòu)思的另一方面，提供了一種半導(dǎo)體封裝件，所述半導(dǎo)體封裝件包括順序地堆疊的第一半導(dǎo)體芯片至第四半導(dǎo)體芯片，其中，第一半導(dǎo)體芯片至第三半導(dǎo)體芯片分別包括第一貫穿電極至第三貫穿電極，其中，第四半導(dǎo)體芯片電連接到第一貫穿電極和第三貫穿電極，其中，第一半導(dǎo)體芯片的水平橫截面寬度大于第二半導(dǎo)體芯片的水平橫截面寬度，其中，第三半導(dǎo)體芯片的水平橫截面寬度大于第二半導(dǎo)體芯片和第四半導(dǎo)體芯片中的每個的水平橫截面寬度。
[0100]第一半導(dǎo)體芯片的水平橫截面寬度可以與第三半導(dǎo)體芯片的水平橫截面寬度相同。
[0101]根據(jù)本發(fā)明構(gòu)思的另一方面，提供了一種制造半導(dǎo)體封裝件的方法，所述方法包括:在第一半導(dǎo)體芯片上跨過第一底填充層堆疊第二半導(dǎo)體芯片；在第三半導(dǎo)體芯片上跨過第二底填充層堆疊第四半導(dǎo)體芯片；將堆疊在第三半導(dǎo)體芯片上的第四半導(dǎo)體芯片堆疊在堆疊在第一半導(dǎo)體芯片上的第二半導(dǎo)體芯片上。
[0102]將堆疊在第三半導(dǎo)體芯片上的第四半導(dǎo)體芯片堆疊在堆疊在第一半導(dǎo)體芯片上的第二半導(dǎo)體芯片上的步驟可以包括:將堆疊在第三半導(dǎo)體芯片上的第四半導(dǎo)體芯片跨過第三底填充層堆疊在堆疊在第一半導(dǎo)體芯片上的第二半導(dǎo)體芯片上，第三底填充層包括具有與第一底填充層或第二底填充層的物理性質(zhì)不同的物理性質(zhì)的成分。
[0103]所述方法還可以包括:在將堆疊在第三半導(dǎo)體芯片上的第四半導(dǎo)體芯片堆疊在堆疊在第一半導(dǎo)體芯片上的第二半導(dǎo)體芯片上之前，將第二半導(dǎo)體芯片堆疊在其上的第一半導(dǎo)體芯片附著到印刷電路板，在將堆疊在第三半導(dǎo)體芯片上的第四半導(dǎo)體芯片堆疊在堆疊在第一半導(dǎo)體芯片上的第二半導(dǎo)體芯片上之后，在印刷電路板上形成成型構(gòu)件，使得覆蓋第一半導(dǎo)體芯片至第四半導(dǎo)體芯片并且填充在第二半導(dǎo)體芯片和第三半導(dǎo)體芯片之間，其中，成型構(gòu)件、第一底填充層和第二底填充層中的每個包括填充劑，并且成型構(gòu)件的填充劑與成型構(gòu)件的比例大于第一底填充層的填充劑與第一底填充層的比例或者第二底填充層的填充劑與第二底填充層的比例。
[0104]將第二半導(dǎo)體芯片堆疊在第一半導(dǎo)體芯片上的步驟可以包括:制備包括多個第一半導(dǎo)體芯片的第一半導(dǎo)體晶片，每個第一半導(dǎo)體芯片包括第一貫穿電極；將均包括第二貫穿電極的多個第二半導(dǎo)體芯片堆疊在第一半導(dǎo)體晶片上，以分別對應(yīng)于多個第一半導(dǎo)體芯片，使得第一貫穿電極分別電連接到第二貫穿電極。
[0105]所述方法還可以包括:在將多個第二半導(dǎo)體芯片堆疊在第一半導(dǎo)體晶片上之前，形成第一成型層以覆蓋多個第二半導(dǎo)體芯片；去除第一成型層的一部分，從而暴露第二貫穿電極。
[0106]將第四半導(dǎo)體芯片堆疊在第三半導(dǎo)體芯片上的步驟可以包括:制備包括多個第三半導(dǎo)體芯片的第三半導(dǎo)體晶片，每個第三半導(dǎo)體芯片包括第三貫穿電極；將分別對應(yīng)于多個第三半導(dǎo)體芯片的多個第四半導(dǎo)體芯片堆疊在第三半導(dǎo)體晶片上，從而電連接到第三貫穿電極。
[0107]所述方法還可以包括:在將第二半導(dǎo)體芯片堆疊在第一半導(dǎo)體晶片上之后，將第一半導(dǎo)體晶片切割成包括彼此相對應(yīng)的第一半導(dǎo)體芯片和第二半導(dǎo)體芯片的第一堆疊結(jié)構(gòu)；在將第四半導(dǎo)體芯片堆疊在第三半導(dǎo)體晶片上之后，將第三半導(dǎo)體晶片切割成包括彼此相對應(yīng)的第三半導(dǎo)體芯片和第四半導(dǎo)體芯片的第二堆疊結(jié)構(gòu)，其中，將堆疊在第三半導(dǎo)體芯片上的第四半導(dǎo)體芯片堆疊在堆疊在第一半導(dǎo)體芯片上的第二半導(dǎo)體芯片上的步驟可以包括:將第二堆疊結(jié)構(gòu)堆疊在第一堆疊結(jié)構(gòu)上。
[0108]所述方法還可以包括:在將第四半導(dǎo)體芯片堆疊在第三半導(dǎo)體晶片上之后，將第三半導(dǎo)體晶片切割成包括彼此相對應(yīng)的第三半導(dǎo)體芯片和第四半導(dǎo)體芯片的第二堆疊結(jié)構(gòu)，其中，將堆疊在第三半導(dǎo)體芯片上的第四半導(dǎo)體芯片堆疊在堆疊在第一半導(dǎo)體芯片上的第二半導(dǎo)體芯片上的步驟可以包括:將第二堆疊結(jié)構(gòu)堆疊在堆疊在第一半導(dǎo)體晶片上的第二半導(dǎo)體芯片上；切割第一半導(dǎo)體晶片使得第二堆疊結(jié)構(gòu)堆疊在包括彼此相對應(yīng)的第一半導(dǎo)體芯片和第二半導(dǎo)體芯片的第一堆疊結(jié)構(gòu)上。
[0109]將堆疊在第三半導(dǎo)體芯片上的第四半導(dǎo)體芯片堆疊在堆疊在第一半導(dǎo)體芯片上的第二半導(dǎo)體芯片上的步驟可以包括:將第四半導(dǎo)體芯片堆疊在其上的第三半導(dǎo)體晶片堆疊在堆疊在第一半導(dǎo)體晶片的第二半導(dǎo)體芯片上；一起切割第一半導(dǎo)體晶片和第三半導(dǎo)體晶片，使得包括彼此相對的第三半導(dǎo)體芯片和第四半導(dǎo)體芯片的第二堆疊結(jié)構(gòu)堆疊在包括彼此相對應(yīng)的第一半導(dǎo)體芯片和第二半導(dǎo)體芯片的第一堆疊結(jié)構(gòu)上。
[0110]根據(jù)本發(fā)明構(gòu)思的另一方面，提供了一種制造半導(dǎo)體封裝件的方法，所述方法包括:形成第一堆疊結(jié)構(gòu)，包括第二貫穿電極的至少一個第二半導(dǎo)體芯片堆疊在包括第一貫穿電極的第一半導(dǎo)體芯片上；形成第二堆疊結(jié)構(gòu)，至少一個第四半導(dǎo)體芯片堆疊在包括第三貫穿電極的第三半導(dǎo)體芯片上；將第二堆疊結(jié)構(gòu)堆疊在第一堆疊結(jié)構(gòu)上，使得第四半導(dǎo)體芯片電連接到第一貫穿電極至第三貫穿電極。
[0111]形成第一堆疊結(jié)構(gòu)的步驟可以包括在第一半導(dǎo)體芯片和第二半導(dǎo)體芯片之間通過利用毛細(xì)管底填充方法形成第一底填充層，形成第二堆疊結(jié)構(gòu)的步驟可以包括在第三半導(dǎo)體芯片和第四半導(dǎo)體芯片之間通過利用毛細(xì)管底填充方法形成第二底填充層。
[0112]可以執(zhí)行將第二堆疊結(jié)構(gòu)堆疊在第一堆疊結(jié)構(gòu)上的步驟，使得為非導(dǎo)電膜的第三底填充層設(shè)置在第一堆疊結(jié)構(gòu)和第二堆疊結(jié)構(gòu)之間。
【專利附圖】

【附圖說明】
[0113]通過結(jié)合附圖進(jìn)行的下面的詳細(xì)描述，將更清楚地理解本發(fā)明構(gòu)思的示例性實施例，其中:
[0114]圖1至圖20是根據(jù)本發(fā)明構(gòu)思的實施例的制造半導(dǎo)體封裝件的方法的剖視圖；
[0115]圖1是根據(jù)本發(fā)明構(gòu)思的實施例的用于制備第一半導(dǎo)體晶片的操作的剖視圖；
[0116]圖2是根據(jù)本發(fā)明構(gòu)思的實施例的用于形成第一連接凸起的操作的剖視圖；
[0117]圖3是根據(jù)本發(fā)明構(gòu)思的實施例的用于將第一半導(dǎo)體晶片附著到第一運載件基板的操作的剖視圖；
[0118]圖4是根據(jù)本發(fā)明構(gòu)思的實施例的用于暴露第一貫穿電極的操作的剖視圖；
[0119]圖5是根據(jù)本發(fā)明構(gòu)思的實施例的用于形成第一下保護(hù)層的操作的剖視圖；
[0120]圖6是根據(jù)本發(fā)明構(gòu)思的實施例的用于形成第一下焊盤的操作的剖視圖；
[0121]圖7是根據(jù)本發(fā)明構(gòu)思的實施例的制備多個第二半導(dǎo)體芯片的操作的剖視圖；
[0122]圖8是根據(jù)本發(fā)明構(gòu)思的實施例的用于在第一半導(dǎo)體晶片上堆疊第二半導(dǎo)體芯片的操作的剖視圖；
[0123]圖9是根據(jù)本發(fā)明構(gòu)思的實施例的用于形成第一底填充層的操作的剖視圖；
[0124]圖10是根據(jù)本發(fā)明構(gòu)思的實施例的用于形成第一成型層的操作的剖視圖；
[0125]圖11是根據(jù)本發(fā)明構(gòu)思的實施例的用于暴露第二貫穿電極的操作的剖視圖；
[0126]圖12是根據(jù)本發(fā)明構(gòu)思的實施例的用于執(zhí)行第一測試的操作的剖視圖；[0127]圖13是根據(jù)本發(fā)明構(gòu)思的實施例的用于在第三半導(dǎo)體芯片上堆疊第四半導(dǎo)體芯片的操作的剖視圖；
[0128]圖14是根據(jù)本發(fā)明構(gòu)思的實施例的用于形成第二成型層的操作的剖視圖；
[0129]圖15是根據(jù)本發(fā)明構(gòu)思的實施例的用于執(zhí)行第二測試的操作的剖視圖；
[0130]圖16是根據(jù)本發(fā)明構(gòu)思的實施例的用于形成第一堆疊結(jié)構(gòu)的操作的剖視圖；
[0131]圖17是根據(jù)本發(fā)明構(gòu)思的實施例的用于形成第二堆疊結(jié)構(gòu)的操作的剖視圖；
[0132]圖18是根據(jù)本發(fā)明構(gòu)思的實施例的用于在印刷電路板上安裝第一堆疊結(jié)構(gòu)的操作的剖視圖；
[0133]圖19是根據(jù)本發(fā)明構(gòu)思的實施例的用于在第一堆疊結(jié)構(gòu)上堆疊第二堆疊結(jié)構(gòu)的操作的剖視圖；
[0134]圖20是根據(jù)本發(fā)明構(gòu)思的實施例的半導(dǎo)體封裝件的剖視圖；
[0135]圖21至圖24是根據(jù)本發(fā)明構(gòu)思的另一實施例的制造半導(dǎo)體封裝件的方法的剖視圖；
[0136]圖21是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于形成第三底填充層的操作的剖視圖；
[0137]圖22是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于形成附著有第三底填充層的第二堆疊結(jié)構(gòu)的操作的剖視圖；
[0138]圖23是根據(jù)本發(fā)明構(gòu)思的另一實施例的將第二堆疊結(jié)構(gòu)跨過第三底填充層堆疊在第一堆疊結(jié)構(gòu)上的操作的剖視圖；
[0139]圖24是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件的剖視圖；
[0140]圖25至圖26是根據(jù)本發(fā)明構(gòu)思的另一實施例的制造半導(dǎo)體封裝件的方法的剖視圖；
[0141]圖25是根據(jù)本發(fā)明構(gòu)思的另一實施例的將第二堆疊結(jié)構(gòu)堆疊在堆疊在第一半導(dǎo)體晶片上的第二半導(dǎo)體芯片上的操作的剖視圖；
[0142]圖26是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件的剖視圖；
[0143]圖27至圖28是根據(jù)本發(fā)明構(gòu)思的另一實施例的制造半導(dǎo)體封裝件的方法的剖視圖；
[0144]圖27是根據(jù)本發(fā)明構(gòu)思的另一實施例的通過利用第三底填充層將第二堆疊結(jié)構(gòu)堆疊在堆疊在第一半導(dǎo)體晶片的第二半導(dǎo)體芯片上的操作的剖視圖；
[0145]圖28是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件的剖視圖；
[0146]圖29至圖30是根據(jù)本發(fā)明構(gòu)思的另一實施例的制造半導(dǎo)體封裝件的方法的剖視圖；
[0147]圖29是根據(jù)本發(fā)明構(gòu)思的另一實施例的通過利用毛細(xì)管底填充方法形成第三底填充層的操作的剖視圖；
[0148]圖30是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件的剖視圖；
[0149]圖31至圖32是根據(jù)本發(fā)明構(gòu)思的另一實施例的制造半導(dǎo)體封裝件的方法的剖視圖；
[0150]圖31是根據(jù)本發(fā)明構(gòu)思的另一實施例的將其上堆疊有第四半導(dǎo)體芯片的第三半導(dǎo)體晶片堆疊在其上堆疊有第二半導(dǎo)體芯片的第一半導(dǎo)體晶片上的操作的剖視圖；[0151]圖32是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件的剖視圖；
[0152]圖33至圖34是根據(jù)本發(fā)明構(gòu)思的另一實施例的制造半導(dǎo)體封裝件的方法的剖視圖；
[0153]圖33是根據(jù)本發(fā)明構(gòu)思的另一實施例的通過利用第三底填充層將其上堆疊有第四半導(dǎo)體芯片的第三半導(dǎo)體晶片堆疊在其上堆疊有第二半導(dǎo)體芯片的第一半導(dǎo)體晶片上的操作的剖視圖；
[0154]圖34是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件的剖視圖；
[0155]圖35至圖40是根據(jù)本發(fā)明構(gòu)思的另一實施例的制造半導(dǎo)體封裝件的方法的剖視圖；
[0156]圖35是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于將第一半導(dǎo)體晶片附著到第一運載件基板的操作的剖視圖；
[0157]圖36是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于執(zhí)行第一測試的操作的剖視圖；
[0158]圖37是根據(jù)本發(fā)明構(gòu)思的另一實施例的將其上堆疊有第四半導(dǎo)體芯片的第三半導(dǎo)體晶片堆疊在其上堆疊有第二半導(dǎo)體芯片的第一半導(dǎo)體晶片上的操作的剖視圖；
[0159]圖38是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于將圖37的所得結(jié)構(gòu)附著到初始的運載件基板的操作的剖視圖；
[0160]圖39是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于形成外部連接凸起的操作的剖視圖；
[0161]圖40是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件的剖視圖；
[0162]圖41至圖48是根據(jù)本發(fā)明構(gòu)思的另一實施例的制造半導(dǎo)體封裝件的方法的剖視圖；
[0163]圖41是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于將第二半導(dǎo)體晶片附著到第二運載件基板的操作的剖視圖；
[0164]圖42是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于制備第二半導(dǎo)體芯片的操作的剖視圖；
[0165]圖43是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于將第二半導(dǎo)體芯片堆疊在第一半導(dǎo)體晶片上的操作的剖視圖；
[0166]圖44是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于形成第一成型層的操作的剖視圖；
[0167]圖45是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于暴露第二貫穿電極的操作的剖視圖；
[0168]圖46是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于形成第二后焊盤的操作的剖視圖；
[0169]圖47是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于形成第一堆疊結(jié)構(gòu)的操作的剖視圖；
[0170]圖48是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件的剖視圖；
[0171]圖49是根據(jù)本發(fā)明構(gòu)思的實施例的半導(dǎo)體封裝件的剖視圖；
[0172]圖50是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件的剖視圖；
[0173]圖51是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件的剖視圖；
[0174]圖52是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件的剖視圖；
[0175]圖53是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件的剖視圖；[0176]圖54是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件的剖視圖；
[0177]圖55是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件的剖視圖；
[0178]圖56至圖61是根據(jù)本發(fā)明構(gòu)思的另一實施例的制造半導(dǎo)體封裝件的方法的剖視圖；
[0179]圖56是根據(jù)本發(fā)明構(gòu)思的另一實施例的將第二半導(dǎo)體晶片堆疊在第一半導(dǎo)體晶片上的操作的剖視圖；
[0180]圖57是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于暴露第二貫穿電極的操作的剖視圖；
[0181]圖58是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于形成第二后焊盤244的操作的剖視圖；
[0182]圖59是根據(jù)本發(fā)明構(gòu)思的另一實施例的將第四半導(dǎo)體晶片堆疊在第三半導(dǎo)體晶片上的操作的剖視圖；
[0183]圖60是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件的剖視圖；
[0184]圖61是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件的剖視圖；
[0185]圖62是根據(jù)本發(fā)明構(gòu)思的實施例的存儲模塊的平面圖；
[0186]圖63是包括根據(jù)本發(fā)明構(gòu)思的實施例的半導(dǎo)體封裝件的系統(tǒng)的結(jié)構(gòu)圖；以及
[0187]圖64是包括根據(jù)本發(fā)明構(gòu)思的實施例的半導(dǎo)體封裝件的存儲卡的結(jié)構(gòu)圖。
【具體實施方式】
[0188]現(xiàn)在將參照附圖更充分地描述本發(fā)明構(gòu)思，在附圖中示出了本發(fā)明的示例性實施例。然而，本發(fā)明構(gòu)思可以以許多不同的形式實施，并且不應(yīng)被解釋為限制于這里闡述的實施例；相反，提供這些實施例，使得本公開將是徹底的和完整的，并且將把本發(fā)明構(gòu)思的構(gòu)思充分地傳達(dá)給本領(lǐng)域技術(shù)人員。在附圖中，為清晰起見，夸大了層和區(qū)域的厚度。
[0189]將理解的是，當(dāng)元件(例如，層、區(qū)域或基板)被稱作“在”另一元件“上”、“連接到”另一元件或“結(jié)合到”另一元件時，該元件可直接在另一元件上、直接連接到另一元件、直接結(jié)合到另一元件，或者可存在中間元件。相反，當(dāng)元件被稱作“直接在”另一元件或?qū)印吧稀?、“直接連接到”另一元件或?qū)踊蛘摺爸苯咏Y(jié)合到”另一元件或?qū)訒r，不存在中間元件或?qū)?。?br> 來描述元件或?qū)又g的關(guān)系的其他詞語應(yīng)該以相似的方式(例如，“在......之間”對比“直
接在......之間”、“鄰近”對比“直接鄰近”等)來解釋。
[0190]將理解的是，盡管這里使用術(shù)語第一和第二來描述各個元件，但是這些元件不應(yīng)被這些術(shù)語限制。這些術(shù)語僅用來將一個元件與另一元件區(qū)分開。因此，下面討論的第一元件可以被命名為第二元件，同樣，在不脫離本公開的教導(dǎo)的情況下，第二元件可以被命名為第一兀件。
[0191]除非上下文中具有明確不同的含義，否則以單數(shù)使用的表述包括復(fù)數(shù)的表達(dá)。另夕卜，將理解的是，諸如“包括”和/或“包含”的術(shù)語意在表明存在特征、數(shù)目、步驟、動作、組件、部件或它們的組合，并且不意在排除一個或多個其他特征、數(shù)目、步驟、動作、組件、部件或它們的組合可以存在或者可被添加的可能性。
[0192]這里使用的術(shù)語或詞語具有與本發(fā)明構(gòu)思的實施例的技術(shù)方面相對應(yīng)的含義，從而最恰當(dāng)?shù)乇磉_(dá)本發(fā)明構(gòu)思的實施例。[0193]現(xiàn)在將參照附圖更充分地描述本發(fā)明構(gòu)思，在附圖中示出了本發(fā)明的示例性實施例。
[0194]圖1至圖20是根據(jù)本發(fā)明構(gòu)思的實施例的制造半導(dǎo)體封裝件的方法的剖視圖。
[0195]圖1是根據(jù)本發(fā)明構(gòu)思的實施例的用于制備第一半導(dǎo)體晶片Wl的操作的剖視圖。
[0196]參照圖1，制備第一半導(dǎo)體晶片Wl。第一半導(dǎo)體晶片Wl可以包括多個被設(shè)計成沿著第一劃道(first scribe lane)SLl彼此分離的第一半導(dǎo)體芯片Cl。在一些實施例中,第一半導(dǎo)體芯片Cl包括第一半導(dǎo)體基板100、第一半導(dǎo)體裝置110和第一貫穿電極120。第一半導(dǎo)體基板100可以具有彼此相對的第一上表面102和第一下表面104a。在一些實施例中，第一半導(dǎo)體裝置110可以形成在第一半導(dǎo)體基板100的第一上表面102上。在一些實施例中，第一貫穿電極120可以形成為從第一半導(dǎo)體基板100的第一上表面102穿過第一半導(dǎo)體裝置110延伸到第一半導(dǎo)體基板100中。
[0197]在一些實施例中，第一半導(dǎo)體基板100可以包括例如硅(Si)?？蛇x擇地，在不同的實施例中，第一半導(dǎo)體基板100可以包括諸如鍺(Ge)的半導(dǎo)體原子或諸如碳化硅(SiC)、砷化鎵(GaAs)、砷化銦(InAs)和磷化銦(InP)的化合物半導(dǎo)體?？蛇x擇地，第一半導(dǎo)體基板100可以包括絕緣件上硅(SOI)結(jié)構(gòu)。例如，第一半導(dǎo)體基板100可以包括埋置氧化物(BOX)層。第一半導(dǎo)體基板100可以包括導(dǎo)電區(qū)域，例如，利用雜質(zhì)摻雜的阱或利用雜質(zhì)摻雜的結(jié)構(gòu)。此外，第一半導(dǎo)體基板100可以具有諸如淺溝槽隔離(STI)結(jié)構(gòu)的各種裝置分離結(jié)構(gòu)。
[0198]第一半導(dǎo)體裝置110可以包括系統(tǒng)大規(guī)模集成(LSI)、閃速存儲器、動態(tài)隨機(jī)存取存儲器(DRAM)、靜態(tài)隨機(jī)存取存儲器(SRAM)、電可擦可編程只讀存儲器(EEPR0M)、相變隨機(jī)存取存儲器(PRAM)、磁性隨機(jī)存取存儲器(MRAM)、電阻隨機(jī)存取存儲器(RRAM)或其他合適的電路、系統(tǒng)或存儲裝置。詳細(xì)地講，第一半導(dǎo)體裝置110可以包括各種類型的多個獨立裝置。在各個實施例中，多個獨立裝置可以包括各種微電子器件，例如，互補(bǔ)型金屬絕緣體半導(dǎo)體(CMOS)晶體管、金屬氧化物半導(dǎo)體場效應(yīng)晶體管(M0SFET)、系統(tǒng)大規(guī)模集成(LSI)、諸如CMOS成像傳感器(CIS)的圖像傳感器、微機(jī)電系統(tǒng)(MEMS)、有源元件、無源元件等。多個獨立裝置可以連接到第一半導(dǎo)體基板100的導(dǎo)電區(qū)域。第一半導(dǎo)體裝置110還可以包括將多個獨立裝置中的至少兩個或多個獨立裝置電連接到第一半導(dǎo)體基板100的導(dǎo)電區(qū)域的導(dǎo)線或?qū)щ娙?。此外，多個獨立裝置可以分別通過絕緣層與其他相鄰的獨立裝置電分離。
[0199]第一半導(dǎo)體裝置110可以包括用于將多個獨立裝置連接到形成在第一半導(dǎo)體基板100上的其他布線的多個布線結(jié)構(gòu)。多個布線結(jié)構(gòu)可以包括金屬布線層和通孔塞。金屬布線層和通孔塞可以包括布線阻擋層和布線金屬層。布線阻擋層可以包括從鈦(Ti)、TiN、鉭(Ta)和TaN中選擇的至少一種材料。布線金屬層可以包括從鎢(W)、鋁(Al)和銅(Cu)中選擇的至少一種金屬。金屬布線層和通孔塞可以由相同的材料形成。可選擇地，金屬布線層和通孔塞中的至少一部分可以由不同的材料形成。多個金屬布線層和/或多個通孔塞可以包括多層結(jié)構(gòu)。即，布線結(jié)構(gòu)可以包括通過交替地堆疊兩個或更多個金屬布線層或兩個或更多個通孔塞形成的多層結(jié)構(gòu)。第一半導(dǎo)體裝置110還可以包括用于保護(hù)布線結(jié)構(gòu)和其他下結(jié)構(gòu)免受外部沖擊或濕氣影響的鈍化層。
[0200]第一貫穿電極120可以從第一半導(dǎo)體基板100的第一上表面102延伸到第一半導(dǎo)體基板100中。第一貫穿電極120的至少一部分可以為柱的形狀。在這種情況下，第一貫穿電極120可以包括與第一貫穿電極120的表面相對應(yīng)的阻擋層和填充在阻擋層中的填充導(dǎo)電層。阻擋層可以包括從T1、TiN、Ta、TaN、釕(Ru)、鈷(Co)、錳(Mn)、WN、鎳(Ni)和NiB中選擇的至少一種材料。填充導(dǎo)電層可以包括從Cu、諸如CuSn、CuMg> CuNi> CuZn> CuPd>CuAu、CuRe或CuW的Cu合金、W、W合金、N1、Ru和Co中選擇的至少一種材料。絕緣層可以設(shè)置在第一半導(dǎo)體基板100和第一貫穿電極120之間。絕緣層可以包括氧化物層、氮化物層、碳層、聚合物、它們的組合或其他合適的絕緣層。
[0201]第一貫穿電極120可以由穿過第一半導(dǎo)體基板100的至少一部分填充的導(dǎo)電材料形成，并可以通過部分去除基板100來得到。例如，第一貫穿電極120可以包括阻擋層和填充在阻擋層中的填充導(dǎo)電層。可選擇地，例如，第一貫穿電極120可以包括阻擋層、填充在阻擋層中的填充導(dǎo)電層以及金屬布線層和/或通孔塞中的一部分。
[0202]圖2是根據(jù)本發(fā)明構(gòu)思的實施例的用于形成第一連接凸起134的操作的剖視圖。
[0203]參照圖2，電連接到第一貫穿電極120的第一連接凸起134形成在第一半導(dǎo)體基板100上。在形成第一連接凸起134之前，可以在第一貫穿電極120與第一連接凸起134之間形成第一連接焊盤132。
[0204]圖3是根據(jù)本發(fā)明構(gòu)思的實施例的用于將第一半導(dǎo)體晶片Wl附著到第一運載件基板10的操作的剖視圖。
[0205]參照圖3，其上形成有第一連接凸起134的第一半導(dǎo)體晶片Wl附著到第一運載件基板10。第一運載件基板10可以包括第一支撐基板12和第一粘合材料層14。第一半導(dǎo)體晶片Wl可以附著到第一運載件基板10，使得第一連接凸起134可以面對第一運載件基板10。在一些實施例中,第一連接凸起134可以被第一粘合材料層14圍繞。在一些實施例中，第一半導(dǎo)體基板100的第一上表面102的被第一連接凸起134暴露的部分可以接觸第一粘合材料層14。
[0206]圖4是根據(jù)本發(fā)明構(gòu)思的實施例的用于暴露第一貫穿電極120的操作的剖視圖。
[0207]參照圖4,去除第一半導(dǎo)體基板100的一部分，以暴露第一貫穿電極120。第一貫穿電極120可以在第一半導(dǎo)體基板100的第一下表面104上方被暴露。由于第一貫穿電極120在第一半導(dǎo)體基板100的第一下表面104上方被暴露，因此第一貫穿電極120可以形成為貫穿第一半導(dǎo)體基板100?？蛇x擇地，第一半導(dǎo)體基板100的一部分可以被去除，使得第一貫穿電極120可以從第一下表面104突出。
[0208]在一些實施例中，為了暴露第一貫穿電極120,可以通過利用化學(xué)機(jī)械拋光(CMP)工藝、回蝕刻工藝(etch-back process)或它們的結(jié)合來去除第一半導(dǎo)體基板100的一部分。
[0209]圖5是根據(jù)本發(fā)明構(gòu)思的實施例的用于形成第一下保護(hù)層142的操作的剖視圖。
[0210]參照圖5，第一下保護(hù)層142形成為覆蓋第一半導(dǎo)體晶片Wl的暴露表面，即，第一半導(dǎo)體基板100的第一下表面104。在一些實施例中，第一下保護(hù)層142可以通過利用例如旋轉(zhuǎn)涂覆工藝或噴涂工藝形成。在一些實施例中，第一下保護(hù)層142可以由例如絕緣聚合物形成。為了形成第一下保護(hù)層142，絕緣聚合物層可以形成為覆蓋第一半導(dǎo)體基板100的第一下表面104和第一貫穿電極120的暴露部分，然后可以通過回蝕刻工藝部分去除絕緣聚合物層以暴露第一貫穿電極120。
[0211]圖6是根據(jù)本發(fā)明構(gòu)思的實施例的用于形成第一下焊盤144的操作的剖視圖。[0212]參照圖6，形成電連接到第一貫穿電極120的被第一下保護(hù)層142暴露的部分的第一下焊盤144。在一些實施例中，可以省略第一下焊盤144。
[0213]圖7是根據(jù)本發(fā)明構(gòu)思的實施例的制備多個第二半導(dǎo)體芯片C2的操作的剖視圖。
[0214]參照圖7，制備第二半導(dǎo)體芯片C2。為了制備第二半導(dǎo)體芯片C2，可以對第二半導(dǎo)體晶片(未示出)進(jìn)行處理。如在圖1至圖4中示出的用于制備第一半導(dǎo)體晶片Wl的操作中，第二半導(dǎo)體晶片被設(shè)計成第二半導(dǎo)體芯片C2。
[0215]在一些實施例中，第二半導(dǎo)體晶片可以包括具有與通過與第一半導(dǎo)體晶片Wl的工藝相同的工藝形成的相同類型的獨立裝置的半導(dǎo)體晶片。可以通過將第二半導(dǎo)體晶片附著到第二運載件基板20然后將第二半導(dǎo)體晶片切割成第二半導(dǎo)體芯片C2，使多個第二半導(dǎo)體芯片C2彼此分離。在一些實施例中，第二半導(dǎo)體芯片C2包括第二半導(dǎo)體基板200、第二半導(dǎo)體裝置210和第二貫穿電極220。第二半導(dǎo)體基板200可以具有彼此相對的第二上表面202和第二下表面204。第二貫穿電極220可以形成為貫穿第二半導(dǎo)體基板200。
[0216]第二半導(dǎo)體芯片C2可以是包括與第一半導(dǎo)體芯片Cl的獨立裝置或裝置相同的獨立裝置或裝置的相同類型的半導(dǎo)體芯片?？蛇x擇地，第二半導(dǎo)體芯片C2可以是包括與第一半導(dǎo)體芯片Cl的獨立裝置或裝置不同的獨立裝置或裝置的不同類型的半導(dǎo)體芯片。
[0217]到目前為止還沒有詳細(xì)描述的圖7中示出的部件除了術(shù)語“第一”被“第二”代替、“標(biāo)號I X ”或“ I X X ”被標(biāo)號“ 2 X ”或“ 2 X X ”代替以外，與圖1至圖4的部件相同，因此，這里將不再給出這些部件的詳細(xì)描述。
[0218]圖8是根據(jù)本發(fā)明構(gòu)思的實施例的用于在第一半導(dǎo)體晶片Wl上堆疊第二半導(dǎo)體芯片C2的操作的剖視圖。
[0219]參照圖8，第二半導(dǎo)體芯片C2與圖7中示出的第二運載件基板20分離，并堆疊在圖6中示出的第一半導(dǎo)體晶片Wl上。第二半導(dǎo)體芯片C2可以堆疊在第一半導(dǎo)體晶片Wl上，以分別對應(yīng)于包括在第一半導(dǎo)體晶片Wl中的第一半導(dǎo)體芯片Cl。g卩，多個第二半導(dǎo)體芯片C2可以堆疊在第一半導(dǎo)體芯片Cl上，以分別對應(yīng)于第一半導(dǎo)體芯片Cl。
[0220]第二半導(dǎo)體芯片C2可以堆疊在第一半導(dǎo)體芯片Cl上，使得第一貫穿電極120和第二貫穿電極220中的一些或全部可以彼此電連接。為了使第一貫穿電極120和第二貫穿電極220彼此電連接，第二半導(dǎo)體芯片C2可以堆疊在第一半導(dǎo)體芯片Cl上，使得第二半導(dǎo)體芯片C2的第二連接凸起234可以分別接觸第一半導(dǎo)體芯片Cl的第一下焊盤144。在沒有形成第一下焊盤144的實施例中，第二連接凸起234可以直接接觸第一貫穿電極120，例如，第一貫穿電極120的暴露部分。
[0221]第二半導(dǎo)體芯片C2可以堆疊在第一半導(dǎo)體芯片Cl上，然后可以執(zhí)行回流工藝，從而加強(qiáng)第二連接凸起234與第一下焊盤144之間的粘合或第二連接凸起234與第一貫穿電極120之間的粘合，從而減少其間的接觸電阻。
[0222]圖9是根據(jù)本發(fā)明構(gòu)思的實施例的用于形成第一底填充層150的操作的剖視圖。
[0223]參照圖9，第一底填充層150形成在第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2之間。第一底填充層150可以填充第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2之間的整個空間、體積或區(qū)域。在一些實施例中，第一底填充層150可以形成為全部圍繞第二連接凸起234。在一些實施例中，第一底填充層150可以形成為覆蓋第二半導(dǎo)體芯片C2的第二上表面202的被第二連接凸起234暴露的部分。第一底填充層150可以形成為具有沿著從第二半導(dǎo)體芯片C2朝著第一半導(dǎo)體芯片Cl的方向增加寬度的水平橫截面。
[0224]在一些實施例中，第一底填充層150可以通過利用例如毛細(xì)管底填充方法形成。在一些實施例中，第一底填充層150可以由例如環(huán)氧樹脂形成。在一些實施例中，可以向第一底填充層150添加填充劑。填充劑可以由例如二氧化硅形成。在一些實施例中，填充劑可以具有例如0.1μm至幾u(yù)m的尺寸，并且可以具有大約0.3μm?至大約1μm?的平均尺寸。可以向第一底填充層150添加大約55wt%至大約75wt%的填充劑。即，填充劑與第一底填充層150的比例可以為大約55wt%至大約75wt%。
[0225]圖1至圖9示出了其中包括第二半導(dǎo)體芯片C2的單層堆疊在第一半導(dǎo)體芯片Cl上的情況。本發(fā)明構(gòu)思不限于此。例如，包括第二半導(dǎo)體芯片C2的多個層可以順序地堆疊在第一半導(dǎo)體芯片Cl上。
[0226]圖10是根據(jù)本發(fā)明構(gòu)思的實施例的用于形成第一成型層160的操作的剖視圖。
[0227]參照圖10，第一成型層160形成在第一半導(dǎo)體晶片Wl上以覆蓋第二半導(dǎo)體芯片C2。在一些實施例中，第一成型層160可以形成為覆蓋第二半導(dǎo)體芯片C2的第二下表面204和第二半導(dǎo)體芯片C2的側(cè)表面。在一些實施例中，第一成型層160可以由例如環(huán)氧樹脂成型化合物(epoxy mold compound (EMC))形成。在一些實施例中，可以向第一成型層160中添加填充劑。填充劑可以由例如二氧化硅形成。填充劑可以具有例如幾μ m至幾十μ m的尺寸，并且可以具有大約2μm至大約10um的平均尺寸。可以向第一成型層160添加大約80wt%至大約90wt%的填充劑。即，第一成型層160的填充劑與第一成型層160的比例可以為大約80wt%至大約90wt%。填充劑可以通常包括球形部分的二氧化硅材料。填充劑的不同尺寸和不同濃度提供了不同的粘合特性。
[0228]圖11是根據(jù)本發(fā)明構(gòu)思的實施例的用于暴露第二貫穿電極220的操作的剖視圖。
[0229]參照圖11，通過去除部分第一成型層160形成第一孔162，以暴露第二貫穿電極220。例如，可以通過利用激光鉆孔方法去除第一成型層160的部分來形成第一孔162。
[0230]圖12是根據(jù)本發(fā)明構(gòu)思的實施例的用于執(zhí)行第一測試的操作的剖視圖。
[0231]參照圖12，可以去除第一成型層160的部分，以降低形成在第二半導(dǎo)體芯片C2的第二下表面204上的第一成型層160的厚度。在一些實施例中，為了去除部分第一成型層160，可以使用化學(xué)機(jī)械拋光(CMP)、回蝕刻或它們的結(jié)合。
[0232]在一些實施例中，可以在形成圖11中示出的第一孔162之前執(zhí)行降低第一成型層160的厚度的操作。在執(zhí)行形成圖10中示出的第一成型層160的操作中，可以調(diào)節(jié)第一成型層160的厚度，因此，降低第一成型層160的厚度的操作可以不是必須的，因此可以省略。
[0233]可以通過訪問通過第一成型層160的第一孔162暴露的第二貫穿電極220來執(zhí)行確定第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2的故障是否發(fā)生的第一測試。
[0234]圖13是根據(jù)本發(fā)明構(gòu)思的實施例的用于在第三半導(dǎo)體芯片C3上堆疊第四半導(dǎo)體芯片C4的操作的剖視圖。
[0235]參照圖13，第四半導(dǎo)體芯片C4堆疊在包括多個第三半導(dǎo)體芯片C3的第三半導(dǎo)體晶片W3上。第三半導(dǎo)體晶片W3可以利用與圖1至圖6中示出的用于形成第一半導(dǎo)體晶片Wl的工藝相似或相同的工藝形成。第四半導(dǎo)體芯片C4可以利用圖7中示出的用于形成第二半導(dǎo)體芯片C2的工藝相似或相同的工藝形成。
[0236]在一些實施例中，第三半導(dǎo)體芯片C3可以是包括與在圖1中示出的第一半導(dǎo)體芯片Cl的獨立裝置或裝置相同的獨立裝置或裝置的相同類型的半導(dǎo)體芯片?？蛇x擇地，第三半導(dǎo)體芯片C3可以是包括與第一半導(dǎo)體芯片Cl的獨立裝置或裝置不同的獨立裝置或裝置的不同類型的半導(dǎo)體芯片。第四半導(dǎo)體芯片C4可以是包括與第一半導(dǎo)體芯片Cl的獨立裝置或裝置相同的獨立裝置或裝置的相同類型的半導(dǎo)體芯片?？蛇x擇地，第四半導(dǎo)體芯片C4可以是包括與第一半導(dǎo)體芯片Cl的獨立裝置或裝置不同的獨立裝置或裝置的不同類型的半導(dǎo)體芯片。
[0237]在一些實施例中，第四半導(dǎo)體芯片C4中可以不需要與第二半導(dǎo)體芯片C2的第二貫穿電極220相對應(yīng)的特定貫穿電極。可選擇地，在一些實施例中，與第二半導(dǎo)體芯片C2的第二貫穿電極220相對應(yīng)的貫穿電極還可以形成在第四半導(dǎo)體芯片C4中。
[0238]多個第四半導(dǎo)體芯片C4可以堆疊在第三半導(dǎo)體晶片W3上，從而分別對應(yīng)于包括在第三半導(dǎo)體晶片W3中的多個第三半導(dǎo)體芯片C3。g卩，第四半導(dǎo)體芯片C4可以堆疊在第三半導(dǎo)體芯片C3上。第四半導(dǎo)體芯片C4可以堆疊在第三半導(dǎo)體芯片C3上，從而被電連接到第三貫穿電極320。第四半導(dǎo)體芯片C4可以堆疊在第三半導(dǎo)體芯片C3上，然后可以執(zhí)行回流工藝，從而加強(qiáng)第四連接凸起434與第三下焊盤344之間的粘合或第四連接凸起434與第三貫穿電極320之間的粘合，從而減少其間的接觸電阻。
[0239]然后，在第三半導(dǎo)體芯片C3與第四半導(dǎo)體芯片C4之間形成第二底填充層350。在一些實施例中，第二底填充層350可以填充第三半導(dǎo)體芯片C3與第四半導(dǎo)體芯片C4之間的整個空間、體積或區(qū)域。在一些實施例中，第二底填充層350可以形成為完全圍繞第四連接凸起434。在一些實施例中，可以通過利用例如毛細(xì)管底填充方法形成第二底填充層350。第二底填充層350可以具有與圖9中示出的第一底填充層150的物理性質(zhì)相同或相似的物理性質(zhì)，或者可選擇地，可以具有不同的物理性質(zhì)。
[0240]圖13示出了包括第四半導(dǎo)體芯片C4的單層堆疊在第三半導(dǎo)體芯片C3上的情況。本發(fā)明構(gòu)思不限于此。因此，包括第四半導(dǎo)體芯片C4的多個層可以順序地堆疊在第三半導(dǎo)體芯片C3上。在這種情況下，分別對應(yīng)于圖7中示出的第二半導(dǎo)體芯片C2的第二貫穿電極220的第四貫穿電極(未示出)可以可選擇地形成在多個第四半導(dǎo)體芯片C4中的除了與第四半導(dǎo)體芯片C4相對應(yīng)的最上層以外的剩余的第四半導(dǎo)體芯片C4中。
[0241]到目前為止還沒有描述的圖13中示出的部件與圖1至圖9的部件相同，或者與圖1至圖9的部件相似，除了術(shù)語“第一”和“第二”分別被“第三”和“第四”代替，標(biāo)號“1X/2X ”和“IX X/2X X ”分別被“3X/4X ”和“3X X/4X X ”代替以外，因此，這里將不給出對這些部件的詳細(xì)描述。
[0242]圖14是根據(jù)本發(fā)明構(gòu)思的實施例的用于形成第二成型層360的操作的剖視圖。
[0243]參照圖14，第二成型層360形成在第三半導(dǎo)體晶片W3上以填充第四半導(dǎo)體芯片C4之間的空間。在一些實施例中，第二成型層360可以形成為覆蓋第四半導(dǎo)體芯片C4的側(cè)表面。圖14示出了第二成型層360形成為暴露第四半導(dǎo)體芯片C4的第四下表面404的情況。然而，本發(fā)明構(gòu)思不限于此。例如，在一些實施例中，第二成型層360可以形成為覆蓋第四半導(dǎo)體芯片C4的第四下表面404。
[0244]可選擇地，可以利用成型材料層來形成第二成型層360以覆蓋第四半導(dǎo)體芯片C4的第四下表面404，然后去除成型材料層的一部分，從而暴露第四半導(dǎo)體芯片C4的第四下表面404。[0245]在一些實施例中，第二成型層360可以具有與圖10中示出的第一成型層160的物理性質(zhì)相同或相似的物理性質(zhì)。
[0246]圖15是根據(jù)本發(fā)明構(gòu)思的實施例的用于執(zhí)行第二測試的操作的剖視圖。
[0247]參照圖15，其上堆疊有第四半導(dǎo)體芯片C4的第三半導(dǎo)體晶片W3與圖14中示出的第三運載件基板30分離，并附著到第四運載件基板40。與第三半導(dǎo)體晶片W3附著到第三運載件基板30的情況相比，第三半導(dǎo)體晶片W3的其上堆疊有第四半導(dǎo)體芯片C4的反轉(zhuǎn)結(jié)構(gòu)附著到第四運載件基板40。因此，其上堆疊有第四半導(dǎo)體芯片C4的第三半導(dǎo)體晶片W3可以附著到第四運載件基板40，使得第四半導(dǎo)體芯片C4可以面對第四運載件基板40。
[0248]然后，可以通過訪問第三半導(dǎo)體芯片C3的第三連接凸起334來執(zhí)行確定第三半導(dǎo)體芯片C3和第四半導(dǎo)體芯片C4是否發(fā)生故障的第二測試。
[0249]圖16是根據(jù)本發(fā)明構(gòu)思的實施例的用于形成第一堆疊結(jié)構(gòu)Ml的操作的剖視圖。
[0250]參照圖16，可以執(zhí)行圖12中示出的第一測試，然后可以沿著第一劃道SLl將第一半導(dǎo)體晶片Wl切割成或另外劃分成包括彼此相對應(yīng)的第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2的多個第一堆疊結(jié)構(gòu)Ml。
[0251]第一堆疊結(jié)構(gòu)Ml可以包括包含第一貫穿電極120的第一半導(dǎo)體芯片Cl和跨過第一底填充層150堆疊在第一半導(dǎo)體芯片Cl上并且包括第二貫穿電極220的至少一個第二半導(dǎo)體芯片C2。
[0252]第二半導(dǎo)體芯片C2的水平橫截面寬度可以小于第一半導(dǎo)體芯片Cl的水平橫截面寬度。第一成型層160可以形成在第一半導(dǎo)體芯片Cl的一部分上和第二半導(dǎo)體芯片C2的側(cè)壁處，從而圍繞第二半導(dǎo)體芯片C2的側(cè)表面。第一成型層160可以形成在第二半導(dǎo)體芯片C2的第二下表面204的一部分上，從而位于第一堆疊結(jié)構(gòu)Ml的上表面的至少一部分上。
[0253]出于本公開的目的，與半導(dǎo)體芯片的寬度相關(guān)的術(shù)語“水平寬度”或“水平橫截面寬度”指的是芯片的從芯片的第一側(cè)壁或邊緣201到芯片的第二側(cè)壁或邊緣的寬度。在圖16中示出的本示例中，將第一芯片Cl的水平寬度標(biāo)記為W1，同時將第二芯片C2的寬度標(biāo)記為W2。在這個示例中可以看到，第一芯片Cl的第一水平寬度Wl大于第二芯片C2的第二水平寬度W2。
[0254]在一些實施例中，第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2可以為相同類型的半導(dǎo)體芯片。在這種情況下，用于將第二半導(dǎo)體芯片C2與第二半導(dǎo)體芯片C2的主半導(dǎo)體晶片分離或者將第二半導(dǎo)體芯片C2與第二半導(dǎo)體芯片C2的主半導(dǎo)體晶片切開的刀片的切口寬度可以大于用于將第一半導(dǎo)體芯片Cl與第一半導(dǎo)體芯片Cl的主第一半導(dǎo)體晶片分離的刀片的切口寬度。結(jié)果，已分離的第二半導(dǎo)體芯片C2的水平橫截面寬度可以小于已分離的第一半導(dǎo)體芯片Cl的水平橫截面寬度。
[0255]可選擇地，在一些實施例中，第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2可以是不同類型的半導(dǎo)體芯片。在這種情況下，第二半導(dǎo)體芯片C2的水平橫截面寬度可以小于第一半導(dǎo)體芯片Cl的水平橫截面寬度。
[0256]圖17是根據(jù)本發(fā)明構(gòu)思的實施例的用于形成第二堆疊結(jié)構(gòu)M2的操作的剖視圖。
[0257]參照圖17，執(zhí)行圖15中示出的第二測試，然后沿著第三劃道SL3將第三半導(dǎo)體晶片W3切割成包括彼此相對應(yīng)的第三半導(dǎo)體芯片C3和第四半導(dǎo)體芯片C4的第二堆疊結(jié)構(gòu)M2。[0258]第二堆疊結(jié)構(gòu)M2可以包括包含第三貫穿電極320的第三半導(dǎo)體芯片C3和形成在第三半導(dǎo)體芯片C3上位于第二底填充層350上的至少一個第四半導(dǎo)體芯片C4。
[0259]在一些實施例中，第四半導(dǎo)體芯片C4的水平橫截面寬度W4可以比第三半導(dǎo)體芯片C3的水平橫截面寬度W3小。
[0260]第二成型層360可以在第四半導(dǎo)體芯片C4的側(cè)壁處形成在第三半導(dǎo)體芯片C3的一部分上，從而圍繞第四半導(dǎo)體芯片C4的側(cè)表面。第二成型層360可以形成在第二堆疊結(jié)構(gòu)M2的上表面的部分(B卩，第四半導(dǎo)體芯片C4的一部分)上。
[0261]第三半導(dǎo)體芯片C3和第四半導(dǎo)體芯片C4可以是相同類型的半導(dǎo)體芯片。在這種情況下，用于將第四半導(dǎo)體芯片C4與第四半導(dǎo)體芯片C4的主半導(dǎo)體晶片分離或者將第四半導(dǎo)體芯片C4與第四半導(dǎo)體芯片C4的主半導(dǎo)體晶片切開的刀片的切口寬度可以大于用于將第三半導(dǎo)體芯片C3與第三半導(dǎo)體芯片C3的主第三半導(dǎo)體晶片分離的刀片的切口寬度。結(jié)果，已分離的第四半導(dǎo)體芯片C4的水平橫截面寬度可以小于已分離的第三半導(dǎo)體芯片C3的水平橫截面寬度。
[0262]可選擇地，第三半導(dǎo)體芯片C3和第四半導(dǎo)體芯片C4可以是不同類型的半導(dǎo)體芯片。在這種情況下，第四半導(dǎo)體芯片C4的水平橫截面寬度可以小于第三半導(dǎo)體芯片C3的水平橫截面寬度。
[0263]圖18是根據(jù)本發(fā)明構(gòu)思的實施例的用于將第一堆疊結(jié)構(gòu)Ml安裝到印刷電路板500的操作的剖視圖。
[0264]參照圖18，第一堆疊結(jié)構(gòu)Ml安裝到印刷電路板500。在一些實施例中，印刷電路板500包括基體基板510、第一接觸端子522和第二接觸端子524，第一接觸端子522和第二接觸端子524分別形成在基體基板510的上表面和下表面上，使得穿過阻焊層530而被暴露。
[0265]基體基板510可以包括從酚樹脂、環(huán)氧樹脂和聚酰亞胺中選擇的至少一種材料。例如，基體基板510可以包括從FR4、四官能環(huán)氧樹脂(tetrafunctional epoxy)、聚苯醚、環(huán)氧樹脂/聚苯醚、雙馬來酰亞胺三嗪、聚酰胺短纖席材(thermount)、氰酸酯、聚酰亞胺和液晶聚合物中選擇的至少一種材料。第一接觸端子522和第二接觸端子524可以包括Cu、N1、不銹鋼或鈹銅合金。用于將第一接觸端子522和第二接觸端子524彼此電連接的內(nèi)部接觸端子(未示出)可以形成在基體基板510中。
[0266]在一些實施例中，第一接觸端子522和第二接觸端子524可以對應(yīng)于通過在基體基板510上形成Cu箔并使Cu箔圖案化形成的電路布線的在阻焊層530上方被暴露的部分。
[0267]第一接觸端子522可以電連接到第一半導(dǎo)體芯片Cl的第一連接凸起134。第一堆疊結(jié)構(gòu)Ml可以安裝在印刷電路板500上，使得第一連接凸起134可以接觸第一接觸端子522。焊球、導(dǎo)電凸起、引線柵陣列(lead grid array (LGA))等可以形成在第二接觸端子524上，使得所得結(jié)構(gòu)可以連接到外部裝置。
[0268]基板底填充層550可以形成在印刷電路板500和第一堆疊結(jié)構(gòu)Ml之間?；宓滋畛鋵?50可以形成為填充第一半導(dǎo)體芯片Cl和印刷電路板500之間的空間?；宓滋畛鋵?50可以形成為完全圍繞第一連接凸起134?；宓滋畛鋵?50可以通過利用例如毛細(xì)管底填充方法形成。在一些實施例中，基板底填充層550可以具有與圖9中示出的第一底填充層150相同或相似的物理性質(zhì)。在其他實施例中，基板底填充層550可以具有與圖9中示出的第一底填充層150的物理性質(zhì)不同的物理性質(zhì)。
[0269]圖19是根據(jù)本發(fā)明構(gòu)思的實施例的用于在第一堆疊結(jié)構(gòu)Ml上堆疊第二堆疊結(jié)構(gòu)M2的操作的剖視圖。
[0270]參照圖19，第二堆疊結(jié)構(gòu)M2堆疊在安裝在印刷電路板500上的第一堆疊結(jié)構(gòu)Ml上。第二堆疊結(jié)構(gòu)M2可以堆疊在第一堆疊結(jié)構(gòu)Ml上，使得第三半導(dǎo)體芯片C3的第三連接凸起334可以分別連接到第二半導(dǎo)體芯片C2的第二貫穿電極220。因此，第一半導(dǎo)體芯片至第四半導(dǎo)體芯片C1、C2、C3和C4可以在印刷電路板500上堆疊在彼此頂部上。在這個示例實施例中可以看到的是，第一芯片Cl的第一水平寬度Wl大于第二芯片C2的第二水平寬度W2，第三芯片C3的第三水平寬度W3大于第四芯片C4的第四水平寬度W4。
[0271 ] 在一些實施例中，第二堆疊結(jié)構(gòu)M2可以堆疊在第一堆疊結(jié)構(gòu)Ml上，然后可以執(zhí)行回流工藝，從而加強(qiáng)第三連接凸起334和第二貫穿電極220之間的粘合并降低第三連接凸起334和第二貫穿電極220之間的接觸電阻。
[0272]圖20是根據(jù)本發(fā)明構(gòu)思的實施例的半導(dǎo)體封裝件Ia的剖視圖。
[0273]參照圖20，覆蓋第一堆疊結(jié)構(gòu)Ml和第二堆疊結(jié)構(gòu)M2的基板成型層600形成在印刷電路板500上，以形成半導(dǎo)體封裝件la?；宄尚蛯?00的一部分可以用作填充在第一堆疊結(jié)構(gòu)Ml和第二堆疊結(jié)構(gòu)M2之間的空間的第三底填充層260。
[0274]在一些實施例中，基板成型層600的物理性質(zhì)可以與圖10中示出的第一成型層160的物理性質(zhì)和/或圖14中示出的第二成型層360的物理性質(zhì)相同或相似。在其它實施例中，基板成型層600的物質(zhì)性質(zhì)可以與圖10中示出的第一成型層160的物理性質(zhì)和/或圖14中示出的第二成型層360的物理性質(zhì)不同。
[0275]在半導(dǎo)體封裝件Ia中，第一半導(dǎo)體芯片至第四半導(dǎo)體芯片C1、C2、C3和C4可以在印刷電路板500上順序地堆疊在彼此頂部上。在半導(dǎo)體封裝件Ia中，第一半導(dǎo)體芯片至第四半導(dǎo)體芯片C1、C2、C3和C4可以順序地堆疊在印刷電路板500上，使得第一半導(dǎo)體裝置至第四半導(dǎo)體裝置110、210、310和410可以面對印刷電路板500。包括第一貫穿電極120的第一半導(dǎo)體芯片Cl和包括第二貫穿電極220的第二半導(dǎo)體芯片C2可以堆疊跨過第一底填充層150。包括第三貫穿電極320的第三半導(dǎo)體芯片C3和包括第二底填充層350的第四半導(dǎo)體芯片C4可以堆疊跨過第二底填充層350。
[0276]第四半導(dǎo)體芯片C4可以連接到第一貫穿電極120、第二貫穿電極220和第三貫穿電極320，并且可以通過第一貫穿電極120、第二貫穿電極220和第三貫穿電極320電連接到印刷電路板500。第一貫穿電極120、第二貫穿電極220和第三貫穿電極320可以彼此順序地連接。第二堆疊結(jié)構(gòu)M2可以堆疊在第一堆疊結(jié)構(gòu)Ml上，使得第四半導(dǎo)體芯片C4可以電連接到順序地彼此連接的第一貫穿電極120、第二貫穿電極220和第三貫穿電極320。
[0277]可以通過利用相似的方法將第一半導(dǎo)體芯片Cl和第三半導(dǎo)體芯片C3與它們各自的主半導(dǎo)體晶片分離。因此，第一半導(dǎo)體芯片Cl的水平橫截面寬度可以與第三半導(dǎo)體芯片C3的水平橫截面寬度基本相同?？梢酝ㄟ^利用相似的方法將第二半導(dǎo)體芯片C2和第四半導(dǎo)體芯片C4與它們各自的主半導(dǎo)體晶片分離。第一半導(dǎo)體芯片Cl的水平橫截面寬度可以大于第二半導(dǎo)體芯片C2的水平橫截面寬度。第三半導(dǎo)體芯片C3的水平橫截面寬度可以大于第四半導(dǎo)體芯片C4的水平橫截面寬度。因此，在一些實施例中，第三半導(dǎo)體芯片C3的水平橫截面寬度可以大于第二半導(dǎo)體芯片C2的水平橫截面寬度。[0278]第一堆疊結(jié)構(gòu)Ml和第二堆疊結(jié)構(gòu)M2可以堆疊跨過第三底填充層260，第三底填充層260是基板成型層600的一部分。即，第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3可以堆疊跨過第三底填充層260。
[0279]第三底填充層260可以包括具有與第一底填充層150的物理性質(zhì)或第二底填充層350的物理性質(zhì)不同的物理性質(zhì)的物質(zhì)。例如，第一底填充層150、第二底填充層350和第三底填充層260均可以包括填充劑。在這種情況下，第三底填充層260的填充劑與第三底填充層260的比例可以大于或小于第一底填充層150的填充劑與第一底填充層150的比例，第三底填充層260的填充劑與第三底填充層260的比例可以大于或小于第二底填充層350的填充劑與第二底填充層350的比例。此外，添加到第三底填充層260的填充劑的尺寸可以大于或小于添加到第一底填充層150或第二底填充層350的填充劑的尺寸。
[0280]第一成型層160、第二成型層360和基板成型層600可以包括具有相同或相似物理性質(zhì)的組分。在這種情況下，在完成的半導(dǎo)體封裝件Ia中，第一成型層160、第二成型層360和基板成型層600可以被認(rèn)為是彼此沒有分離且彼此一體的成型構(gòu)件160、360和600。
[0281]在各種實施例中，包括在成型構(gòu)件160、360和600的每個成型構(gòu)件中的填充劑的比例可以大于或小于第一底填充層150或第二底填充層350中的填充劑的比例。例如，可以向成型構(gòu)件160、360和600中的每個成型構(gòu)件添加大約80wt%至大約90wt%的添加劑。SP，包括在成型構(gòu)件160、360和600的每個成型構(gòu)件中的填充劑的比例可以為大約80wt%至大約90wt%。例如，成型構(gòu)件160、360和600可以均包括具有幾μ m至幾十μ m的尺寸并且平均尺寸為大約2 μ m至大約10 μ m的填充劑。
[0282]成型構(gòu)件160、360和600可以形成在印刷電路板500上，并且可以圍繞第一堆疊結(jié)構(gòu)Ml和第二堆疊結(jié)構(gòu)M2。作為成型構(gòu)件160、360和600中的一個的第一成型層160可以形成在第一半導(dǎo)體芯片Cl的一部分上，以圍繞第二半導(dǎo)體芯片C2的側(cè)表面。作為成型構(gòu)件160、360和600中的一個的第二成型層360可以形成在第三半導(dǎo)體芯片C3的一部分上，以圍繞第四半導(dǎo)體芯片C4的側(cè)表面。
[0283]在半導(dǎo)體封裝件Ia中，由于成型構(gòu)件160、360和600可以部分地用作第三底填充層260，第三底填充層260可以由與成型構(gòu)件160、360和600的材料相同的材料形成。
[0284]貫穿本說明書，第一底填充層160、第二底填充層360、第三底填充層260和基板底填充層550中的術(shù)語“底填充層”可以指的是具有將各個芯片的表面彼此結(jié)合的粘合性質(zhì)的層。所述術(shù)語不一定指通過預(yù)定的制造方法形成的層或由預(yù)定材料形成的層，而是相反可以指的是填充相鄰的半導(dǎo)體芯片之間的區(qū)域(例如，填充半導(dǎo)體芯片之間的空間或半導(dǎo)體芯片和印刷電路板之間的空間)的材料層。在各個實施例中，底填充層可以包括引起流動到兩個相鄰的芯片之間的區(qū)域或體積中的可流動的材料，或者可以另外包括粘合材料或粘合膜。
[0285]在圖20中示出的半導(dǎo)體封裝件Ia中，堆疊兩個堆疊結(jié)構(gòu)Ml和M2。然而，本發(fā)明構(gòu)思不限于此。例如，包括三個或更多個堆疊結(jié)構(gòu)的半導(dǎo)體封裝件可以通過堆疊兩個或更多個與第一堆疊結(jié)構(gòu)Ml相同或相似的堆疊結(jié)構(gòu)，然后在所得結(jié)構(gòu)上進(jìn)一步堆疊與第二堆疊結(jié)構(gòu)M2相同或相似的堆疊結(jié)構(gòu)來形成。
[0286]半導(dǎo)體封裝件Ia可以包括至少四個半導(dǎo)體芯片C1、C2、C3和C4。然而，在一些實施例中，通過形成包括至少兩個堆疊的半導(dǎo)體芯片的第一堆疊結(jié)構(gòu)Ml和第二堆疊結(jié)構(gòu)M2(這里被稱為“子堆疊件”)來形成半導(dǎo)體封裝件la。在此之后，通過再次堆疊包括至少兩個堆疊的半導(dǎo)體芯片的第一子堆疊結(jié)構(gòu)Ml和第二子堆疊結(jié)構(gòu)M2來形成半導(dǎo)體封裝件，從而形成子堆疊結(jié)構(gòu)的堆疊件。這與順序地堆疊獨立的至少四個半導(dǎo)體芯片C1、C2、C3和C4的工藝相反。
[0287]第一子堆疊結(jié)構(gòu)Ml和第二子堆疊結(jié)構(gòu)M2中的每個子堆疊結(jié)構(gòu)可以被認(rèn)為包括各自的子堆疊底填充層(也就是，這個示例實施例中的層150、350)。第二子堆疊結(jié)構(gòu)M2位于第一子堆疊結(jié)構(gòu)Ml上，并與第一子堆疊結(jié)構(gòu)Ml電連接，底填充層260位于第一子堆疊結(jié)構(gòu)Ml和第二子堆疊結(jié)構(gòu)M2之間。位于第一子堆疊結(jié)構(gòu)Ml和第二子堆疊結(jié)構(gòu)M2之間的底填充層260在這里可以被稱為封裝件底填充。封裝件底填充260可以是與子堆疊底填充層150、350不同或相同的材料。
[0288]當(dāng)形成第一堆疊結(jié)構(gòu)Ml和第二堆疊結(jié)構(gòu)M2時，在半導(dǎo)體芯片Cl和半導(dǎo)體芯片C2之間以及半導(dǎo)體芯片C3和半導(dǎo)體芯片C4之間分別形成第一底填充層150和第二底填充層350，并且可以執(zhí)行回流工藝，從而增加粘合性并且降低接觸電阻。此外，當(dāng)?shù)诙询B結(jié)構(gòu)M2堆疊在第一堆疊結(jié)構(gòu)Ml上時，可以形成第三底填充層260，可以執(zhí)行用來增強(qiáng)粘合性并降低接觸電阻的單獨的回流工藝。因此，第一底填充層150、第二底填充層350和第三底填充層260可以有效地填充在包括在半導(dǎo)體封裝件Ia中的至少四個半導(dǎo)體芯片Cl、C2、C3和C4之間，四個半導(dǎo)體芯片C1、C2、C3和C4之間的粘合性可以增大，四個半導(dǎo)體芯片C1、C2、C3和C4之間的接觸電阻可以降低。
[0289]當(dāng)形成第一堆疊結(jié)構(gòu)Ml和第二堆疊結(jié)構(gòu)M2時,可以執(zhí)行用于確定半導(dǎo)體芯片Cl/C2和C3/C4的故障是否發(fā)生的測試。因此，在半導(dǎo)體封裝件Ia的制造中可以避免使用有缺陷的堆疊結(jié)構(gòu)。因此，可以使整個半導(dǎo)體封裝件Ia的故障的可能性最小化，并且可以增加
可靠性。
[0290]圖21至圖24是根據(jù)本發(fā)明構(gòu)思的另一實施例的制造半導(dǎo)體封裝件的方法的剖視圖。
[0291]圖21是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于形成第三底填充層270的操作的剖視圖。詳細(xì)地，在圖15中示出的操作之后，執(zhí)行圖21中示出的操作。
[0292]參照圖21，第三底填充層270形成為覆蓋第四半導(dǎo)體芯片C4堆疊在其上的第三半導(dǎo)體晶片W3的第三上表面302。第三底填充層270可以形成為完全圍繞第三連接凸起334。第三底填充層270可以形成為被涂覆到第三半導(dǎo)體晶片W3的第三上表面302的被第三連接凸起334暴露的部分。
[0293]在一些實施例中，可以通過附著非導(dǎo)電膜(NCF)形成第三底填充層270。第三底填充層270可以包括例如環(huán)氧樹脂。在一些實施例中，可以向第三底填充層270添加填充齊U。填充劑可以由例如二氧化硅形成。填充劑可以具有例如0.01 μ m至幾μ m的尺寸，并且可以具有大約0.05 μ m至大約0.25 μ m的平均尺寸?？梢韵虻谌滋畛鋵?70添加大約30wt%至大約50wt%的填充劑。即，填充劑與第三底填充層270的比例可以為大約30%至大約 50%ο
[0294]圖22是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于形成附著有第三底填充層270的第二堆疊結(jié)構(gòu)M2的操作的剖視圖。
[0295]參照圖21和圖22，附著第三底填充層270，然后沿著第三劃道SL3將第三半導(dǎo)體晶片W3切割成包括彼此相對應(yīng)的第三半導(dǎo)體芯片C3和第四半導(dǎo)體芯片C4的第二堆疊結(jié)構(gòu)M2。因此，第三底填充層270可以附著到第二堆疊結(jié)構(gòu)M2。具體地，第三底填充層270可以附著到第二堆疊結(jié)構(gòu)M2的第三半導(dǎo)體芯片C3的第三上表面302。
[0296]圖23是根據(jù)本發(fā)明構(gòu)思的另一實施例的將第二堆疊結(jié)構(gòu)M2跨過第三底填充層270堆疊在第一堆疊結(jié)構(gòu)Ml上的操作的剖視圖。
[0297]參照圖23，第一堆疊結(jié)構(gòu)Ml安裝在印刷電路板500上?；宓滋畛鋵?50可以形成在印刷電路板500和第一堆疊結(jié)構(gòu)Ml之間。第一堆疊結(jié)構(gòu)Ml可以通過利用與圖16的方法相同的方法形成，并且可以通過利用與圖18的方法相同的方法附著到印刷電路板500上。
[0298]然后，第二堆疊結(jié)構(gòu)M2堆疊在堆疊在印刷電路板500上的第一堆疊結(jié)構(gòu)Ml上。第二堆疊結(jié)構(gòu)M2可以堆疊在第一堆疊結(jié)構(gòu)Ml上，使得第三半導(dǎo)體芯片C3的第三連接凸起334可以分別連接到第二半導(dǎo)體芯片C2的第二貫穿電極220。當(dāng)附著第二堆疊結(jié)構(gòu)M2時，可以施加預(yù)定量的物理壓力，從而第三連接凸起334可以連接到第二半導(dǎo)體芯片C2的第二貫穿電極220。由于壓力，第三連接凸起334和第二貫穿電極220可以穿過第三底填充層270彼此連接?？梢砸鸬谌滋畛鋵?70填充第一堆疊結(jié)構(gòu)Ml和第二堆疊結(jié)構(gòu)M2之間的空間。由于在第二堆疊結(jié)構(gòu)M2的附著期間施加的壓力，第三底填充層270的側(cè)表面可以相對于第二堆疊結(jié)構(gòu)M2的側(cè)表面(B卩，第三半導(dǎo)體芯片C3的側(cè)表面)突出。
[0299]圖24是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件Ib的剖視圖。
[0300]參照圖24，通過在印刷電路板500上形成基板成型層600來形成半導(dǎo)體封裝件Ib,以覆蓋第一堆疊結(jié)構(gòu)Ml和第二堆疊結(jié)構(gòu)M2。
[0301]第三底填充層270可以包括具有與第一填充層150或第二底填充層350的物理性質(zhì)不同的物理性質(zhì)的成份。例如，第一底填充層150、第二底填充層350和第三底填充層270可以均包括填充劑。在這種情況下，第三底填充層270的填充劑與第三底填充層270的比例可以小于第一底填充層150的填充劑與第一底填充層150的比例或第二底填充層350的填充劑與第二底填充層350的比例。此外，添加到第三底填充層270的填充劑的尺寸可以小于添加到第一底填充層150或第二底填充層350的填充劑的尺寸。
[0302]圖25至圖26是根據(jù)本發(fā)明構(gòu)思的另一實施例的制造半導(dǎo)體封裝件的方法的剖視圖。
[0303]圖25是根據(jù)本發(fā)明構(gòu)思的另一實施例的將第二堆疊結(jié)構(gòu)M2堆疊在堆疊在第一半導(dǎo)體晶片Wl上的第二半導(dǎo)體芯片C2上的操作的剖視圖。詳細(xì)地，在圖1至圖15和圖17中示出的操作之后執(zhí)行圖25中示出的操作。
[0304]參照圖25，第二堆疊結(jié)構(gòu)M2堆疊在第二半導(dǎo)體芯片C2堆疊在其上的第一半導(dǎo)體晶片Wl上。第二堆疊結(jié)構(gòu)M2可以堆疊在第二半導(dǎo)體芯片C2堆疊在其上的第一半導(dǎo)體晶片Wl上，使得第三半導(dǎo)體芯片C3的第三連接凸起334可以分別連接到第二半導(dǎo)體芯片C2的第二貫穿電極220。
[0305]圖26是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件Ic的剖視圖。
[0306]參照圖25和圖26，將第二堆疊結(jié)構(gòu)M2堆疊在第二半導(dǎo)體芯片C2堆疊在其上的第一半導(dǎo)體晶片Wl上，然后沿著第一劃道SLl將第一半導(dǎo)體晶片Wl切割成彼此相對應(yīng)的第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2、第三半導(dǎo)體芯片C3和第四半導(dǎo)體芯片C4。因此，包括彼此對應(yīng)的第三半導(dǎo)體芯片C3和第四半導(dǎo)體芯片C4的第二堆疊結(jié)構(gòu)M2可以堆疊在包括彼此相對應(yīng)的第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2的第一堆疊結(jié)構(gòu)Mla上。
[0307]可以通過利用切口寬度小于鄰近的第二堆疊結(jié)構(gòu)M2之間的間隔的刀片切割第一半導(dǎo)體晶片W1，使得可以沿著圖25中示出的鄰近的第二堆疊結(jié)構(gòu)M2之間的間隙切割第一半導(dǎo)體晶片W1。因此，第一堆疊結(jié)構(gòu)Mla的水平橫截面寬度可以大于第二堆疊結(jié)構(gòu)M2的水平橫截面寬度，第一半導(dǎo)體芯片Cl的水平橫截面寬度可以大于第三半導(dǎo)體芯片C3的水平橫截面寬度。
[0308]然后，通過將第二堆疊結(jié)構(gòu)M2堆疊在其上的第一堆疊結(jié)構(gòu)Mla安裝在印刷電路板500上，然后在印刷電路板500上形成基板成型層600以覆蓋第一堆疊結(jié)構(gòu)Mla和第二堆疊結(jié)構(gòu)M2來形成半導(dǎo)體封裝件lc。基板成型層600的一部分可以用作填充在第一堆疊結(jié)構(gòu)Mla和第二堆疊結(jié)構(gòu)M2之間的第三底填充層260。
[0309]圖27至圖28是根據(jù)本發(fā)明構(gòu)思的另一實施例的制造半導(dǎo)體封裝件的方法的剖視圖。
[0310]圖27是根據(jù)本發(fā)明構(gòu)思的另一實施例的通過利用第三底填充層270將第二堆疊結(jié)構(gòu)M2堆疊在堆疊在第一半導(dǎo)體晶片Wl上的第二半導(dǎo)體芯片C2上的操作的剖視圖。詳細(xì)地，圖27中示出的操作是在圖1至圖15、圖21和圖22中示出的操作之后執(zhí)行的操作。
[0311]參照圖27，第三底填充層270附著到其的第二堆疊結(jié)構(gòu)M2堆疊在第二半導(dǎo)體芯片C2堆疊在其上的第一半導(dǎo)體晶片Wl上。第二堆疊結(jié)構(gòu)M2可以堆疊在第二半導(dǎo)體芯片C2上，使得第三半導(dǎo)體芯片C3的第三連接凸起334可以分別連接到第二半導(dǎo)體芯片C2的第二貫穿電極220。當(dāng)附著第二堆疊結(jié)構(gòu)M2時，可以施加預(yù)定壓力，使得第三連接凸起334可以連接到第二半導(dǎo)體芯片C2的第二貫穿電極220。由于壓力，第三連接凸起334和第二貫穿電極220可以穿過第三底填充層270而彼此連接。由于在第二堆疊結(jié)構(gòu)M2的附著期間施加的壓力，第三底填充層270的側(cè)表面可以相對于第二堆疊結(jié)構(gòu)M2的側(cè)表面(B卩，第三半導(dǎo)體芯片C3的側(cè)表面)突出。
[0312]圖28是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件Id的剖視圖。
[0313]參照圖28，通過利用第三底填充層270將第二堆疊結(jié)構(gòu)M2堆疊在第二半導(dǎo)體芯片C2堆疊在其上的第一半導(dǎo)體晶片Wl上，然后沿著第一劃道SLl將第一半導(dǎo)體晶片Wl割切成彼此相對應(yīng)的第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2、第三半導(dǎo)體芯片C3和第四半導(dǎo)體芯片C4。因此，包括彼此相對應(yīng)的第三半導(dǎo)體芯片C3和第四半導(dǎo)體芯片C4的第二堆疊結(jié)構(gòu)M2可以堆疊在包括彼此相對應(yīng)的第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2的第一堆疊結(jié)構(gòu)Mla上。
[0314]可以通過利用切口寬度小于鄰近的第二堆疊結(jié)構(gòu)M2之間的間隔的刀片切割第一半導(dǎo)體晶片W1，使得可以沿著圖27中示出的鄰近的第二堆疊結(jié)構(gòu)M2之間的間隙切割第一半導(dǎo)體晶片Wl。因此，第一堆疊結(jié)構(gòu)Mla的水平橫截面寬度可以大于第二堆疊結(jié)構(gòu)M2的水平橫截面寬度，第一半導(dǎo)體芯片Cl的水平橫截面寬度可以大于第三半導(dǎo)體芯片C3的水平橫截面寬度。
[0315]然后，通過將第二堆疊結(jié)構(gòu)M2堆疊在其上的第一堆疊結(jié)構(gòu)Mla安裝到印刷電路板500上，然后在印刷電路板500上形成基板成型層600以覆蓋第一堆疊結(jié)構(gòu)Mla和第二堆疊結(jié)構(gòu)M2來形成半導(dǎo)體封裝件Id。[0316]圖29至圖30是根據(jù)本發(fā)明構(gòu)思的另一實施例的制造半導(dǎo)體封裝件的方法的剖視圖。
[0317]圖29是根據(jù)本發(fā)明構(gòu)思的另一實施例的通過利用毛細(xì)管底填充方法形成第三底填充層250的操作的剖視圖。圖29中示出的操作是在圖25中示出的操作之后執(zhí)行的操作。
[0318]參照圖29，第二堆疊結(jié)構(gòu)M2堆疊在第二半導(dǎo)體芯片C2堆疊在其上的第一半導(dǎo)體晶片Wl上，如圖25中所示，然后在第二堆疊結(jié)構(gòu)M2和第二半導(dǎo)體芯片C2之間形成第三底填充層250。第三底填充層250可以填充第二堆疊結(jié)構(gòu)M2和第二半導(dǎo)體芯片C2之間的整個空間。第三底填充層250可以形成為完全圍繞第三連接凸起334。第三底填充層250可以形成為具有從第二堆疊結(jié)構(gòu)M2朝著第二半導(dǎo)體芯片C2增加的水平橫截面寬度。第三底填充層250可以通過利用例如毛細(xì)管底填充方法形成。第三底填充層250可以由例如環(huán)氧樹脂形成。填充劑可以添加到第三底填充層250。填充劑可以由例如二氧化硅形成。填充劑可以具有例如0.Ιμπ?至幾μ--的尺寸,可以具有大約0.3μπ?至大約Ιμ--的平均尺寸?？梢韵虻谌滋畛鋵?50添加大約55wt%至大約75wt%的填充劑。即，填充劑與第三底填充層250的比例可以為大約55wt%至大約75wt%。
[0319]圖30是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件Ie的剖視圖。
[0320]參照圖30，在第二堆疊結(jié)構(gòu)M2和第二半導(dǎo)體芯片C2之間形成第三底填充層250，然后沿著第一劃道C2將第一半導(dǎo)體晶片Wl切割成彼此相對應(yīng)的第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2、第三半導(dǎo)體芯片C3和第四半導(dǎo)體芯片C4。因此，包括彼此相對應(yīng)的第三半導(dǎo)體芯片C3和第四半導(dǎo)體芯片C4的第二堆疊結(jié)構(gòu)M2可以堆疊在包括彼此相對應(yīng)的第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2的第一堆疊結(jié)構(gòu)Mla上。
[0321]可以通過利用切口寬度小于鄰近的第二堆疊結(jié)構(gòu)M2之間的間隔的刀片切割第一半導(dǎo)體晶片W1，使得可以沿著圖29中示出的鄰近的第二堆疊結(jié)構(gòu)M2之間的間隙切割第一半導(dǎo)體晶片W1。因此，第一堆疊結(jié)構(gòu)Mla的水平橫截面寬度可以大于第二堆疊結(jié)構(gòu)M2的水平橫截面寬度，第一半導(dǎo)體芯片Cl的水平橫截面寬度可以大于第三半導(dǎo)體芯片C3的水平橫截面寬度。`
[0322]然后，通過將第二堆疊結(jié)構(gòu)M2堆疊在其上的第一堆疊結(jié)構(gòu)Mla安裝在印刷電路板500上，然后在印刷電路板500上形成基板成型層600以覆蓋第一堆疊結(jié)構(gòu)Mla和第二堆疊結(jié)構(gòu)M2，來形成半導(dǎo)體封裝件le。
[0323]半導(dǎo)體封裝件Ie包括:第一底填充層150,在第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2之間；第二底填充層350，在第三半導(dǎo)體芯片C3和第四半導(dǎo)體芯片C4之間；第三底填充層250，在第一堆疊結(jié)構(gòu)Mla和第二堆疊結(jié)構(gòu)M2之間，即，在第二半導(dǎo)體芯片C2和第三半導(dǎo)體芯片C3之間。
[0324]第一底填充層150、第二底填充層350和第三底填充層250可以包括具有相同或相似的物理性質(zhì)的成份。第一底填充層150和第二底填充層350的水平橫截面寬度可以小于下面的半導(dǎo)體芯片(即，分別為第一半導(dǎo)體芯片Cl和第三半導(dǎo)體芯片C3)的水平橫截面寬度。即，第一底填充層150和第二底填充層350的水平橫截面寬度的最大值可以是下面的半導(dǎo)體芯片(即，分別是第一半導(dǎo)體芯片Cl和第三半導(dǎo)體芯片C3)的水平橫截面寬度。然而，第三底填充層250的水平橫截面寬度的最大值可以大于下面的半導(dǎo)體芯片(即，第二半導(dǎo)體芯片C2)的水平橫截面寬度。此外，作為成型構(gòu)件160、360和600中的一個的第一成型層160也可以設(shè)置在第三底填充層250和第二半導(dǎo)體芯片C2之間。例如，在這個實施例中，與這里描述的其他實施例中的一些相同，第一成型層160的部分161殘留在現(xiàn)在為第二半導(dǎo)體芯片C2的頂表面而以前(參見圖7)被稱為“下表面”的相對應(yīng)的部分上。在這個示例實施例中可以看到這個，在其他示例實施例中，第三底填充層250位于在第二半導(dǎo)體芯片C2上的第一成型層160的部分161和第三半導(dǎo)體芯片C3之間。
[0325]圖31至圖32是根據(jù)本發(fā)明構(gòu)思的另一實施例的制造半導(dǎo)體封裝件的方法的剖視圖。
[0326]圖31是根據(jù)本發(fā)明構(gòu)思的另一實施例的將其上堆疊有第四半導(dǎo)體芯片C4的第三半導(dǎo)體晶片堆疊在其上堆疊有第二半導(dǎo)體芯片C2的第一半導(dǎo)體晶片Wl上的操作的剖視圖。詳細(xì)地，圖31示出了在圖1至圖15中示出的操作之后執(zhí)行的操作。
[0327]參照圖31，其上堆疊有第四半導(dǎo)體芯片C4的第三半導(dǎo)體晶片W3可以堆疊在其上堆疊有第二半導(dǎo)體芯片C2的第一半導(dǎo)體晶片Wl上。其上堆疊有第四半導(dǎo)體芯片C4的第三半導(dǎo)體晶片W3可以堆疊在第一半導(dǎo)體晶片Wl上，使得第三半導(dǎo)體芯片C3的第三連接凸起334可以分別連接到第二半導(dǎo)體芯片C2的第二貫穿電極220。
[0328]第三半導(dǎo)體晶片W3可以堆疊在第一半導(dǎo)體晶片Wl上，使得第三劃道SL3沿著與第一運載件基板10垂直的方向可以與第一半導(dǎo)體晶片Wl的第一劃道SLl重疊。
[0329]圖32是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件If的剖視圖。
[0330]參照圖31和圖32，可以將其上堆疊有第四半導(dǎo)體芯片C4的第三半導(dǎo)體晶片W3堆疊在其上堆疊有第二半導(dǎo)體芯片C2的第一半導(dǎo)體晶片Wl上，然后可以分別沿著第一劃道SLl和第三劃道SL3將第一半導(dǎo)體晶片Wl和第三半導(dǎo)體晶片W3切割成彼此相對應(yīng)的第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2、第三半導(dǎo)體芯片C3和第四半導(dǎo)體芯片C4。因此，包括彼此相對應(yīng)的第三半導(dǎo)體芯片C3和第四半導(dǎo)體芯片C4的第二堆疊結(jié)構(gòu)M2a可以堆疊在包括彼此相對應(yīng)的第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2的第一堆疊結(jié)構(gòu)Mla上。
[0331]可以通過利用切口寬度小于鄰近的第四半導(dǎo)體芯片C4之間的間隔和鄰近的第二半導(dǎo)體芯片C2之間的間隔的刀片，來切割第一半導(dǎo)體晶片Wl和第三半導(dǎo)體晶片W3，使得可以沿著圖31中示出的鄰近的第四半導(dǎo)體芯片C4之間的間隙和第二半導(dǎo)體芯片C2之間的間隙切割第一半導(dǎo)體晶片Wl和第三半導(dǎo)體晶片W3。
[0332]因此，第一半導(dǎo)體芯片Cl的水平橫截面寬度可以大于第二半導(dǎo)體芯片C2的水平橫截面寬度。第三半導(dǎo)體芯片C3的水平橫截面寬度可以大于第四半導(dǎo)體芯片C4的水平橫截面寬度。因此，第三半導(dǎo)體芯片C3的水平橫截面寬度可以大于第二半導(dǎo)體芯片C2的水平橫截面寬度。此外，第一半導(dǎo)體芯片Cl的水平橫截面寬度可以與第三半導(dǎo)體芯片C3的水平橫截面寬度相同。
[0333]然后，通過將其上堆疊有第二堆疊結(jié)構(gòu)M2a的第一堆疊結(jié)構(gòu)Mla安裝在印刷電路板500上，然后在印刷電路板500上形成基板成型層600以覆蓋第一堆疊結(jié)構(gòu)Mla和第二堆疊結(jié)構(gòu)M2a，來形成半導(dǎo)體封裝件If?；宄尚蛯?00的一部分可以用作填充在第一堆疊結(jié)構(gòu)Mla和第二堆疊結(jié)構(gòu)M2a之間的空間中的第三底填充層260。
[0334]圖33至圖34是根據(jù)本發(fā)明構(gòu)思的另一實施例的制造半導(dǎo)體封裝件的方法的剖視圖。
[0335]圖33是根據(jù)本發(fā)明構(gòu)思的另一實施例的通過利用第三底填充層270將其上堆疊有第四半導(dǎo)體芯片C4的第三半導(dǎo)體晶片堆疊在其上堆疊有第二半導(dǎo)體芯片C2的第一半導(dǎo)體晶片上的操作的剖視圖。圖33示出了在圖1至圖15和圖21中示出的操作之后執(zhí)行的操作。
[0336]參照圖33，第四半導(dǎo)體芯片C4可以堆疊在其上堆疊有第二半導(dǎo)體芯片C2的第一半導(dǎo)體晶片Wl上，其上形成有第三底填充層270的第三半導(dǎo)體晶片W3可以堆疊在第一半導(dǎo)體晶片Wl上。當(dāng)堆疊第四半導(dǎo)體芯片C4和附著其上形成有第三底填充層270的第三半導(dǎo)體晶片W3時，可以施加預(yù)定物理壓力，使得第三晶片W3的第三連接凸起334可以分別連接到第二晶片的第二半導(dǎo)體芯片的第二貫穿電極220。由于壓力，第三連接凸起334和第二貫穿電極220可以穿過第三底填充層270彼此連接。第三底填充層270可以填充在第二半導(dǎo)體芯片C2和第三半導(dǎo)體晶片W3之間的空間中。
[0337]圖34是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件Ig的剖視圖。
[0338]參照圖33和圖34，可以將第四半導(dǎo)體芯片C4堆疊在其上堆疊有第二半導(dǎo)體芯片C2的第一半導(dǎo)體晶片Wl上，然后可以沿著第一劃道SLl和第三劃道SL3將第一半導(dǎo)體晶片Wl和第三半導(dǎo)體晶片W3切割成彼此相對應(yīng)的第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2、第三半導(dǎo)體芯片C3和第四半導(dǎo)體芯片C4。因此，包括彼此相對應(yīng)的第三半導(dǎo)體芯片C3和第四半導(dǎo)體芯片C4的第二堆疊結(jié)構(gòu)M2a可以堆疊在包括彼此相對應(yīng)的第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2的第一堆疊結(jié)構(gòu)Mla上。
[0339]然后，通過將其上堆疊有第二堆疊結(jié)構(gòu)M2a的第一堆疊結(jié)構(gòu)Mla安裝在印刷電路板500上，然后在印刷電路板500上形成基板成型層600以覆蓋第一堆疊結(jié)構(gòu)Mla和第二堆疊結(jié)構(gòu)M2a，來形成半導(dǎo)體封裝件lg。第三底填充層270可以填充在第一堆疊結(jié)構(gòu)Mla和第二堆疊結(jié)構(gòu)M2a之間的空間中。
[0340]在這個實施例中，由于與第一半導(dǎo)體晶片Wl和第三半導(dǎo)體晶片W3 —起切割第三底填充層270，因此第三底填充層270的側(cè)表面將不相對于第二堆疊結(jié)構(gòu)M2的側(cè)表面(SP，第三半導(dǎo)體芯片C3的側(cè)表面)凸起。
[0341]圖35至圖40是根據(jù)本發(fā)明構(gòu)思的另一實施例的制造半導(dǎo)體封裝件的方法的剖視圖。
[0342]圖35是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于將第一半導(dǎo)體晶片Wl附著到第一運載件基板10的操作的剖視圖。
[0343]參照圖35，貫穿其形成第一貫穿電極120的第一半導(dǎo)體晶片Wl可以附著到第一運載件基板10。第一運載件基板10可以包括第一支撐基板12和第一粘合材料層14。第一半導(dǎo)體晶片Wl可以附著到第一運載件基板10，使得第一上表面102可以面對第一運載件基板10。第一上表面102可以粘合到第一粘合材料層14。
[0344]與圖3中示出的第一半導(dǎo)體晶片Wl中不同，在圖35中示出的第一半導(dǎo)體晶片Wl中沒有形成第一連接焊盤132和/或第一連接凸起134。
[0345]圖36是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于執(zhí)行第一測試的操作的剖視圖。具體地說，圖36示出了在圖35中示出的操作之后執(zhí)行的并且與圖4至圖11中示出的操作相似的操作的操作。
[0346]參照圖36，第二半導(dǎo)體芯片C2堆疊在包括第一半導(dǎo)體芯片Cl的第一半導(dǎo)體晶片Wl上，以分別對應(yīng)于第一半導(dǎo)體芯片Cl。然后，可以通過利用穿過第一成型層160的第一孔162暴露的第二貫穿電極220執(zhí)行確定第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2的故障是否發(fā)生的第一測試。
[0347]圖37是根據(jù)本發(fā)明構(gòu)思的另一實施例的將其上堆疊有第四半導(dǎo)體芯片C4的第三半導(dǎo)體晶片堆疊在其上堆疊有第二半導(dǎo)體芯片C2的第一半導(dǎo)體晶片Wl上的操作的剖視圖。
[0348]參照圖37，圖21中示出的第四半導(dǎo)體芯片C4可以堆疊在其上堆疊有第二半導(dǎo)體芯片C2的第一半導(dǎo)體晶片Wl上，然后第三底填充層270形成在其上的第三半導(dǎo)體晶片W3可以堆疊在第一半導(dǎo)體晶片Wl上。當(dāng)堆疊第四半導(dǎo)體芯片C4并附著第三底填充層270形成在其上的第三半導(dǎo)體晶片W3時，可以施加預(yù)定的物理壓力，使得第三連接凸起334可以連接到第二半導(dǎo)體芯片C2的第二貫穿電極220。由于壓力，第三連接凸起334和第二貫穿電極220可以穿過第三底填充層270彼此連接。第三底填充層270可以填充在第二半導(dǎo)體芯片C2和第三半導(dǎo)體晶片W3之間。
[0349]圖38是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于將圖37的所得結(jié)構(gòu)附著到初始運載件基板15的操作的剖視圖。
[0350]參照圖37和圖38，將從圖37的所得結(jié)構(gòu)中去除第一運載件基板10得到的結(jié)構(gòu)附著到初始運載件基板15。第四半導(dǎo)體芯片C4附著到初始運載件基板15，使得第四半導(dǎo)體芯片C4的第四下表面404可以面對初始運載件基板15，其中，包括第三底填充層270的第三半導(dǎo)體晶片W3堆疊在第四半導(dǎo)體芯片C4上，第一半導(dǎo)體晶片Wl堆疊在其上的第二半導(dǎo)體芯片C2堆疊在第三半導(dǎo)體晶片W3上。因此，第一半導(dǎo)體晶片Wl的第一上表面102可以被暴露。
[0351]圖39是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于形成外部連接凸起190的操作的剖視圖。
[0352]參照圖39，第一上保護(hù)層184和在第一上保護(hù)層184上方被暴露并電連接到第一貫穿電極120的重新布線層182形成在第一半導(dǎo)體晶片Wl的第一上表面102上。然后，在重新布線層182上形成用于電連接到外部裝置的外部連接凸起190。
[0353]除了在形成有第一半導(dǎo)體芯片Cl的獨立裝置的區(qū)域中之外，在第一半導(dǎo)體芯片Cl中可以形成第一貫穿電極120。因此，第一貫穿電極120可以形成在第一半導(dǎo)體芯片Cl的第一上表面102的被限制的區(qū)域中。重新布線層182可以將第一貫穿電極120與外部連接凸起190彼此電連接，使得外部連接凸起190可以附著到第一半導(dǎo)體芯片Cl的第一上表面102的盡可能寬的區(qū)域。
[0354]圖40是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件Ih的剖視圖。
[0355]參照圖40，通過附著外部連接凸起190，然后沿著第一劃道SLl和第三劃道SL3將第一半導(dǎo)體晶片Wl和第三半導(dǎo)體晶片W3切割成彼此相對應(yīng)的第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2、第三半導(dǎo)體芯片C3和第四半導(dǎo)體芯片C4，來形成半導(dǎo)體封裝件lh。
[0356]半導(dǎo)體封裝件Ih可以是晶片級封裝件(WLP)，并且進(jìn)一步包括電連接到第一貫穿電極120、第二貫穿電極220和第三貫穿電極320的外部連接凸起190，在晶片級封裝件(WLP)中，包括彼此相對應(yīng)的第三半導(dǎo)體芯片C3和第四半導(dǎo)體芯片C4的第二堆疊結(jié)構(gòu)M2a堆疊在包括彼此相對應(yīng)的第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2的第一堆疊結(jié)構(gòu)Mla上。盡管未示出，但是包封層可以進(jìn)一步形成為圍繞半導(dǎo)體封裝件Ih的側(cè)表面和第四半導(dǎo)體芯片C4的側(cè)表面。包封層可以圍繞半導(dǎo)體封裝件Ih的除了外部連接凸起190附著到的部分以外的側(cè)表面。
[0357]圖41至圖48是根據(jù)本發(fā)明構(gòu)思的另一實施例的制造半導(dǎo)體封裝件的方法的剖視圖。
[0358]圖41是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于將第二半導(dǎo)體晶片W2附著到第二運載件基板20的操作的剖視圖。
[0359]參照圖41，第二連接凸起234形成在其上的第二半導(dǎo)體晶片W2可以附著到第二運載件基板20。第二半導(dǎo)體晶片W2可以附著到第二運載件基板20，使得第二連接凸起234可以面對第二運載件基板20。第二連接凸起234可以被第二粘合材料層24圍繞。
[0360]第二半導(dǎo)體晶片W2可以包括通過第二劃道SL2彼此分離的多個第二半導(dǎo)體芯片C2。第二半導(dǎo)體芯片C2包括第二半導(dǎo)體基板200、第二半導(dǎo)體裝置210和第二貫穿電極220。第二半導(dǎo)體基板200可以包括彼此相對的第二上表面202和第二下表面204b。與圖3中示出的第一半導(dǎo)體晶片Wl相同，第二半導(dǎo)體晶片W2可以包括第二下表面204b，第二貫穿電極220在第二下表面204b上方?jīng)]有被暴露，并且第二下表面204b通過制備相對厚的層然后去除第二半導(dǎo)體基板200的一部分來形成。然而，本發(fā)明構(gòu)思不限于此。即，可以省略去除第二半導(dǎo)體基板200的一部分的操作。
[0361]圖42是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于制備第二半導(dǎo)體芯片C2的操作的剖視圖。
[0362]參照圖41和圖42，沿著第二劃道SL2將第二半導(dǎo)體晶片W2切割成多個第二半導(dǎo)體芯片C2。
[0363]圖43是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于將第二半導(dǎo)體芯片C2堆疊在第一半導(dǎo)體晶片Wl上的操作的剖視圖。
[0364]參照圖43，將第二半導(dǎo)體芯片C2與在圖42中示出的第二運載件基板20分離，將第二半導(dǎo)體芯片C2堆疊在圖6中示出的第一半導(dǎo)體晶片Wl上。多個第二半導(dǎo)體芯片C2可以堆疊在第一半導(dǎo)體晶片Wl上，從而分別對應(yīng)于包括在第一半導(dǎo)體晶片Wl中的第一半導(dǎo)體芯片Cl。S卩，第二半導(dǎo)體芯片C2可以堆疊在第一半導(dǎo)體芯片Cl上。然后，第一底填充層150可以形成在第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2之間。第一底填充層150可以填充在第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2之間的整個空間中。第一底填充層150可以形成為完全圍繞第二連接凸起234。第一底填充層150可以形成為覆蓋第二半導(dǎo)體芯片C2的第二上表面202的被第二連接凸起234暴露的部分。第一底填充層150可以具有從第二半導(dǎo)體芯片C2朝著第一半導(dǎo)體芯片Cl增加的水平橫截面寬度。第一底填充層150可以利用例如毛細(xì)管底填充方法形成。
[0365]圖44是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于形成第一成型層162的操作的剖視圖。
[0366]參照圖44，第一成型層162形成在第一半導(dǎo)體晶片Wl上，以覆蓋第二半導(dǎo)體芯片C2。第一成型層162可以形成為覆蓋第二半導(dǎo)體芯片C2的第二下表面204b和側(cè)表面。第一成型層162可以由例如環(huán)氧樹脂成型化合物(EMC)形成。
[0367]圖45是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于暴露第二貫穿電極220的操作的剖視圖。[0368]參照圖45，部分去除第一成型層162和第二半導(dǎo)體基板200，以暴露第二貫穿電極220。第二貫穿電極220可以在被部分去除的第二半導(dǎo)體基板200的第二下表面204上方被暴露。可以去除第二半導(dǎo)體基板200的一部分和第一成型層162的一部分，使得第二貫穿電極220可以相對于第二下表面204突出。由于第二貫穿電極220在第二半導(dǎo)體基板200的第二下表面204上方被暴露，因此第二貫穿電極220可以穿過第二半導(dǎo)體基板200形成。
[0369]為了暴露第二貫穿電極220,第二半導(dǎo)體基板200的一部分和第一成型層162的一部分可以通過利用化學(xué)機(jī)械拋光(CMP)工藝、回蝕刻工藝、它們的結(jié)合或其他合適的工藝來去除。
[0370]可以部分去除第一成型層162和第二半導(dǎo)體基板200，以暴露第二貫穿電極220，因此，可以部分保留第一成型層162以填充在鄰近的第二半導(dǎo)體芯片C2之間的空間中。
[0371]圖46是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于形成第二后焊盤244的操作的剖視圖。
[0372]參照圖46，第二后保護(hù)層242形成為覆蓋第二下表面204，并暴露貫穿第二半導(dǎo)體芯片C2的第二貫穿電極220，其中，第二下表面204是第二半導(dǎo)體芯片C2的暴露表面。第二后保護(hù)層242可以通過利用例如旋轉(zhuǎn)涂覆工藝或噴涂工藝形成。第二后保護(hù)層242可以由例如絕緣聚合物形成。
[0373]然后，第二后焊盤244形成為電連接到在第二后保護(hù)層242上方暴露的第二貫穿電極220?？梢赃x擇性地省略第二后焊盤244。
[0374]然后，可以通過利用第二后焊盤244或第二貫穿電極220執(zhí)行圖12中示出的用于確定第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2的故障是否發(fā)生的第一測試。
[0375]圖47是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于形成第一堆疊結(jié)構(gòu)Mlb的操作的剖視圖。
[0376]參照圖46和圖47，沿著第一劃道SLl將第一半導(dǎo)體晶片Wl切割成包括彼此相對應(yīng)的第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2的第一堆疊結(jié)構(gòu)Mlb。
[0377]圖48是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件Ii的剖視圖。
[0378]參照圖48，通過利用圖47中示出的第一堆疊結(jié)構(gòu)Mlb和圖17中示出的第二堆疊結(jié)構(gòu)M2形成半導(dǎo)體封裝件Ii。為了形成半導(dǎo)體封裝件Ii，可以執(zhí)行與圖18至圖20中示出的操作相似的操作。
[0379]即，將第一堆疊結(jié)構(gòu)Mlb安裝在印刷電路板500上，然后將第二堆疊結(jié)構(gòu)M2附著到第一堆疊結(jié)構(gòu)Mlb。然后，通過在印刷電路板500上形成基板成型層600來形成半導(dǎo)體封裝件li，從而覆蓋第一堆疊結(jié)構(gòu)Mlb和第二堆疊結(jié)構(gòu)M2。
[0380]基板成型層600的一部分可以用作填充在第一堆疊結(jié)構(gòu)Mlb和第二堆疊結(jié)構(gòu)M2之間的第三底填充層260。
[0381]圖49是根據(jù)本發(fā)明構(gòu)思的實施例的半導(dǎo)體封裝件Ij的剖視圖。
[0382]參照圖49，與圖21至圖24相似，通過將第二堆疊結(jié)構(gòu)M2跨過第三底填充層270堆疊在第一堆疊結(jié)構(gòu)Mlb上,并形成基板成型層600,來形成半導(dǎo)體封裝件Ij。
[0383]第三底填充層270的側(cè)表面因在第二堆疊結(jié)構(gòu)M2的附著期間施加的壓力而相對于第二堆疊結(jié)構(gòu)M2的側(cè)表面(B卩，第三半導(dǎo)體芯片C3的側(cè)表面)突出。
[0384]圖50是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件Ik的剖視圖。[0385]參照圖50，與圖25和圖26相似，第二堆疊結(jié)構(gòu)M2可以堆疊在圖46中示出的第二半導(dǎo)體芯片C2堆疊在其上的第一半導(dǎo)體晶片Wl上，然后沿著第一劃道SLl將第一半導(dǎo)體晶片Wl切割成彼此相對應(yīng)的第一堆疊結(jié)構(gòu)Mlc和第二堆疊結(jié)構(gòu)M2。然后，通過將彼此相對應(yīng)的第一堆疊結(jié)構(gòu)Mlc和第二堆疊結(jié)構(gòu)M2附著到印刷電路板500并形成基板成型層600，來形成半導(dǎo)體封裝件lk。
[0386]圖51是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件11的剖視圖。
[0387]參照圖51，與圖27和圖28相似，第三底填充層270形成在其上的第二堆疊結(jié)構(gòu)M2可以堆疊在圖46中示出的第二半導(dǎo)體芯片C2堆疊在其上的第一半導(dǎo)體晶片Wl上，然后可以沿著第一劃道SLl將第一半導(dǎo)體晶片Wl切割成彼此相對應(yīng)的第一堆疊結(jié)構(gòu)Mlc和第二堆疊結(jié)構(gòu)M2。然后，通過將彼此相對應(yīng)的第一堆疊結(jié)構(gòu)Mlc和第二堆疊結(jié)構(gòu)M2附著到印刷電路板500并形成基板成型層600，來形成半導(dǎo)體封裝件11。
[0388]第三底填充層270可以填充在第一堆疊結(jié)構(gòu)Mlc和第二堆疊結(jié)構(gòu)M2之間的空間中。第三底填充層270的側(cè)表面因在第二堆疊結(jié)構(gòu)M2的附著期間施加的壓力而可以相對于第二堆疊結(jié)構(gòu)M2的側(cè)表面(B卩，第三半導(dǎo)體芯片C3的側(cè)表面)突出。
[0389]圖52是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件Im的剖視圖。
[0390]參照圖52，與圖29和圖30相似，第二堆疊結(jié)構(gòu)M2可以堆疊在圖46中示出的第二半導(dǎo)體芯片C2堆疊在其上的第一半導(dǎo)體晶片Wl上，然后可以形成第三底填充層250以填充在第二半導(dǎo)體芯片C2和第二堆疊結(jié)構(gòu)M2之間。然后，可以沿著第一劃道SLl將第一半導(dǎo)體晶片Wl切割成彼此相對應(yīng)的第一堆疊結(jié)構(gòu)Mlc和第二堆疊結(jié)構(gòu)M2，將第一堆疊結(jié)構(gòu)Mlc和第二堆疊結(jié)構(gòu)M2附著到印刷電路板500并形成基板成型層600,來形成半導(dǎo)體封裝件Im。
[0391]圖53是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件In的剖視圖。
[0392]參照圖53，與圖31和圖32相似，第四半導(dǎo)體芯片C4堆疊在其上的第三半導(dǎo)體晶片W3可以堆疊在圖46中示出的第二半導(dǎo)體芯片C2堆疊在其上的第一半導(dǎo)體晶片Wl上。然后，沿著第一劃道SLl和第三劃道SL3將第一半導(dǎo)體晶片Wl和第三半導(dǎo)體晶片W3切割成彼此相對應(yīng)的第一堆疊結(jié)構(gòu)Mlc和第二堆疊結(jié)構(gòu)M2a，將第一堆疊結(jié)構(gòu)Mlc和第二堆疊結(jié)構(gòu)M2a附著到印刷電路板500并形成基板成型層600,來形成半導(dǎo)體封裝件In。
[0393]圖54是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件1的剖視圖。
[0394]參照圖54，與圖33和圖34相似，第四半導(dǎo)體芯片C4堆疊在其上的第三半導(dǎo)體晶片W3可以堆疊在圖46中示出的第二半導(dǎo)體芯片C2堆疊在其上的第一半導(dǎo)體晶片Wl上。然后，通過沿著第一劃道SLl和第三劃道SL3將第一半導(dǎo)體晶片Wl和第三半導(dǎo)體晶片W3切割成彼此相對應(yīng)的第一堆疊結(jié)構(gòu)Mlc和第二堆疊結(jié)構(gòu)M2a，將第一堆疊結(jié)構(gòu)Mlc和第二堆疊結(jié)構(gòu)M2a附著到印刷電路板500并形成基板成型層600,來形成半導(dǎo)體封裝件Ιο。
[0395]由于第三底填充層270與第一半導(dǎo)體晶片Wl和第三半導(dǎo)體晶片W3 —起被切割，因此第三底填充層270的側(cè)表面不相對于第二堆疊結(jié)構(gòu)M2的側(cè)表面(B卩，第三半導(dǎo)體芯片C3的側(cè)表面)突出。
[0396]圖55是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件Ip的剖視圖。
[0397]參照圖55，與圖37至圖40相似，第四半導(dǎo)體芯片C4堆疊在其上的第三半導(dǎo)體晶片W3可以堆疊在圖46中示出的第二半導(dǎo)體芯片C2堆疊在其上的第一半導(dǎo)體晶片Wl上。然后，通過形成重新布線層182和外部連接凸起190，然后沿著第一劃道SLl和第三劃道SL3切割第一半導(dǎo)體晶片Wl和第三半導(dǎo)體晶片W3，來形成半導(dǎo)體封裝件lp。
[0398]由于第三底填充層270與第一半導(dǎo)體晶片Wl和第三半導(dǎo)體晶片W3 —起被切割，因此第三底填充層270的側(cè)表面不相對于第二堆疊結(jié)構(gòu)M2的側(cè)表面(B卩，第三半導(dǎo)體芯片C3的側(cè)表面)突出。
[0399]圖48至圖55中不出的半導(dǎo)體封裝件l1、I j、lk、11、lm、In、1和Ip可以通過利用下述方法形成，即，除了暴露第二半導(dǎo)體芯片C2的第二貫穿電極220的方法(即，使用圖41至圖46中示出的方法代替圖7至圖12中示出的方法)以外，通過利用與制造圖20、24、26、28、30、32、34和40中示出的半導(dǎo)體封裝件la、lb、lc、Id、le、If、Ig和Ih相同的方法來形成。因此，將不會給出對其的重復(fù)解釋。
[0400]圖56至圖61是根據(jù)本發(fā)明構(gòu)思的另一實施例的制造半導(dǎo)體封裝件的方法的剖視圖。
[0401]圖56是根據(jù)本發(fā)明構(gòu)思的另一實施例的將第二半導(dǎo)體晶片W2堆疊在第一半導(dǎo)體晶片Wl上的操作的剖視圖。
[0402]參照圖56，在圖41中示出的第二半導(dǎo)體晶片W2跨過第一底填充層170堆疊在圖6中示出的第一半導(dǎo)體晶片Wl上。第二半導(dǎo)體晶片W2跨過第一底填充層170堆疊在第一半導(dǎo)體晶片Wl上，使得包括在第二半導(dǎo)體晶片W2中的第二半導(dǎo)體芯片C2的第二連接凸起234可以接觸第一下焊盤144或包括在第一半導(dǎo)體晶片Wl中的第一貫穿電極120，以將第一貫穿電極120和第二貫穿電極220彼此電連接。
[0403]在一些實施例中，第一底填充層170可以具有與圖21中示出的第三底填充層270的物理性質(zhì)相同或相似的物理性質(zhì)。在其他實施例中，第一底填充層170的物理性質(zhì)可以與圖21中示出的第三底填充層270的物理性質(zhì)不同。
[0404]第二半導(dǎo)體晶片W2可以堆疊在第一半導(dǎo)體晶片Wl上，使得第二劃道SL2可以沿著與第一運載件基板10垂直的方向與第一半導(dǎo)體晶片Wl的第一劃道SLl重疊。
[0405]圖57是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于暴露第二貫穿電極220的操作的剖視圖。
[0406]參照圖57，去除第二半導(dǎo)體基板200的一部分，以暴露第二貫穿電極220。第二貫穿電極220可以在部分去除的第二半導(dǎo)體基板200的第二下表面204上方被暴露。
[0407]為了暴露第二貫穿電極220，可以通過利用化學(xué)機(jī)械拋光(CMP)工藝、回蝕刻工藝或它們的結(jié)合來去除第二半導(dǎo)體基板200的一部分。
[0408]圖58是根據(jù)本發(fā)明構(gòu)思的另一實施例的用于形成第二后焊盤244的操作的剖視圖。
[0409]參照圖58，形成第二后保護(hù)層242以覆蓋第二下表面204，并暴露第二貫穿電極220，其中，第二下表面204是第二半導(dǎo)體芯片C2的暴露表面。第二后保護(hù)層242可以通過利用例如旋轉(zhuǎn)涂覆工藝或噴涂工藝形成。第二后保護(hù)層242可以由例如絕緣聚合物形成。
[0410]然后，形成第二后焊盤244，以電連接到在第二后保護(hù)層242上方暴露的第二貫穿電極220?？梢赃x擇性地省略第二后焊盤244。
[0411]然后，可以通過利用第二后焊盤244或第二貫穿電極220執(zhí)行圖12中示出的用于確定第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2的故障是否發(fā)生的第一測試。[0412]圖59是根據(jù)本發(fā)明構(gòu)思的另一實施例的將第四半導(dǎo)體晶片W4堆疊在第三半導(dǎo)體晶片W3上的操作的剖視圖。
[0413]參照圖59，第四半導(dǎo)體晶片W4跨過第二底填充層370堆疊在第三半導(dǎo)體晶片W3上。第四半導(dǎo)體晶片W4跨過第二底填充層370堆疊在第三半導(dǎo)體晶片W3上，從而包括在第四半導(dǎo)體晶片W4中的第四半導(dǎo)體芯片C4的第四連接凸起434可以接觸包括在第三半導(dǎo)體晶片W3中的第三下焊盤344或第三貫穿電極320，以將第三貫穿電極320與第四半導(dǎo)體芯片C4彼此電連接。第二底填充層370的物理性質(zhì)與圖21中示出的第三底填充層270的物理性質(zhì)相同或相似。
[0414]第四半導(dǎo)體晶片W4可以堆疊在第三半導(dǎo)體晶片W3上，使得第四劃道SL4可以沿著與第三運載件基板30垂直的方向與第三半導(dǎo)體晶片W3的第三劃道SL3重疊。
[0415]第四半導(dǎo)體晶片W4可以是圖13中示出的第四半導(dǎo)體芯片C4沒有分離的結(jié)構(gòu)。
[0416]圖60是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件Iq的剖視圖。
[0417]參照圖59和圖60，第四半導(dǎo)體晶片W4堆疊在其上的第三半導(dǎo)體晶片W3可以堆疊在第二半導(dǎo)體晶片W2堆疊在其上的第一半導(dǎo)體晶片Wl上，然后可以沿著第一劃道SL1、第二劃道SL2、第三劃道SL3和第四劃道SL4將第一半導(dǎo)體晶片Wl、第二半導(dǎo)體晶片W2、第三半導(dǎo)體晶片W3和第四半導(dǎo)體晶片W4切割成彼此相對應(yīng)的第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2、第三半導(dǎo)體芯片C3和第四半導(dǎo)體芯片C4。因此，包括彼此相對應(yīng)的第三半導(dǎo)體芯片C3和第四半導(dǎo)體芯片C4的第二堆疊結(jié)構(gòu)M2d可以堆疊在包括彼此相對應(yīng)的第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2的第一堆疊結(jié)構(gòu)Mld上。因此，第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2、第三半導(dǎo)體芯片C3和第四半導(dǎo)體芯片C4可以具有相同的水平橫截面寬度。
[0418]然后，通過在印刷電路板500上安裝其上堆疊有第二堆疊結(jié)構(gòu)M2d的第一堆疊結(jié)構(gòu)Mld,然后形成基板成型層600以覆蓋第一堆疊結(jié)構(gòu)Mld和第二堆疊結(jié)構(gòu)M2d,來形成半導(dǎo)體封裝件lq?；宄尚蛯?00的一部分可以用作填充在第一堆疊結(jié)構(gòu)Mld和第二堆疊結(jié)構(gòu)M2d之間的第三底填充層260。
[0419]圖61是根據(jù)本發(fā)明構(gòu)思的另一實施例的半導(dǎo)體封裝件Ir的剖視圖。
[0420]參照圖61，第四半導(dǎo)體晶片W4堆疊在其上堆疊有第二半導(dǎo)體晶片W2的第一半導(dǎo)體晶片Wl上。然后，與圖33相似，第三底填充層270形成在其上的第三半導(dǎo)體晶片W3可以堆疊在第一半導(dǎo)體晶片Wl上。當(dāng)堆疊第四半導(dǎo)體晶片W4并附著其上形成有第三底填充層270的第三半導(dǎo)體晶片W3時，可以施加預(yù)定的壓力，使得第三連接凸起334可以連接到第二半導(dǎo)體芯片C2的第二貫穿電極220。由于壓力，第三連接凸起334可以穿過第三底填充層270連接到第二貫穿電極220。第三底填充層270可以填充在第二半導(dǎo)體晶片W2和第三半導(dǎo)體晶片W3之間的空間中。
[0421]然后，沿著第一劃道SL1、第二劃道SL2、第三劃道SL3和第四劃道SL4將第一半導(dǎo)體晶片W1、第二半導(dǎo)體晶片W2、第三半導(dǎo)體晶片W3和第四半導(dǎo)體晶片W4切割成彼此相對應(yīng)的第一半導(dǎo)體芯片Cl、第二半導(dǎo)體芯片C2、第三半導(dǎo)體芯片C3和第四半導(dǎo)體芯片C4。因此，包括彼此相對應(yīng)的第三半導(dǎo)體芯片C3和第四半導(dǎo)體芯片C4的第二堆疊結(jié)構(gòu)M2d可以堆疊在包括彼此相對應(yīng)的第一半導(dǎo)體芯片Cl和第二半導(dǎo)體芯片C2的第一堆疊結(jié)構(gòu)Mld上。
[0422]由于與第一半導(dǎo)體晶片W1、第二半導(dǎo)體晶片W2、第三半導(dǎo)體晶片W3和第四半導(dǎo)體晶片W4 —起切割第三底填充層270，因此第三底填充層270的側(cè)表面不相對于第二堆疊結(jié)構(gòu)M2的側(cè)表面(B卩，第三半導(dǎo)體芯片C3的側(cè)表面)突出。
[0423]然后，通過將其上堆疊有第二堆疊結(jié)構(gòu)M2d的第一堆疊結(jié)構(gòu)Mld安裝在印刷電路板500上，然后在印刷電路板500上形成基板成型層600以覆蓋第一堆疊結(jié)構(gòu)Mld和第二堆疊結(jié)構(gòu)M2d，來形成半導(dǎo)體封裝件Ir。第三底填充層270可以填充在第一堆疊結(jié)構(gòu)Mld和第二堆疊結(jié)構(gòu)M2d之間的空間中。
[0424]圖62是根據(jù)本發(fā)明構(gòu)思的實施例的存儲模塊1100的平面圖。
[0425]存儲模塊1100包括模塊基板1110和附著到模塊基板1110的多個半導(dǎo)體芯片1120。
[0426]半導(dǎo)體芯片1120可以包括根據(jù)本發(fā)明構(gòu)思的實施例的半導(dǎo)體封裝件。例如，半導(dǎo)體芯片1120可以包括圖20、圖24、圖26、圖28、圖30、圖32、圖34、圖40、圖48至圖60中示出半導(dǎo)體封裝件 la、lb、lc、Id、le、If、lg、lh、l1、I j、lk、11、lm、In、1、Ip、Iq 和 Ir。
[0427]將被插入到母板的插口中的連接部1130可以形成在模塊基板1110的一側(cè)。陶瓷去耦電容器1140設(shè)置在模塊基板1110上。根據(jù)本實施例的存儲模塊1100可以不限制于圖62中示出的結(jié)構(gòu)，并且可以以各種方式進(jìn)行改變。
[0428]圖63是包括根據(jù)本發(fā)明構(gòu)思的實施例的半導(dǎo)體封裝件的系統(tǒng)1200的結(jié)構(gòu)圖。
[0429]系統(tǒng)1200包括控制器1210、輸入/輸出裝置1220、存儲裝置1230和接口 1240。系統(tǒng)1200可以是可移動系統(tǒng)或用于發(fā)送或接收信息的系統(tǒng)。在本發(fā)明構(gòu)思的一些實施例中，移動系統(tǒng)可以是便攜式數(shù)碼助理(PDA)、便攜式計算機(jī)、網(wǎng)絡(luò)本、無線電話、移動電話、數(shù)碼音樂播放器或存儲卡。控制器1210可以控制系統(tǒng)1200的執(zhí)行程序，并且可以包括微處理器、數(shù)字信號處理器、微控制器或與這些裝置類似的裝置等。輸入/輸出裝置1220可以用于輸入或輸出系統(tǒng)1200的數(shù)據(jù)。系統(tǒng)1200可以通過利用輸入/輸出裝置1220連接到外部裝置，例如，個人計算機(jī)或網(wǎng)絡(luò)，并且可以與外部裝置交換數(shù)據(jù)。輸入/輸出裝置1220可以包括例如鍵區(qū)、鍵盤或顯示器。
[0430]存儲裝置1230可以存儲用于控制器1210的操作的代碼和/或數(shù)據(jù)，或者可以存儲經(jīng)控制器1210處理的數(shù)據(jù)。存儲裝置1230包括根據(jù)本發(fā)明構(gòu)思的實施例的半導(dǎo)體封裝件。例如，存儲裝置1230可以包括圖20、圖24、圖26、圖28、圖30、圖32、圖34、圖40、圖48至圖55、圖60和圖61中示出的半導(dǎo)體封裝件la、lb、lc、ld、le、lf、lg、lh、l1、lj、lk、ll、lm、In、lo、lp、Iq和Ir,或這里描述的封裝件的任意組合。
[0431]接口 1240可以是系統(tǒng)1200和其他外部裝置之間的數(shù)據(jù)傳輸通路。控制器1210、輸入/輸出裝置1220、存儲裝置1230和接口 1240可以通過總線1250彼此通訊。系統(tǒng)1200可以用在移動電話、MP3播放器、導(dǎo)航裝置、便攜式多媒體播放器(PMP)、固態(tài)盤(SSD)或家用電器中。
[0432]圖64是包括根據(jù)本發(fā)明構(gòu)思的實施例的半導(dǎo)體封裝件的存儲卡1300的結(jié)構(gòu)圖。
[0433]存儲卡1300包括存儲裝置1310和存儲控制器1320。
[0434]存儲裝置1310可以存儲數(shù)據(jù)。在本發(fā)明構(gòu)思的一些實施例中，存儲裝置1310具有即使在斷電的情況下也通過其保留存儲的數(shù)據(jù)的非易失性特性。存儲裝置1310包括根據(jù)本發(fā)明構(gòu)思的實施例的半導(dǎo)體封裝件。例如，存儲裝置1310可以包括圖20、圖24、圖26、圖
28、圖30、圖32、圖34、圖40、圖48至圖55、圖60和圖61中示出的半導(dǎo)體封裝件la、lb、lc、ld、le、lf、lg、lh、l1、lj、lk、ll、lm、ln、lo、lp、lq和Ir,或這里描述的封裝件的任意組合。
[0435]存儲控制器1320可以讀取存儲在存儲裝置1310中的數(shù)據(jù)，可以響應(yīng)于主機(jī)1330的讀/寫請求來存儲存儲裝置1310的數(shù)據(jù)。
[0436]在一些實施例中，封裝件的第一芯片Cl、第二芯片C2、第三芯片C3、第四芯片C4或部分芯片可以被稱為具有相同的構(gòu)造。在這個意義上，芯片可以包括具有基本相同功能的電路，例如，存儲單元塊和相關(guān)的控制電路系統(tǒng)、存儲塊、處理電路系統(tǒng)等。在一些實施例中，具有在這個意義上的相同構(gòu)造的這些芯片可以具有不同的橫截面寬度Wl、W2、W3、W4，即使它們可以被稱為具有相同的構(gòu)造。在其他示例實施例中，芯片Cl、芯片C2、芯片C3、芯片C4中的一個或多個可以具有不同的功能。例如，封裝件中的一個芯片可以包括控制電路系統(tǒng)，而其他芯片包括主要存儲塊。在其他示例中，封裝件中的一個芯片可以包括存儲主電路，而其他芯片中的一個或多個包括存儲從電路。這些組合中的任何一個以及在封裝件中的芯片中的電路構(gòu)造的其他合適的組合也在本發(fā)明構(gòu)思的范圍內(nèi)。
[0437]盡管已經(jīng)參照本發(fā)明構(gòu)思的示例性實施例具體地示出并描述了本發(fā)明構(gòu)思，但是將理解的是，在不脫離權(quán)利要求的精神和范圍的情況下，可以對此做出形式和細(xì)節(jié)上的各種改變。
【權(quán)利要求】
1.一種半導(dǎo)體封裝件，所述半導(dǎo)體封裝件包括: 第一半導(dǎo)體芯片；第二半導(dǎo)體芯片，位于第一半導(dǎo)體芯片上；第三半導(dǎo)體芯片，位于第二半導(dǎo)體芯片上；第四半導(dǎo)體芯片，位于第三半導(dǎo)體芯片上；以及 第一底填充層，位于第二半導(dǎo)體芯片和第一半導(dǎo)體芯片之間；第二底填充層，位于第三半導(dǎo)體芯片和第二半導(dǎo)體芯片之間；第三底填充層，位于第四半導(dǎo)體芯片和第三半導(dǎo)體芯片之間， 其中，第二底填充層包括與第一底填充層和第三底填充層不同的材料。
2.如權(quán)利要求1所述的半導(dǎo)體封裝件，其中，第一半導(dǎo)體芯片和第二半導(dǎo)體芯片均具有彼此接觸的多個相對應(yīng)的導(dǎo)電接觸，第二半導(dǎo)體芯片和第三半導(dǎo)體芯片均具有彼此接觸的多個相對應(yīng)的導(dǎo)電接觸，第三半導(dǎo)體芯片和第四半導(dǎo)體芯片均具有彼此接觸的多個相對應(yīng)的導(dǎo)電接觸。
3.如權(quán)利要求2所述的半導(dǎo)體封裝件，其中，第一半導(dǎo)體芯片、第二半導(dǎo)體芯片、第三半導(dǎo)體芯片和第四半導(dǎo)體芯片中的一個或多個半導(dǎo)體芯片的導(dǎo)電接觸連接到從芯片的上表面穿到芯片的下表面的貫穿電極。
4.如權(quán)利要求1所述的半導(dǎo)體封裝件，其中，第一半導(dǎo)體芯片的第一水平寬度大于第二半導(dǎo)體芯片的第二水平寬度，以及 第三半導(dǎo)體芯片的第三水平寬度大于第四半導(dǎo)體芯片的第四水平寬度。
5.如權(quán)利要求4所述的半導(dǎo)體封裝件，其中，第一半導(dǎo)體芯片的第一水平寬度基本等于第三半導(dǎo)體芯片的第三水平寬度。
6.如權(quán)利要求4所述的半導(dǎo)體封裝件，其中，第一半導(dǎo)體芯片的第一水平寬度大于第三半導(dǎo)體芯片的第三水平寬度。
7.如權(quán)利要求1所述的半導(dǎo)體封裝件，其中，第二底填充層超出第二半導(dǎo)體芯片的側(cè)壁關(guān)出。
8.如權(quán)利要求1所述的半導(dǎo)體封裝件，所述半導(dǎo)體封裝件還包括:成型層，位于第二半導(dǎo)體芯片的側(cè)壁處以及位于第二半導(dǎo)體芯片的頂表面的一部分上，其中，第二底填充層位于在第二半導(dǎo)體芯片的頂表面的所述一部分上的成型層和第三半導(dǎo)體芯片之間。
9.如權(quán)利要求1所述的半導(dǎo)體封裝件，所述半導(dǎo)體封裝件還包括:成型層，位于第一半導(dǎo)體芯片、第二半導(dǎo)體芯片、第三半導(dǎo)體芯片和第四半導(dǎo)體芯片的側(cè)壁處，其中，第二底填充層是所述成型層的一部分。
10.如權(quán)利要求1所述的半導(dǎo)體封裝件，其中，第一底填充層、第二底填充層、第三底填充層均包括粘合材料、粘合膜和能夠流動的液體填充材料中的一種或多種。
11.如權(quán)利要求1所述的半導(dǎo)體封裝件，所述半導(dǎo)體封裝件還包括: 基體，第一半導(dǎo)體芯片安裝到所述基體，所述基體與第一半導(dǎo)體芯片具有彼此接觸的多個相對應(yīng)的導(dǎo)電接觸，以及 基體底填充層，位于第一半導(dǎo)體芯片的下表面和所述基體之間。
12.如權(quán)利要求11所述的半導(dǎo)體封裝件，其中，基體底填充層包括粘合膜、粘合層和能夠流動的填充材料中的至少一種。
13.如權(quán)利要求1所述的半導(dǎo)體封裝件，其中，第一半導(dǎo)體芯片包括位于第一半導(dǎo)體芯片的下表面的多個導(dǎo)電接觸，第一半導(dǎo)體芯片還包括連接到所述多個導(dǎo)電接觸的芯片堆疊連接凸起。
14.如權(quán)利要求1所述的半導(dǎo)體封裝件，所述半導(dǎo)體封裝件還包括:成型層，位于第一半導(dǎo)體芯片、第二半導(dǎo)體芯片、第三半導(dǎo)體芯片和第四半導(dǎo)體芯片的側(cè)壁處以及位于第四半導(dǎo)體芯片的頂表面上。
15.一種半導(dǎo)體封裝件，所述半導(dǎo)體封裝件包括: 第一子堆疊件，包括:一個第一半導(dǎo)體芯片和一個第二半導(dǎo)體芯片，第二半導(dǎo)體芯片位于第一半導(dǎo)體芯片上；子堆疊底填充層，位于第一子堆疊件的第二半導(dǎo)體芯片和第一半導(dǎo)體芯片之間； 第二子堆疊件，包括另一第一半導(dǎo)體芯片和另一第二半導(dǎo)體芯片，所述另一第二半導(dǎo)體芯片位于所述另一第一半導(dǎo)體芯片上；子堆疊底填充層，位于第二子堆疊件的第二半導(dǎo)體芯片和所述另一第一半導(dǎo)體芯片之間，第二子堆疊件位于第一子堆疊件上； 封裝件底填充層，位于第二子堆疊件和第一子堆疊件之間，其中，第一子堆疊件和第二子堆疊件的第一半導(dǎo)體芯片的至少一部分具有相同的構(gòu)造，第一子堆疊件和第二子堆疊件的第二半導(dǎo)體芯片的至少一部分具有相同的構(gòu)造。
16.如權(quán)利要求15所述的半導(dǎo)體封裝件，其中，封裝件底填充層包括與子堆疊底填充層不同的材料。
17.如權(quán)利要求15所述的半導(dǎo)體封裝件，其中，封裝件底填充層包括與子堆疊填充層的材料相同的材料。
18.如權(quán)利要求15所述的半導(dǎo)體封裝件，其中，第一子堆疊件和第二子堆疊件中的每個的第一半導(dǎo)體芯片和第二半導(dǎo)體芯片均具有彼此接觸的多個相對應(yīng)的導(dǎo)電接觸，以及 第一子堆疊件的第二半導(dǎo)體芯片和第二子堆疊件的第一半導(dǎo)體芯片均具有彼此接觸的多個相對應(yīng)的導(dǎo)電接觸。
19.如權(quán)利要求18所述的半導(dǎo)體封裝件，其中，第一子堆疊件和第二子堆疊件中的每個的第一半導(dǎo)體芯片和第二半導(dǎo)體芯片中的一個或多個半導(dǎo)體芯片的導(dǎo)電接觸連接到從芯片的上表面穿過至芯片的下表面的貫穿電極。
20.如權(quán)利要求15所述的半導(dǎo)體封裝件，其中，第一子堆疊件的第一半導(dǎo)體芯片的水平寬度比第二半導(dǎo)體芯片的第二水平寬度大。
21.如權(quán)利要求15所述的半導(dǎo)體封裝件，其中，第二子堆疊件的第一半導(dǎo)體芯片的第一水平寬度大于所述另一第二半導(dǎo)體芯片的第二水平寬度。
22.如權(quán)利要求15所述的半導(dǎo)體封裝件，其中，第一子堆疊件的第一半導(dǎo)體芯片的水平寬度基本等于第二子堆疊件的第一半導(dǎo)體芯片的水平寬度。
23.如權(quán)利要求15所述的半導(dǎo)體封裝件，其中，第一子堆疊件的第一半導(dǎo)體芯片的水平寬度大于第二子堆疊件的第一半導(dǎo)體芯片的水平寬度。
24.如權(quán)利要求15所述的半導(dǎo)體封裝件，其中，封裝件底填充層超出第一子堆疊件的第二半導(dǎo)體芯片的側(cè)壁突出。
25.如權(quán)利要求15所述的半導(dǎo)體封裝件，所述半導(dǎo)體封裝件還包括:成型層，位于第一子堆疊件的第二半導(dǎo)體芯片的側(cè)壁處以及位于第一子堆疊件的第二半導(dǎo)體芯片的頂表面的一部分上，其中，封裝件底填充層位于在第一子堆疊件的第二半導(dǎo)體芯片的頂表面的所述一部分上的成型層和第二子堆疊件的第一半導(dǎo)體芯片之間。
26.如權(quán)利要求15所述的半導(dǎo)體封裝件，所述半導(dǎo)體封裝件還包括:成型層，位于第一子堆疊件和第二子堆疊件的第一半導(dǎo)體芯片和第二半導(dǎo)體芯片的側(cè)壁處，其中，封裝件底填充層是所述成型層的一部分。
27.如權(quán)利要求15所述的半導(dǎo)體封裝件，所述半導(dǎo)體封裝件還包括: 基體，第一子堆疊件的第一半導(dǎo)體芯片安裝到所述基體，所述基體和第一子堆疊件的第一半導(dǎo)體芯片具有彼此接觸的多個相對應(yīng)的導(dǎo)電接觸；以及 基體底填充層，位于第一子堆疊件的第一半導(dǎo)體芯片的下表面和所述基體之間。
28.如權(quán)利要求27所述的半導(dǎo)體封裝件，其中，基體底填充層包括粘合膜、粘合層和能夠流動的填充材料中的至少一種。
29.如權(quán)利要求15所述的半導(dǎo)體封裝件，其中，第一子堆疊件的第一半導(dǎo)體芯片包括位于第一半導(dǎo)體芯片的下表面的多個導(dǎo)電接觸，第一子堆疊件的第一半導(dǎo)體芯片還包括連接到所述多個導(dǎo)電接觸的芯片堆疊連接凸起。
30.如權(quán)利要求15所述的半導(dǎo)體封裝件，其中，第一子堆疊件的第一半導(dǎo)體芯片和第二半導(dǎo)體芯片中的至少一部分具有相`同的構(gòu)造。
【文檔編號】H01L21/56GK103700633SQ201310452241
【公開日】2014年4月2日 申請日期:2013年9月27日 優(yōu)先權(quán)日:2012年9月27日
【發(fā)明者】姜明成, 高廷旼, 樸商植, 金沅槿, 洪志碩 申請人:三星電子株式會社