一種芯片鍵合對(duì)準(zhǔn)方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種芯片鍵合對(duì)準(zhǔn)方法，具有如下特征：在加工有用于芯片組裝的金屬焊接盤(pán)的下層芯片或晶圓上設(shè)置限位結(jié)構(gòu)；所述限位結(jié)構(gòu)突出于下層芯片或晶圓表面，利用所述限位結(jié)構(gòu)的輔助，實(shí)現(xiàn)芯片對(duì)準(zhǔn)鍵合；在鍵合對(duì)準(zhǔn)過(guò)程中，至少一個(gè)所述限位結(jié)構(gòu)的內(nèi)壁與芯片邊緣接觸。本發(fā)明通過(guò)制作限位結(jié)構(gòu)，輔助芯片對(duì)準(zhǔn)，不需要精密設(shè)備，簡(jiǎn)單易行，通過(guò)優(yōu)化控制過(guò)程，可以提供高效率、低成本鍵合對(duì)準(zhǔn)解決方案。
【專(zhuān)利說(shuō)明】一種芯片鍵合對(duì)準(zhǔn)方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體封裝【技術(shù)領(lǐng)域】，屬于微電子【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]芯片在鍵合過(guò)程中的對(duì)準(zhǔn)，是三維集成技術(shù)的關(guān)鍵技術(shù)方面。三維集成中的對(duì)準(zhǔn)技術(shù)主要分為芯片級(jí)對(duì)準(zhǔn)技術(shù)和晶圓級(jí)對(duì)準(zhǔn)技術(shù)，芯片級(jí)對(duì)準(zhǔn)技術(shù)是把一個(gè)芯片對(duì)準(zhǔn)到另一個(gè)芯片或者晶圓的特定位置，晶圓級(jí)對(duì)準(zhǔn)技術(shù)則是把一個(gè)晶圓與另一個(gè)晶圓進(jìn)行對(duì)準(zhǔn)。目前，三維集成的對(duì)準(zhǔn)技術(shù)，無(wú)論是芯片級(jí)對(duì)準(zhǔn)技術(shù)還是晶圓級(jí)對(duì)準(zhǔn)技術(shù)，主要采用光學(xué)對(duì)準(zhǔn)技術(shù)，即利用上下兩層芯片或晶圓的圖案標(biāo)志，通過(guò)復(fù)雜的光學(xué)視覺(jué)系統(tǒng)，實(shí)現(xiàn)上下兩層芯片或晶圓的光學(xué)對(duì)準(zhǔn)。隨后通過(guò)機(jī)械的方法，使兩層芯片或晶圓接觸在一起，完成芯片或晶圓的對(duì)準(zhǔn)及鍵合操作。然而，這種光學(xué)對(duì)準(zhǔn)精度與操作時(shí)間相關(guān)，如果要實(shí)現(xiàn)較高的對(duì)準(zhǔn)精度，一般需要耗費(fèi)更多的操作時(shí)間，如采用倒裝芯片(Flip chip)設(shè)備實(shí)現(xiàn)芯片到晶圓的對(duì)準(zhǔn)，若每秒完成一個(gè)芯片的對(duì)準(zhǔn)，其對(duì)準(zhǔn)精度只有約10微米，若要求對(duì)準(zhǔn)精度為I微米，可能完成一個(gè)芯片的對(duì)準(zhǔn)會(huì)需要10秒或更多時(shí)間，而且對(duì)準(zhǔn)精度越高，對(duì)應(yīng)設(shè)備越復(fù)雜，也越昂貴。此外，在光學(xué)對(duì)準(zhǔn)之后，還需要機(jī)械轉(zhuǎn)移過(guò)程完成兩層芯片或晶圓的接觸，這一機(jī)械過(guò)程容易帶來(lái)額外的對(duì)準(zhǔn)誤差。
[0003]Fine-Tech的倒裝焊機(jī)器，采用光學(xué)半透的形式，在同一個(gè)目鏡同時(shí)觀測(cè)將要壓合的兩層芯片的正面，之后采用機(jī)械下壓的形式實(shí)現(xiàn)兩層芯片的接觸，效率較低；EVG公司的SmartView技術(shù),采用觀察并記錄兩個(gè)晶圓正面對(duì)準(zhǔn)標(biāo)記的形式,實(shí)現(xiàn)兩層晶圓套準(zhǔn)，并經(jīng)由機(jī)械控制部件實(shí)現(xiàn)兩個(gè)晶圓的接觸，設(shè)備復(fù)雜昂貴，且僅能完成晶圓對(duì)晶圓的對(duì)準(zhǔn)。這些現(xiàn)有方法一方面系統(tǒng)復(fù)雜、使用成本高，另一方面，光學(xué)對(duì)準(zhǔn)與機(jī)械移動(dòng)分開(kāi)，精度和效率難以同時(shí)保證。如何獲得一種簡(jiǎn)單易行的芯片對(duì)準(zhǔn)方法，一直是三維集成技術(shù)的一項(xiàng)重大挑戰(zhàn)。

【發(fā)明內(nèi)容】

[0004]本發(fā)明解決的技術(shù)問(wèn)題是提供一種簡(jiǎn)單方便、成本低的芯片鍵合對(duì)準(zhǔn)方法。
[0005]本發(fā)明的技術(shù)方案是:
一種芯片鍵合對(duì)準(zhǔn)方法，在加工有用于芯片組裝的金屬焊接盤(pán)的下層芯片或晶圓上設(shè)置限位結(jié)構(gòu)；所述限位結(jié)構(gòu)突出于下層芯片或晶圓表面，利用所述限位結(jié)構(gòu)的輔助，實(shí)現(xiàn)芯片對(duì)準(zhǔn)鍵合；在鍵合對(duì)準(zhǔn)過(guò)程中，至少一個(gè)所述限位結(jié)構(gòu)的內(nèi)壁與芯片邊緣接觸。
[0006]進(jìn)一步地，限位結(jié)構(gòu)為多個(gè)板狀或柱狀突起。
[0007]進(jìn)一步地，限位結(jié)構(gòu)經(jīng)由電鍍的方式形成。
[0008]進(jìn)一步地，在加工所述限位結(jié)構(gòu)的工藝過(guò)程中，還同時(shí)加工其他并非用于限位的
金屬柱。
[0009]有益效果:由于采用了以上技術(shù)方案，本發(fā)明所取得的技術(shù)進(jìn)步如下。
[0010]本發(fā)明通過(guò)制作限位結(jié)構(gòu)，輔助芯片對(duì)準(zhǔn)，不需要精密設(shè)備，簡(jiǎn)單易行，通過(guò)優(yōu)化控制過(guò)程，可以提供高效率、低成本鍵合對(duì)準(zhǔn)解決方案。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0011]圖1為本發(fā)明實(shí)施例的第一步示意圖；
圖2A為本發(fā)明實(shí)施例的第二步示意圖；
圖2B為本發(fā)明實(shí)施例的第二步中有限位結(jié)構(gòu)的示意圖；
圖3A為本發(fā)明實(shí)施例的第三步示意圖；
圖3B為本發(fā)明的第三步芯片內(nèi)含TSV結(jié)構(gòu)的示意圖。
[0012]圖中:101—底層晶圓襯底、102—底層晶圓表面電路層、103—芯片焊接盤(pán)、104A、104B、104C—限位結(jié)構(gòu)、105A、105B—金屬柱、202—組裝芯片表面電路層、203—組裝芯片表面金屬焊點(diǎn)、204— TSV結(jié)構(gòu)。
【具體實(shí)施方式】
[0013]下面將結(jié)合附圖對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。
[0014]本發(fā)明提供一種芯片鍵合對(duì)準(zhǔn)方法，具有如下特征:在加工有用于芯片組裝的金屬焊接盤(pán)的下層芯片或晶圓上設(shè)置限位結(jié)構(gòu)；所述限位結(jié)構(gòu)突出于下層芯片或晶圓表面，利用所述限位結(jié)構(gòu)的輔助，實(shí)現(xiàn)芯片對(duì)準(zhǔn)鍵合；在芯片鍵合對(duì)準(zhǔn)過(guò)程中，至少一個(gè)所述限位結(jié)構(gòu)的內(nèi)壁與芯片邊緣接觸。
[0015]一個(gè)具體實(shí)施例敘述如下:
(I)在底層晶圓表面加工用于芯片組裝的金屬焊接盤(pán)，如微凸點(diǎn)，UBM焊盤(pán)等，如圖1所示。具體來(lái)說(shuō)，可以加工C4焊球、Cu/Sn凸點(diǎn)或者Cu/ENIG焊盤(pán)。對(duì)應(yīng)微凸點(diǎn)或UBM焊盤(pán)與待組裝芯片上微凸點(diǎn)或微焊球相匹配。
[0016]圖1中，底層晶圓襯底101上方為電路層102，電路層102上加工有芯片焊接盤(pán)103，用于芯片組裝。
[0017](2)在電路層102上加工限位結(jié)構(gòu)104A、104B和金屬柱105A、105B，優(yōu)選電鍍的方式加工，如圖2A所示。具體來(lái)說(shuō)，同時(shí)加工限位結(jié)構(gòu)104A、104B和金屬柱105A、105B，其中，限位結(jié)構(gòu)用于鍵合過(guò)程中的芯片對(duì)準(zhǔn)，金屬柱用于垂直向電學(xué)連接。具體工藝流程為:首先使用物理氣象沉積(PVD)的方式沉積Ti/Cu種子層，Ti層厚度選擇50-200納米，Cu層厚度選擇100-300納米；使用厚膠光刻，形成限位結(jié)構(gòu)和金屬柱的加工圖形，光刻厚膠可以選擇SU8、AZ4620或JSR 151N等材料，厚度選擇50~150微米；采用銅電鍍的方式，加厚無(wú)光刻膠保護(hù)位置的銅層，獲得限位結(jié)構(gòu)和金屬銅柱；去除光刻膠并腐蝕Ti/Cu種子層，完成限位結(jié)構(gòu)和金屬銅柱的加工。
[0018]一種相應(yīng)的三維結(jié)構(gòu)示意圖如圖2B所示，限位結(jié)構(gòu)104A、104B、104C，可以是板狀結(jié)構(gòu)或柱狀凸起。金屬柱105AU05B等用于垂直向電學(xué)連接。
[0019](3)利用限位結(jié)構(gòu)104AU04B等的輔助，實(shí)現(xiàn)芯片對(duì)準(zhǔn)鍵合，在鍵合對(duì)準(zhǔn)過(guò)程中，至少一個(gè)限位結(jié)構(gòu)的內(nèi)壁與芯片邊緣接觸，如圖3A所示。
[0020]圖3A中，待組裝芯片包含襯底201和表面電路層202以及表面金屬焊點(diǎn)203，如微凸點(diǎn)等，在鍵合對(duì)準(zhǔn)過(guò)程中，待組裝芯片表面金屬焊點(diǎn)203與底層晶圓襯底101表面的芯片焊接盤(pán)103連接，限位結(jié)構(gòu)104A與待組裝芯片襯底201的側(cè)壁邊緣接觸，形成對(duì)對(duì)準(zhǔn)位置的限定。為了保證對(duì)準(zhǔn)精度，待組裝芯片的尺寸需要精密控制，一種方法是使用干法刻蝕的方式劃片，精密控制待組裝芯片的尺寸及側(cè)壁垂直度。為了提高鍵合對(duì)準(zhǔn)效率，可以將多個(gè)芯片放置于底層晶圓之后，采用底層晶圓旋轉(zhuǎn)的方式，使得每個(gè)芯片的邊緣都與至少一個(gè)限位結(jié)構(gòu)的內(nèi)壁接觸，實(shí)現(xiàn)位置對(duì)準(zhǔn)。
[0021]待組裝芯片內(nèi)可以包含事先加工好的TSV結(jié)構(gòu)204，如圖3B所示。在組裝完成之后，可以對(duì)組裝完成的芯片實(shí)施背面減薄工藝，使TSV從芯片背面露出，用于新的芯片層或外接信號(hào)的互連。
[0022]以上所述僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種芯片鍵合對(duì)準(zhǔn)方法，具有如下特征: 在加工有用于芯片組裝的金屬焊接盤(pán)的下層芯片或晶圓上設(shè)置限位結(jié)構(gòu)； 所述限位結(jié)構(gòu)突出于下層芯片或晶圓表面，利用所述限位結(jié)構(gòu)的輔助，實(shí)現(xiàn)芯片對(duì)準(zhǔn)鍵合； 在鍵合對(duì)準(zhǔn)過(guò)程中，至少一個(gè)所述限位結(jié)構(gòu)的內(nèi)壁與芯片邊緣接觸。
2.根據(jù)權(quán)利要求1所述的芯片鍵合對(duì)準(zhǔn)方法，其特征在于:所述限位結(jié)構(gòu)為多個(gè)板狀或柱狀突起。
3.根據(jù)權(quán)利要求1所述的芯片鍵合對(duì)準(zhǔn)方法，其特征在于:所述限位結(jié)構(gòu)經(jīng)由電鍍的方式形成。
4.根據(jù)權(quán)利要求1所述的芯片鍵合對(duì)準(zhǔn)方法，其特征在于:在加工所述限位結(jié)構(gòu)的工藝過(guò)程中，還同時(shí)加工其他并非用于限位的金屬柱。
【文檔編號(hào)】H01L21/60GK103500716SQ201310463023
【公開(kāi)日】2014年1月8日 申請(qǐng)日期:2013年10月8日 優(yōu)先權(quán)日:2013年10月8日
【發(fā)明者】宋崇申 申請(qǐng)人:華進(jìn)半導(dǎo)體封裝先導(dǎo)技術(shù)研發(fā)中心有限公司