快閃存儲器的形成方法
【專利摘要】一種快閃存儲器的形成方法，包括：提供基底，所述基底分為核心區(qū)和外圍區(qū)，在所述核心區(qū)形成有多個相互隔開的第一柵極結(jié)構(gòu)，所述第一柵極結(jié)構(gòu)包括第一介質(zhì)層、位于所述第一介質(zhì)層上的浮柵、位于浮柵上的第二介質(zhì)層、位于所述第二介質(zhì)層上的控制柵，所述外圍區(qū)形成有柵極結(jié)構(gòu)材料層，所述柵極結(jié)構(gòu)材料層包括柵介質(zhì)材料層和位于所述柵介質(zhì)材料層上的柵極材料層；在靠近所述第一柵極結(jié)構(gòu)上表面的側(cè)壁形成第一側(cè)墻，相鄰兩個第一側(cè)墻相互隔開；圖形化所述柵極結(jié)構(gòu)材料層形成第二柵極結(jié)構(gòu)，所述第二柵極結(jié)構(gòu)包括柵介質(zhì)層和位于柵介質(zhì)層上的柵極；在所述第二柵極結(jié)構(gòu)側(cè)壁形成第二側(cè)墻。使用本技術(shù)方案，加快了信號傳遞速度，提升了快閃存儲器的性能。
【專利說明】快閃存儲器的形成方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，特別涉及一種快閃存儲器的形成方法。

【背景技術(shù)】
[0002] 目前，快閃存儲器（Flash Memory)又稱閃存，已經(jīng)成為非揮發(fā)性存儲器的主流存 儲器。根據(jù)結(jié)構(gòu)不同，閃存可分為或非閃存（NOR Flash)和與非閃存（NAND Flash)。閃存 的主要特點(diǎn)是在不加電的情況下能長期保持存儲的信息；且具有集成度高、存取速度快、易 于擦除和重寫等優(yōu)點(diǎn)，因而在微機(jī)、自動化控制等多項(xiàng)領(lǐng)域得到了廣泛的應(yīng)用。
[0003] 現(xiàn)有的快閃存儲器包括位于基底上的核心存儲電路（Cell Circuit)和位于核心 存儲電路周圍的外圍電路（Peripheral Circuit)。所述核心存儲電路包括一些具有較小特 征尺寸的晶體管，而外圍電路主要包括具有一些較大特征尺寸的高壓及中低壓電路的常規(guī) M0S晶體管，如果是嵌入式，還會有相應(yīng)的低壓邏輯電路。其中，核心存儲電路中的相鄰兩晶 體管的柵極之間的距離非常小，而外圍電路中的兩晶體管的柵極之間的距離相對較大。
[0004] 現(xiàn)有的快閃存儲器的形成方法包括：
[0005] 參照圖1，提供基底10,所述基底10分為核心區(qū)I和外圍區(qū)II，在核心區(qū)I形成有 多個相互隔開的第一柵極結(jié)構(gòu)20,所述第一柵極結(jié)構(gòu)20包括第一介質(zhì)層21、位于第一介質(zhì) 層21上的浮柵（Floating Gate, FG) 23、位于浮柵23上的第二介質(zhì)層22和位于第二介質(zhì) 層22上的控制柵（Control Gate，CG，相當(dāng)于常規(guī)的M0S晶體管的柵極）24,在第一柵極結(jié) 構(gòu)20兩側(cè)的基底10中形成有第一源極、第一漏極(未示出），由于浮柵23的存在，快閃存儲 器可以完成三種基本操作模式：即讀、寫、擦除。即便在沒有電源供給的情況下，浮柵23的 存在可以保持存儲數(shù)據(jù)的完整性；
[0006] 在外圍區(qū)II形成有多個相互隔開的第二柵極結(jié)構(gòu)30,第二柵極結(jié)構(gòu)30包括柵介 質(zhì)層31、位于柵介質(zhì)層31上的柵極32,第二柵極結(jié)構(gòu)30的線寬大于第一柵極結(jié)構(gòu)20的線 寬；
[0007] 參照圖2,在外圍區(qū)II中，使用正硅酸乙酯（TE0S)沉積工藝形成氧化硅層40,氧 化硅層40覆蓋第二柵極結(jié)構(gòu)30的側(cè)壁、柵極32、相鄰的兩第二柵極結(jié)構(gòu)30之間的基底，基 底上的氧化硅層低于第二柵極結(jié)構(gòu)30,但是，在核心區(qū)I中，兩相鄰第一柵極結(jié)構(gòu)20之間的 空隙中也填充有氧化硅41 ;
[0008] 參照圖3,在外圍區(qū)II中，圖形化氧化硅層40 (參照圖2)，在第二柵極結(jié)構(gòu)30兩 側(cè)形成側(cè)墻33 ;之后，以側(cè)墻33為掩模，在第二柵極結(jié)構(gòu)30兩側(cè)基底中形成第二源極、第 二漏極(未示出）。
[0009] 但是，參照圖3,在相鄰第一柵極結(jié)構(gòu)20之間的空隙中填充有氧化硅41，由于相鄰 第一柵極結(jié)構(gòu)20之間的空隙具有較大深寬比，無法有效去除氧化硅41。在后續(xù)工藝中，在 第一源極、第一漏極表面形成金屬娃化物阻擋層（Salicide Block, SAB)時，氧化娃41形成 阻擋，在第一源極、第一漏極表面不能形成金屬硅化物阻擋層。這樣，在形成互連結(jié)構(gòu)中，導(dǎo) 電插塞直接與第一源極、第一漏極電連接，使得導(dǎo)電插塞與第一源極之間、導(dǎo)電插塞與第一 漏極之間的接觸電阻增大，減慢了信號傳遞速度，降低快閃存儲器的性能。


【發(fā)明內(nèi)容】

[0010] 本發(fā)明解決的問題是，使用現(xiàn)有技術(shù)形成的快閃存儲器，信號傳遞速度較慢，快閃 存儲器的性能不佳。
[0011] 為解決上述問題，本發(fā)明提供一種快閃存儲器的形成方法，該快閃存儲器的形成 方法包括：
[0012] 提供基底，所述基底分為核心區(qū)和外圍區(qū)，在所述核心區(qū)形成有多個相互隔開的 第一柵極結(jié)構(gòu)，所述第一柵極結(jié)構(gòu)包括第一介質(zhì)層、位于所述第一介質(zhì)層上的浮柵、位于所 述浮柵上的第二介質(zhì)層、位于所述第二介質(zhì)層上的控制柵，所述外圍區(qū)形成有柵極結(jié)構(gòu)材 料層，所述柵極結(jié)構(gòu)材料層包括柵介質(zhì)材料層和位于所述柵介質(zhì)材料層上的柵極材料層；
[0013] 在靠近所述第一柵極結(jié)構(gòu)上表面的側(cè)壁形成第一側(cè)墻，相鄰兩個第一側(cè)墻相互隔 開；
[0014] 形成第一側(cè)墻后，圖形化所述柵極結(jié)構(gòu)材料層形成第二柵極結(jié)構(gòu)，所述第二柵極 結(jié)構(gòu)包括柵介質(zhì)層和位于柵介質(zhì)層上的柵極；
[0015] 在所述第二柵極結(jié)構(gòu)側(cè)壁形成第二側(cè)墻。
[0016] 可選地，在靠近第一柵極結(jié)構(gòu)上表面的側(cè)壁形成第一側(cè)墻的方法包括：
[0017] 形成填充材料層，所述填充材料層填充相鄰兩第一柵極結(jié)構(gòu)之間的空隙、所述核 心區(qū)與外圍區(qū)之間的空隙，所述填充材料層的高度小于所述第一柵極結(jié)構(gòu)的高度；
[0018] 沉積第一側(cè)墻材料層，所述第一側(cè)墻材料層覆蓋第一柵極結(jié)構(gòu)、填充材料層和柵 極結(jié)構(gòu)材料層；
[0019] 去除第一柵極結(jié)構(gòu)上、柵極結(jié)構(gòu)材料層上的第一側(cè)墻材料層，剩余第一柵極結(jié)構(gòu) 側(cè)壁的第一側(cè)墻材料層，剩余的第一側(cè)墻材料層作為第一側(cè)墻；
[0020] 去除所述填充材料層。
[0021] 可選地，去除第一柵極結(jié)構(gòu)上、柵極結(jié)構(gòu)材料層上的第一側(cè)墻材料層的方法為回 刻蝕。
[0022] 可選地，所述填充材料層為底部抗反射層、深紫外線吸收氧化層或零摩擦碳涂層。
[0023] 可選地，去除所述填充材料層的方法為灰化工藝。
[0024] 可選地，在所述灰化工藝中使用02。
[0025] 可選地，所述第一側(cè)墻的材料為Si02, SION，SIC，SIN或摻氮碳化硅。
[0026] 可選地，所述第一側(cè)墻底部至第一柵極結(jié)構(gòu)上表面的距離范圍為200 A?1000 A 〇
[0027] 可選地，所述第一側(cè)墻的線寬范圍為20nm?30nm。
[0028] 可選地，在所述第二柵極結(jié)構(gòu)側(cè)壁形成第二側(cè)墻的方法包括：
[0029] 使用TE0S工藝形成第二側(cè)墻材料層，所述第二側(cè)墻材料層覆蓋基底、第一側(cè)墻、 第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)，所述外圍區(qū)的第二側(cè)墻材料層高于第二柵極結(jié)構(gòu)；
[0030] 回刻蝕所述第二側(cè)墻材料層，剩余第二柵極結(jié)構(gòu)側(cè)壁的第二側(cè)墻材料層，剩余的 第二側(cè)墻材料層作為第二側(cè)墻；
[0031] 在回刻蝕所述第二側(cè)墻材料層時，所述第一側(cè)墻也被刻蝕去除。
[0032] 可選地，形成所述第一柵極結(jié)構(gòu)和柵極結(jié)構(gòu)材料層的方法包括：
[0033] 在所述基底上形成第一介電材料層，在所述第一介電材料層上形成浮柵材料層， 在所述浮柵材料層上形成第二介電材料層；
[0034] 去除所述外圍區(qū)的第二介電材料層；
[0035] 形成控制柵材料層，所述控制柵材料層覆蓋剩余第二介電材料層和外圍區(qū)的浮柵 材料層，在所述控制柵材料層上形成硬掩模層；
[0036] 對所述硬掩模層進(jìn)行圖形化，圖形化后的硬掩模層定義第一柵極結(jié)構(gòu)和柵極結(jié)構(gòu) 材料層的位置；
[0037] 以圖形化后的硬掩模層為掩模，刻蝕控制柵材料層、第二介電材料層、浮柵材料 層、第一介電材料層，在所述核心區(qū)形成第一柵極結(jié)構(gòu)，所述外圍區(qū)的剩余第一介電材料層 作為柵介質(zhì)材料層，剩余的所述浮柵材料層、控制柵材料層的疊層結(jié)構(gòu)作為柵極材料層。
[0038] 可選地，在形成所述第一柵極結(jié)構(gòu)和柵極結(jié)構(gòu)材料層后，形成第一側(cè)墻前，還包 括：
[0039] 在所述基底上形成位于第一柵極結(jié)構(gòu)側(cè)壁的第三側(cè)墻；
[0040] 以所述第三側(cè)墻、圖形化后的硬掩模層為掩模，在所述第一柵極結(jié)構(gòu)兩側(cè)基底中 形成第一源極、第一漏極；
[0041] 所述第一側(cè)墻覆蓋靠近所述第一柵極結(jié)構(gòu)上表面的第三側(cè)墻側(cè)壁。
[0042] 可選地，圖形化所述柵極結(jié)構(gòu)材料層形成第二柵極結(jié)構(gòu)的方法包括：
[0043] 對所述外圍區(qū)的硬掩模層進(jìn)行圖形化，外圍區(qū)的剩余硬掩模層定義第二柵極結(jié)構(gòu) 的位置；
[0044] 以所述外圍區(qū)的剩余硬掩模層為掩模，刻蝕所述柵極結(jié)構(gòu)材料層形成第二柵極結(jié) 構(gòu)。
[0045] 可選地，在形成所述第二側(cè)墻后，還包括：
[0046] 以所述第二側(cè)墻為掩模，在所述第二柵極結(jié)構(gòu)兩側(cè)的基底中形成第二源極、第二 漏極。
[0047] 可選地，在形成所述第二源極、第二漏極后，去除所述外圍區(qū)的硬掩模層。
[0048] 與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：
[0049] 在第二柵極結(jié)構(gòu)側(cè)壁形成第二側(cè)墻之前，在靠近所述第一柵極結(jié)構(gòu)上表面的側(cè)壁 形成第一側(cè)墻。相鄰兩第一側(cè)墻使得相鄰兩第一柵極結(jié)構(gòu)之間空隙的開口非常小，在形成 第二側(cè)墻過程中，第一側(cè)墻對第二側(cè)墻材料形成阻擋，第二側(cè)墻材料基本不會進(jìn)入相鄰兩 第一柵極結(jié)構(gòu)之間的空隙。第一柵極結(jié)構(gòu)兩側(cè)的源極、漏極上表面基本不會覆蓋第二側(cè)墻 材料，這樣，在后續(xù)形成互連結(jié)構(gòu)工藝中，第一柵極結(jié)構(gòu)兩側(cè)的源極、漏極上表面可以形成 金屬硅化物阻擋層。這樣，在形成互連結(jié)構(gòu)中，導(dǎo)電插塞直接與源極、漏極電連接，使得導(dǎo)電 插塞與源極之間、導(dǎo)電插塞與漏極之間的接觸電阻降低，加快了信號傳遞速度，提升快閃存 儲器的性能。

【專利附圖】

【附圖說明】
[0050] 圖1?圖3是現(xiàn)有技術(shù)的快閃存儲器在形成過程的各個階段的剖面結(jié)構(gòu)示意圖；
[0051] 圖4?圖15是本發(fā)明具體實(shí)施例的快閃存儲器在形成過程的各個階段的剖面結(jié) 構(gòu)示意圖。

【具體實(shí)施方式】
[0052] 針對現(xiàn)有技術(shù)存在的問題，本發(fā)明技術(shù)方案提出一種新的快閃存儲器的形成方 法。是用該快閃存儲器的形成方法，在形成位于核心區(qū)的第一柵極結(jié)構(gòu)后，形成位于外圍區(qū) 的第二柵極結(jié)構(gòu)之前，在靠近所述第一柵極結(jié)構(gòu)上表面的側(cè)壁形成第一側(cè)墻。該第一側(cè)墻 位于第一柵極結(jié)構(gòu)頂部側(cè)壁，使相鄰第一柵極結(jié)構(gòu)之間空隙的開口非常小，后續(xù)在第二柵 極結(jié)構(gòu)側(cè)壁形成第二側(cè)墻時，第一側(cè)墻形成阻擋，形成第二側(cè)墻的材料不會進(jìn)入兩相鄰第 一柵極結(jié)構(gòu)之間的空隙，避免了第二側(cè)墻的材料對快閃存儲器的性能產(chǎn)生的消極影響。
[0053] 為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明 的具體實(shí)施例做詳細(xì)的說明。
[0054] 參照圖4,提供基底100,所述基底100分為核心區(qū)I和外圍區(qū)II，在本實(shí)施例中， 在核心區(qū)I將形成核心存儲結(jié)構(gòu)的堆疊柵極式晶體管，在外圍區(qū)II將形成外圍電路的M0S 晶體管；
[0055] 在所述基底100上形成第一介電材料層101，在所述第一介電材料層101上形成浮 柵材料層103,在所述浮柵材料層103上形成第二介電材料層102。
[0056] 在具體實(shí)施例中，形成第一介電材料層101、浮柵材料層103和第二介電材料層 102的方法包括：
[0057] 所述第一介電材料層101的材料為氧化娃，使用化學(xué)氣相沉積或熱氧化生長工藝 形成第一介電材料層101 ;
[0058] 所述浮柵材料層103的材料為多晶硅，使用化學(xué)氣相沉積工藝形成浮柵材料層 103,浮柵材料層103覆蓋第一介電材料層101 ;
[0059] 所述第二介電材料層102的材料為氧化硅，使用化學(xué)氣相沉積工藝形成第二介電 材料層102。
[0060] 在具體實(shí)施例中，基底100為硅基底、鍺基底或者絕緣體上硅基底等；或者基底 100的材料還可以包括其它的材料，例如砷化鎵等III- V族化合物。本領(lǐng)域的技術(shù)人員可 以根據(jù)基底100上形成的晶體管類型選擇基底，因此基底的類型不應(yīng)限制本發(fā)明的保護(hù)范 圍。
[0061] 在具體實(shí)施例中，在形成第一介電材料層101之前，在所述基底100中形成多個相 互隔開的隔離結(jié)構(gòu)（未示出），核心區(qū)I和外圍區(qū)II為隔離結(jié)構(gòu)所隔開，位于核心區(qū)I的多 個隔離結(jié)構(gòu)將核心區(qū)I隔開為多個有源區(qū)，位于外圍區(qū)II的多個隔離結(jié)構(gòu)將外圍區(qū)II隔 開為多個有源區(qū)。
[0062] 參照圖5,去除所述外圍區(qū)II的第二介電材料層，剩余位于核心區(qū)I的、位于核心 區(qū)I與外圍區(qū)II之間的第二介電材料層102。
[0063] 在具體實(shí)施例中，去除所述外圍區(qū)II的第二介電材料層的方法包括：
[0064] 在所述第二介電材料層上形成圖形化的光刻膠層，所述圖形化的光刻膠層定義外 圍區(qū)II的位置；
[0065] 以所述圖形化的光刻膠層為掩模，刻蝕第二介電材料層，至外圍區(qū)II的浮柵材料 層暴露，刻蝕第二介電材料層的方法為干法刻蝕，此為本領(lǐng)域技術(shù)人員所熟知的技術(shù)，在此 不再贅述。
[0066] 參照圖6,形成控制柵材料層104,所述控制柵材料層104覆蓋核心區(qū)I的剩余第 二介電材料層102和外圍區(qū)II的浮柵材料層；
[0067] 在控制柵材料層104上形成硬掩模層105。
[0068] 在具體實(shí)施例中，形成控制柵材料層104和硬掩模層105的方法包括：
[0069] 所述控制柵材料層104的材料為多晶硅，使用化學(xué)氣相沉積工藝形成控制柵材料 層 104 ;
[0070] 硬掩模層105位氮化娃層，或硬掩模層105為氧化娃層、位于氧化娃層上的氮化娃 層的疊層結(jié)構(gòu)，使用化學(xué)氣相沉積工藝形成硬掩模層105,在其他實(shí)施例中，硬掩模層105 的材料還可為其他為本領(lǐng)域技術(shù)人員所熟知的材料。
[0071] 參照圖7,對所述硬掩模層105 (參照圖6)進(jìn)行圖形化，圖形化后，核心區(qū)I的剩 余硬掩模層作為第一硬掩模層151，第一硬掩模層151定義第一柵極結(jié)構(gòu)的位置，外圍區(qū)II 的剩余硬掩模層作為第二硬掩模層152,第二硬掩模層152定義柵極結(jié)構(gòu)材料層的位置。
[0072] 在具體實(shí)施例中，對硬掩模層進(jìn)行圖形化的方法包括：
[0073] 在所述硬掩模層上形成圖形化的光刻膠層，圖形化光刻膠層定義第一柵極結(jié)構(gòu)的 位置；
[0074] 以所述圖形化的光刻膠層為掩模，刻蝕硬掩模層，至暴露控制柵材料層104,實(shí)現(xiàn) 對硬掩模層進(jìn)行圖形化的目的；
[0075] 去除圖形化的光刻膠層。
[0076] 參照圖8,以第一硬掩模層151和第二硬掩模層152為掩模，刻蝕控制柵材料層 104、第二介電材料層102、浮柵材料層103和第一介電材料層101(參照圖7)，在核心區(qū)I形 成第一介質(zhì)層111、位于第一介質(zhì)層111上的浮柵113、位于浮柵113上的第二介質(zhì)層112、 位于第二介質(zhì)層112上的控制柵114,該第一介質(zhì)層111、浮柵113、第二介質(zhì)層112、控制柵 1114和第一硬掩模層151的疊層結(jié)構(gòu)作為第一柵極結(jié)構(gòu)110,在所述外圍區(qū)II的剩余第一 介電材料層101、浮柵材料層103、控制柵極材料層104和第二硬掩模層152的疊層結(jié)構(gòu)共 同作為柵極結(jié)構(gòu)材料層106。
[0077] 參照圖9,在核心區(qū)I中形成有多個相互隔開的第一柵極結(jié)構(gòu)110。在具體實(shí)施 例中，刻蝕控制柵材料層、第二介電材料層、浮柵材料層和第一介電材料層的方法為干法刻 蝕。
[0078] 參照圖10,在所述基底100上形成位于第一柵極結(jié)構(gòu)110側(cè)壁的第三側(cè)墻133， 第三側(cè)墻133覆蓋第一柵極結(jié)構(gòu)110側(cè)壁。之后，以該第三側(cè)墻133、第一硬掩模層151和 第二硬掩模層152為掩模，在第一柵極結(jié)構(gòu)110兩側(cè)基底中形成第一源極、第一漏極(未不 出）。
[0079] 在具體實(shí)施例中，在所述基底100上形成位于第一柵極結(jié)構(gòu)110側(cè)壁的第三側(cè)墻 133的方法包括：
[0080] 第三側(cè)墻133的材料為氧化硅，使用化學(xué)氣相沉積形成第三側(cè)墻材料層，所述第 三側(cè)墻材料層覆蓋基底、第一柵極結(jié)構(gòu)層和第二硬掩模層；
[0081] 回刻蝕去除基底上、第一柵極結(jié)構(gòu)層上和第二硬掩模層上的第三側(cè)墻材料層，剩 余第一柵極結(jié)構(gòu)層側(cè)壁的第三側(cè)墻材料層，該剩余的第三側(cè)墻材料層作為第三側(cè)墻133。
[0082] 在具體實(shí)施例中，第一源極、第一漏極中的摻雜類型可根據(jù)待形成的晶體管的類 型進(jìn)行選擇，此為本領(lǐng)域技術(shù)人員所熟知的技術(shù)，在此不再贅述。
[0083] 參照圖11，形成填充材料層107,所述填充材料層107填充兩相鄰第一柵極結(jié)構(gòu) 110之間的空隙、所述核心區(qū)I和外圍區(qū)II之間的空隙，填充材料層107的高度氏小于第 一柵極結(jié)構(gòu)110的高度H，第一柵極結(jié)構(gòu)110的高度為第一介質(zhì)層111的高度、浮柵113的 高度、第二介質(zhì)層112的高度、控制柵114的高度和第一硬掩模層151的高度之和；
[0084] 在所述填充材料層107上形成靠近第一柵極結(jié)構(gòu)110上表面的側(cè)壁的第一側(cè)墻 131，第一側(cè)墻131覆蓋第三側(cè)墻133側(cè)壁，也就是，第一側(cè)墻131覆蓋第一柵極結(jié)構(gòu)110上 表面與填充材料層107上表面之間的第三側(cè)墻133側(cè)壁。第一側(cè)墻131底部至第一柵極結(jié) 構(gòu)110上表面，即第一硬掩模層151上表面的距離H2遠(yuǎn)小于第一柵極結(jié)構(gòu)110的高度H。其 中，H^HfH。
[0085] 在具體實(shí)施例中，形成填充材料層107的方法包括：
[0086] 填充材料層 107 為底部抗反射層（Bottom Anti-Reflection Coating, BARC)、深紫 外線吸收氧化層（DUV Light Absorbing Oxide,簡稱DUO)或零摩擦碳涂層（NFC)，形成填充 材料層107的材料均為有機(jī)液體材料，使用旋涂工藝形成填充材料層，該填充材料層具有 良好的填充性，覆蓋第一硬掩模層151、第二硬掩模層152,并填充兩相鄰第一柵極結(jié)構(gòu)110 之間的空隙、所述核心區(qū)I和外圍區(qū)II之間的空隙；
[0087] 回刻蝕填充材料層，去除第一硬掩模層151、第二硬掩模層152上的填充材料層， 暴露靠近第一柵極結(jié)構(gòu)上表面的側(cè)壁。
[0088] 在具體實(shí)施例中，在靠近第一柵極結(jié)構(gòu)110上表面的側(cè)壁形成第一側(cè)墻131的方 法包括：
[0089] 第一側(cè)墻131的材料為Si02, SI0N，SIC，SIN或摻氮碳化硅，使用化學(xué)氣相沉積形 成第一側(cè)墻材料層，第一側(cè)墻材料層覆蓋第一柵極結(jié)構(gòu)110、填充材料層107和柵極結(jié)構(gòu)材 料層106 ;
[0090] 使用回刻蝕去除第一柵極結(jié)構(gòu)110上、柵極結(jié)構(gòu)材料層106上的第一側(cè)墻材料層， 剩余第一柵極結(jié)構(gòu)110側(cè)壁的第一側(cè)墻材料層，該剩余的第一側(cè)墻材料層作為第一側(cè)墻 131。
[0091] 在具體實(shí)施例中，第一側(cè)墻131底部至第一柵極結(jié)構(gòu)110上表面的距離H2范圍為 200 A?1000 A。如果H2小于200 A，則后續(xù)在外圍區(qū)II中形成第二側(cè)墻過程中，第一側(cè) 墻131不足以阻擋第一側(cè)墻材料，第二側(cè)墻材料還會填充相鄰第一柵極結(jié)構(gòu)之間的空隙。 如果h2大于1000 A，則后續(xù)第一側(cè)墻很難去除。
[0092] 在具體實(shí)施例中，第一側(cè)墻131的線寬范圍為20nm?30nm。如果第一側(cè)墻131的 最大線寬大于30nm，則兩相鄰第一側(cè)墻131之間可能接觸，這樣后續(xù)去除填充材料層的氣 體，無法通過相鄰第一側(cè)墻131之間的空隙到達(dá)填充材料層。如果第一側(cè)墻131的最小線 寬小于20nm，則第一側(cè)墻131之間的空隙較大，不足以阻擋第二側(cè)墻材料。
[0093] 參照圖12,去除填充材料層107 (參照圖11)。
[0094] 在具體實(shí)施例中，使用灰化工藝去除填充材料層107。在灰化過程中，使用氧氣，氧 氣通過相鄰第一側(cè)墻131之間的空隙到達(dá)填充材料層，并與填充材料層反應(yīng)生成揮發(fā)性物 質(zhì)，該揮發(fā)性物質(zhì)被排出。
[0095] 參照圖13,圖形化所述柵極結(jié)構(gòu)材料層106 (參照圖12)形成第二柵極結(jié)構(gòu)120。 在外圍區(qū)II形成有多個相互隔開的第二柵極結(jié)構(gòu)120,每個第二柵極結(jié)構(gòu)120對應(yīng)一個 M0S晶體管。
[0096] 在具體實(shí)施例中，形成第二柵極結(jié)構(gòu)120的方法包括：
[0097] 圖形化第二硬掩模層152 (參照圖12)形成第三硬掩模層153,第三硬掩模層153 定義第二柵極結(jié)構(gòu)的位置；
[0098] 以第三硬掩模層153為掩模，刻蝕外圍區(qū)II的控制柵材料層、浮柵材料層和第一 介電材料層，第三硬掩模層153下的控制柵材料層、浮柵材料層的材料均為多晶硅，共同作 為柵極121，第三硬掩模層153下的第一介電材料層作為柵介質(zhì)層122,柵介質(zhì)層122和位 于柵介質(zhì)層122上的柵極121的疊層結(jié)構(gòu)作為第二柵極結(jié)構(gòu)120。
[0099] 參照圖14,去除第三硬掩模層153 (參照圖13);
[0100] 使用TE0S沉積工藝形成第二側(cè)墻材料層108,第二側(cè)墻材料層108覆蓋基底100、 第一側(cè)墻131、第一柵極結(jié)構(gòu)110的第一硬掩模層151上表面、第二柵極結(jié)構(gòu)120,外圍區(qū)II 的基底上的第二側(cè)墻材料層低于第二柵極結(jié)構(gòu)120。
[0101] 在本實(shí)施例中，由于相鄰兩第一側(cè)墻131之間的空隙非常小，使用TE0S沉積工藝 形成第二側(cè)墻材料層108過程，第一側(cè)墻131形成阻擋，氧化硅不會進(jìn)入相鄰兩第一柵極結(jié) 構(gòu)110之間的空隙，在第一源極、第一漏極上表面基本不會附著氧化硅。
[0102] 在具體實(shí)施例中，使用TE0S沉積工藝形成的第二側(cè)墻材料層108的材料為氧化 硅。TE0S為液體，使用TE0S沉積工藝可以改善第二側(cè)墻與基底之間、第二側(cè)墻與第二柵極 結(jié)構(gòu)之間的粘附性，防止接觸界面產(chǎn)生空洞縫隙等缺陷。
[0103] 參照圖15,回刻蝕第二側(cè)墻材料層108(參照圖14)，去除基底100上、第一柵極結(jié) 構(gòu)110的第一硬掩模層151上和第二柵極結(jié)構(gòu)120的柵極121上的第二側(cè)墻材料層，剩余 第二柵極結(jié)構(gòu)120側(cè)壁的第二側(cè)墻材料層，該剩余的第二側(cè)墻材料層作為第二側(cè)墻132。
[0104] 之后，以第二側(cè)墻132為掩模，在第二柵極結(jié)構(gòu)120兩側(cè)基底中進(jìn)行離子注入形成 第二源極、第二漏極(未示出）。第二源極、第二漏極的摻雜類型可根據(jù)在外圍區(qū)II待形成 的M0S晶體管的類型確定。
[0105] 在本實(shí)施例中，第一側(cè)墻和第二側(cè)墻的材料相同，在回刻蝕第二側(cè)墻材料層時，第 一側(cè)墻也被刻蝕去除。
[0106] 使用本實(shí)施例的技術(shù)方案，形成快閃存儲器。在該快閃存儲器中，核心區(qū)I的第一 源極、第一漏極上表面基本未附著TE0S。即使在第一源極、第一漏極上表面附著TE0S，由于 第一側(cè)墻的阻擋，第一源極、第一漏極上表面的TE0S量非常小，與現(xiàn)有技術(shù)相比較，不會對 后續(xù)金屬硅化物阻擋層的形成構(gòu)成阻擋。
[0107] 所以，后續(xù)工藝可以在第一源極、第一漏極上表面形成金屬硅化物阻擋層。當(dāng)形成 互連線結(jié)構(gòu)時，電連接第一源極、第一漏極的導(dǎo)電插塞與金屬硅化物接觸，有效降低導(dǎo)電插 塞與第一源極之間、導(dǎo)電插塞與第一漏極之間的接觸電阻，提高快閃存儲器中的信號傳遞 速率，提升快閃存儲器的性能。
[0108] 雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本 發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所 限定的范圍為準(zhǔn)。
【權(quán)利要求】
1. 一種快閃存儲器的形成方法，其特征在于，包括： 提供基底，所述基底分為核心區(qū)和外圍區(qū)，在所述核心區(qū)形成有多個相互隔開的第一 柵極結(jié)構(gòu)，所述第一柵極結(jié)構(gòu)包括第一介質(zhì)層、位于所述第一介質(zhì)層上的浮柵、位于所述浮 柵上的第二介質(zhì)層、位于所述第二介質(zhì)層上的控制柵，所述外圍區(qū)形成有柵極結(jié)構(gòu)材料層， 所述柵極結(jié)構(gòu)材料層包括柵介質(zhì)材料層和位于所述柵介質(zhì)材料層上的柵極材料層； 在靠近所述第一柵極結(jié)構(gòu)上表面的側(cè)壁形成第一側(cè)墻，相鄰兩個第一側(cè)墻相互隔開； 形成第一側(cè)墻后，圖形化所述柵極結(jié)構(gòu)材料層形成第二柵極結(jié)構(gòu)，所述第二柵極結(jié)構(gòu) 包括柵介質(zhì)層和位于柵介質(zhì)層上的柵極； 在所述第二柵極結(jié)構(gòu)側(cè)壁形成第二側(cè)墻。
2. 如權(quán)利要求1所述的形成方法，其特征在于，在靠近第一柵極結(jié)構(gòu)上表面的側(cè)壁形 成第一側(cè)墻的方法包括： 形成填充材料層，所述填充材料層填充相鄰兩第一柵極結(jié)構(gòu)之間的空隙、所述核心區(qū) 與外圍區(qū)之間的空隙，所述填充材料層的高度小于所述第一柵極結(jié)構(gòu)的高度； 沉積第一側(cè)墻材料層，所述第一側(cè)墻材料層覆蓋第一柵極結(jié)構(gòu)、填充材料層和柵極結(jié) 構(gòu)材料層； 去除第一柵極結(jié)構(gòu)上、柵極結(jié)構(gòu)材料層上的第一側(cè)墻材料層，剩余第一柵極結(jié)構(gòu)側(cè)壁 的第一側(cè)墻材料層，剩余的第一側(cè)墻材料層作為第一側(cè)墻； 去除所述填充材料層。
3. 如權(quán)利要求2所述的形成方法，其特征在于，去除第一柵極結(jié)構(gòu)上、柵極結(jié)構(gòu)材料層 上的第一側(cè)墻材料層的方法為回刻蝕。
4. 如權(quán)利要求2所述的形成方法，其特征在于，所述填充材料層為底部抗反射層、深紫 外線吸收氧化層或零摩擦碳涂層。
5. 如權(quán)利要求4所述的形成方法，其特征在于，去除所述填充材料層的方法為灰化工 藝。
6. 如權(quán)利要求5所述的形成方法，其特征在于，在所述灰化工藝中使用02。
7. 如權(quán)利要求1所述的形成方法，其特征在于，所述第一側(cè)墻的材料為SiO2, SION， SIC，SIN或摻氮碳化硅。
8. 如權(quán)利要求1所述的形成方法，其特征在于，所述第一側(cè)墻底部至第一柵極結(jié)構(gòu)上 表面的距離范圍為200 A?1000 A。
9. 如權(quán)利要求1所述的形成方法，其特征在于，所述第一側(cè)墻的線寬范圍為20nm? 30nm〇
10. 如權(quán)利要求1所述的形成方法，其特征在于，在所述第二柵極結(jié)構(gòu)側(cè)壁形成第二側(cè) 墻的方法包括： 使用TEOS工藝形成第二側(cè)墻材料層，所述第二側(cè)墻材料層覆蓋基底、第一側(cè)墻、第一 柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)，所述外圍區(qū)的第二側(cè)墻材料層高于第二柵極結(jié)構(gòu)； 回刻蝕所述第二側(cè)墻材料層，剩余第二柵極結(jié)構(gòu)側(cè)壁的第二側(cè)墻材料層，剩余的第二 側(cè)墻材料層作為第二側(cè)墻； 在回刻蝕所述第二側(cè)墻材料層時，所述第一側(cè)墻也被刻蝕去除。
11. 如權(quán)利要求1所述的形成方法，其特征在于，形成所述第一柵極結(jié)構(gòu)和柵極結(jié)構(gòu)材 料層的方法包括： 在所述基底上形成第一介電材料層，在所述第一介電材料層上形成浮柵材料層，在所 述浮柵材料層上形成第二介電材料層； 去除所述外圍區(qū)的第二介電材料層； 形成控制柵材料層，所述控制柵材料層覆蓋剩余第二介電材料層和外圍區(qū)的浮柵材料 層，在所述控制柵材料層上形成硬掩模層； 對所述硬掩模層進(jìn)行圖形化，圖形化后的硬掩模層定義第一柵極結(jié)構(gòu)和柵極結(jié)構(gòu)材料 層的位置； 以圖形化后的硬掩模層為掩模，刻蝕控制柵材料層、第二介電材料層、浮柵材料層、第 一介電材料層，在所述核心區(qū)形成第一柵極結(jié)構(gòu)，所述外圍區(qū)的剩余第一介電材料層作為 柵介質(zhì)材料層，剩余的所述浮柵材料層、控制柵材料層的疊層結(jié)構(gòu)作為柵極材料層。
12. 如權(quán)利要求11所述的形成方法，其特征在于，在形成所述第一柵極結(jié)構(gòu)和柵極結(jié) 構(gòu)材料層后，形成第一側(cè)墻前，還包括： 在所述基底上形成位于第一柵極結(jié)構(gòu)側(cè)壁的第三側(cè)墻； 以所述第三側(cè)墻、圖形化后的硬掩模層為掩模，在所述第一柵極結(jié)構(gòu)兩側(cè)基底中形成 第一源極、第一漏極； 所述第一側(cè)墻覆蓋靠近所述第一柵極結(jié)構(gòu)上表面的第三側(cè)墻側(cè)壁。
13. 如權(quán)利要求11所述的形成方法，其特征在于，圖形化所述柵極結(jié)構(gòu)材料層形成第 二柵極結(jié)構(gòu)的方法包括： 對所述外圍區(qū)的硬掩模層進(jìn)行圖形化，外圍區(qū)的剩余硬掩模層定義第二柵極結(jié)構(gòu)的位 置； 以所述外圍區(qū)的剩余硬掩模層為掩模，刻蝕所述柵極結(jié)構(gòu)材料層形成第二柵極結(jié)構(gòu)。
14. 如權(quán)利要求11所述的形成方法，其特征在于，在形成所述第二側(cè)墻后，還包括： 以所述第二側(cè)墻為掩模，在所述第二柵極結(jié)構(gòu)兩側(cè)的基底中形成第二源極、第二漏極。
15. 如權(quán)利要求14所述的形成方法，其特征在于，在形成所述第二源極、第二漏極后， 去除所述外圍區(qū)的硬掩模層。
【文檔編號】H01L21/336GK104517849SQ201310463674
【公開日】2015年4月15日 申請日期:2013年9月30日 優(yōu)先權(quán)日:2013年9月30日
【發(fā)明者】張翼英, 宋以斌 申請人:中芯國際集成電路制造(上海)有限公司