半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體器件及其制造方法。該半導(dǎo)體器件具有形成在基板上的各個(gè)區(qū)域中的環(huán)柵器件。環(huán)柵器件具有處于不同水平面處的納米線。第一區(qū)域中的環(huán)柵器件的閾值電壓基于相鄰的第二區(qū)域中的有源層的厚度。第二區(qū)域中的有源層可以處于與第一區(qū)域中的納米線基本上相同的水平面處。因此，第一區(qū)域中的納米線可以具有基于第二區(qū)域中的有源層的厚度的厚度，或者所述厚度可以不同。當(dāng)包括超過一個(gè)的有源層時(shí)，不同區(qū)域中的納米線可以設(shè)置在不同的高度處和/或可以具有不同的厚度。
【專利說明】半導(dǎo)體器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]這里描述的一個(gè)或多個(gè)實(shí)施例涉及半導(dǎo)體器件。
【背景技術(shù)】
[0002]為了利用按比例縮小技術(shù)來增加半導(dǎo)體器件的密度，已經(jīng)進(jìn)行了多種嘗試。一種按比例縮小技術(shù)包括形成環(huán)柵結(jié)構(gòu)(gate-all-around structure),其中在基板上柵極形成為圍繞納米線。由于環(huán)柵結(jié)構(gòu)利用三維的溝道，所以能夠容易地進(jìn)行按比例縮小并且能夠改善電流控制而沒有增加?xùn)艠O的長(zhǎng)度。此外，能夠有效地抑制短溝道效應(yīng)(SCE)，其中溝道區(qū)的電勢(shì)受到漏電壓的影響。

【發(fā)明內(nèi)容】

[0003]實(shí)施例涉及具有不同的閾值電壓、減小的寄生電容和/或應(yīng)力結(jié)構(gòu)的半導(dǎo)體器件以及制造該半導(dǎo)體器件的方法。
[0004]根據(jù)一個(gè)實(shí)施例，半導(dǎo)體器件包括:基板，包括彼此分離的第一區(qū)域和第二區(qū)域；基板上的結(jié)構(gòu)，該結(jié)構(gòu)具有至少一個(gè)犧牲層和至少一個(gè)有源層；在第一區(qū)域中包括第一納米線的第一環(huán)柵器件；以及在第二區(qū)域中包括第二納米線的第二環(huán)柵器件。第一納米線可以處于與第二區(qū)域中的有源層基本上相同的水平面處，第二納米線可以處于與第一納米線的水平面不同的水平面處。第一環(huán)柵器件的閾值電壓可以基于第二區(qū)域中的有源層的厚度。此外，第一環(huán)柵器件的第一閾值電壓可以不同于第二環(huán)柵器件的第二閾值電壓，第二納米線可以在第二區(qū)域中的有源層上。
[0005]此外，第一納米線可以在第一區(qū)域中的有源層上，第二納米線可以在第二區(qū)域中的有源層上，第二區(qū)域中的有源層可以比第一區(qū)域中的有源層高。第二區(qū)域可以不包括在第一區(qū)域中的有源層的水平面上的納米線。
[0006]此外，第一區(qū)域中的有源層的厚度可以不同于第二區(qū)域中的有源層的厚度。第一納米線的厚度可以基本上等于第二區(qū)域中的有源層的厚度，和/或第一納米線的厚度不同于第二納米線的厚度。
[0007]此外，第一環(huán)柵器件的第一柵極和第二環(huán)柵器件的第二柵極彼此分離。第一環(huán)柵器件的源/漏區(qū)域可以升高或嵌入的源/漏區(qū)域。有源層可以包括Si，犧牲層包括SiGe。
[0008]此外，基板可以包括第三區(qū)域，包括第三納米線的第三環(huán)柵器件可以在第三區(qū)域中，第三納米線可以在第三區(qū)域中的有源層上，第三區(qū)域中的有源層處于與第二區(qū)域中的有源層不同的水平面處。第一、第二和第三區(qū)域中的有源層可以具有不同的寬度并且可以堆疊在基板上。第一、第二或第三區(qū)域中的一個(gè)中的至少一個(gè)有源層可以不被包括在第一、第二或第三區(qū)域中的另一個(gè)中。
[0009]此外，第二區(qū)域可以具有鄰近第二納米線的另一納米線，第二環(huán)柵器件的柵極可以施加相同的信號(hào)到第二納米線和第二區(qū)域中的另一納米線。此外，應(yīng)力層可以被包括在第一環(huán)柵器件上。[0010]根據(jù)另一實(shí)施例，半導(dǎo)體器件包括具有順序地形成在基板上的第一犧牲層、第一有源層、第二犧牲層和第二有源層的結(jié)構(gòu)。第一有源層的第一寬度可以大于第二有源層的第二寬度，使得第一有源層相對(duì)于第二有源層朝向一側(cè)突出。第一環(huán)柵器件可以在第一有源層的突出部分上并且可以包括第一納米線。第一納米線的厚度可以基本上等于第二有源層的厚度。
[0011]此外，第二環(huán)柵器件可以位于第二有源層上并且可以包括第二納米線。第一環(huán)柵器件的第一閾值電壓可以不同于第二環(huán)柵器件的第二閾值電壓。第一納米線的第一厚度可以不同于第二納米線的第二厚度。
[0012]此外，第一環(huán)柵器件的第一柵極與第二環(huán)柵器件的第二柵極分離。有源層可以包括Si，犧牲層包括SiGe。此外，第一環(huán)柵器件的源/漏區(qū)域可以是升高的源/漏區(qū)域。
[0013]根據(jù)另一個(gè)實(shí)施例，一種半導(dǎo)體器件包括:基板上的結(jié)構(gòu)，該結(jié)構(gòu)包括交替地堆疊在彼此上的多個(gè)犧牲層和多個(gè)有源層，犧牲層具有不同的寬度并且有源層具有不同的寬度，從而在基板上形成多個(gè)臺(tái)階層；以及在該結(jié)構(gòu)上的多個(gè)環(huán)柵器件，其中多個(gè)環(huán)柵器件設(shè)置在多個(gè)臺(tái)階層中的相應(yīng)臺(tái)階層上。多個(gè)環(huán)柵器件可以具有不同厚度的多個(gè)納米線，多個(gè)環(huán)柵器件的每個(gè)可以具有不同的閾值電壓。
[0014]根據(jù)另一個(gè)實(shí)施例，一種半導(dǎo)體器件包括:在基板上的犧牲層；在犧牲層上的有源層；在有源層上的絕緣層；在絕緣層上的納米線；以及在絕緣層上以圍繞納米線的柵極，其中納米線和有源層具有不同的寬度和不同的厚度。
【專利附圖】

【附圖說明】
[0015]通過參照附圖詳細(xì)描述示例性實(shí)施例，特征將對(duì)于本領(lǐng)域普通技術(shù)人員變得明顯，附圖中:
[0016]圖1示出半導(dǎo)體器件的第一實(shí)施例；
[0017]圖2示出沿圖1的線A-A和B-B截取的截面圖；
[0018]圖3示出半導(dǎo)體器件的第二實(shí)施例；
[0019]圖4示出沿圖3的線A-A、B_B和C-C截取的截面圖；
[0020]圖5示出半導(dǎo)體器件的第三實(shí)施例；
[0021]圖6示出半導(dǎo)體器件的第四實(shí)施例；
[0022]圖7示出半導(dǎo)體器件的第五實(shí)施例；
[0023]圖8示出半導(dǎo)體器件的第六實(shí)施例；
[0024]圖9示出半導(dǎo)體器件的第七實(shí)施例；
[0025]圖10示出半導(dǎo)體器件的第八實(shí)施例；
[0026]圖11示出半導(dǎo)體器件的第九實(shí)施例；
[0027]圖12至圖16示出包括在制造半導(dǎo)體器件的第二實(shí)施例的方法的一個(gè)實(shí)施例中的操作；
[0028]圖17A至圖17D示出包括在制造半導(dǎo)體器件的第二實(shí)施例的方法的一個(gè)實(shí)施例中的操作；
[0029]圖18示出可包括半導(dǎo)體器件的一個(gè)或多個(gè)上述實(shí)施例的電子系統(tǒng)的一個(gè)實(shí)施例；以及[0030]圖19A和圖19B示出可包括半導(dǎo)體器件的一個(gè)或多個(gè)上述實(shí)施例或另外地與半導(dǎo)體器件的一個(gè)或多個(gè)上述實(shí)施例一起使用的半導(dǎo)體系統(tǒng)的實(shí)施例。
【具體實(shí)施方式】
[0031]在下文將參照附圖更充分地描述示例實(shí)施例；然而，它們可以以不同的形式實(shí)施，而不應(yīng)被解釋為限于這里闡述的實(shí)施例。而是，提供這些實(shí)施例是為了使本公開透徹和完整，并將示例性實(shí)施方式充分傳達(dá)給本領(lǐng)域技術(shù)人員。因此，在一些實(shí)施例中，沒有詳細(xì)描述已知的方法、過程、部件和電路，以避免不必要地使本說明書的方面模糊。
[0032]在附圖中，為了圖示的清晰，層和區(qū)域的尺寸可以被夸大。還將理解，當(dāng)稱一層或元件在另一層或基板“上”時(shí)，它可以直接在另一層或基板上，或者還可以存在中間層。此夕卜，將理解，當(dāng)一層被稱為在另一層“下面”時(shí)，它可以直接在另一層下面，也可以存在一個(gè)或多個(gè)中間層。此外，還將理解，當(dāng)稱一層在兩個(gè)層“之間”時(shí)，它可以是這兩個(gè)層之間的唯一層，或者還可以存在一個(gè)或多個(gè)中間層。相同的附圖標(biāo)記始終指代相同的元件。
[0033]將理解，雖然這里可以使用術(shù)語(yǔ)第一、第二等描述各種元件、組件、區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、層和/或部分不應(yīng)受到這些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)僅用于將一個(gè)元件、組件、區(qū)域、層或部分與另一元件、組件、區(qū)域、層或部分區(qū)別開。因此，以下討論的第一元件、組件、區(qū)域、層或部分可以被稱為第二元件、組件、區(qū)域、層或部分而不背離本發(fā)明的教導(dǎo)。
[0034]這里所采用的術(shù)語(yǔ)僅是為了描述特定實(shí)施例的目的，并非要限制本發(fā)明。當(dāng)在這里使用時(shí)，除非上下文另有明確表述，否則單數(shù)形式“一”和“該”均同時(shí)旨在包括復(fù)數(shù)形式。還將理解的是，術(shù)語(yǔ)“包括”、“包含”和/或“含有”，當(dāng)在本說明書中使用時(shí)，其表明所述特征、整體、步驟、操作、元件和/或組件的存在，但并不排除一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或其組合的存在或增加。
[0035]除非另行定義，這里使用的所有術(shù)語(yǔ)(包括技術(shù)術(shù)語(yǔ)和科學(xué)術(shù)語(yǔ))都具有本發(fā)明所屬領(lǐng)域內(nèi)的普通技術(shù)人員所通常理解的同樣的含義。還將理解的是，諸如通用詞典中所定義的術(shù)語(yǔ)，除非這里加以明確定義，否則應(yīng)當(dāng)被解釋為具有與它們?cè)谙嚓P(guān)領(lǐng)域的語(yǔ)境中的含義相一致的含義，而不應(yīng)被解釋為理想化的或過度形式化的意義。
[0036]根據(jù)一個(gè)或多個(gè)實(shí)施例，半導(dǎo)體器件實(shí)現(xiàn)多個(gè)閾值電壓(多Vt)選擇，所述操作可以被用于例如功率控制和/或?qū)崿F(xiàn)其他的性能目標(biāo)。
[0037]圖1示出半導(dǎo)體器件的第一實(shí)施例，圖2示出此器件沿線A-A和B-B截取的截面圖。如這些圖中所示，半導(dǎo)體器件I包括基板100、結(jié)構(gòu)215、第一環(huán)柵器件101和第二環(huán)柵器件102。
[0038]基板100可以包括彼此分離的第一區(qū)域I和第二區(qū)域II。基板100可以由例如從S1、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs和InP組成的組中選出的一種或多種半導(dǎo)體材料制成。此外，基板100可以是體硅或絕緣體上硅(SOI)。備選地，基板100可以是具有形成在基底基板上的外延層的基板。
[0039]第一區(qū)域I和第二區(qū)域II可以彼此水平地分離，即第一區(qū)域I和第二區(qū)域II不是彼此垂直地分離(例如，不是堆疊在彼此上)。
[0040]結(jié)構(gòu)215形成在基板100上并且可以包括交替地堆疊在彼此上的一個(gè)或多個(gè)犧牲層211以及一個(gè)或多個(gè)有源層212。也就是說，一個(gè)或多個(gè)犧牲層211以及一個(gè)或多個(gè)有源層212可以在第三方向Z2上堆疊。在圖1中，為了說明的目的而示出單個(gè)犧牲層211和單個(gè)有源層212。然而，在其他實(shí)施例中，在基板上可以包括多個(gè)交替的犧牲層和有源層。根據(jù)一個(gè)實(shí)施例，結(jié)構(gòu)215可以被用于形成環(huán)柵器件101和102的納米線。
[0041]根據(jù)一個(gè)實(shí)施例，結(jié)構(gòu)215可以具有臺(tái)階形狀。結(jié)構(gòu)215的第一層可以形成在第一區(qū)域I和第二區(qū)域II中，結(jié)構(gòu)215的第二層可以形成在第二區(qū)域II中。臺(tái)階形狀可以包括其中犧牲層211和有源層212交替地堆疊的疊層。
[0042]有源層212 可以由例如從 S1、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs 和 InP 組成的組中選出的一種或多種半導(dǎo)體材料制成。此外，犧牲層211可以由與有源層212不同的材料制成。此外，犧牲層211可以具有比有源層212高的蝕刻選擇性。例如，有源層212可以包括Si，犧牲層211可以包括SiGe，但是本實(shí)施例的方面不限于此。
[0043]有源層212/犧牲層 211 可以例如是從Ge/GaAs、Ge/InGaAs、Ge/GeSn、GeSn/II1-V、AlGaAs/GaAs、AlGaAs/InGaP、GaN/InN和AlN/InN組成的組中選擇的至少一種。此外，當(dāng)有源層212通過側(cè)向外延生長(zhǎng)(EL0)方法形成時(shí)，犧牲層211可以是由例如Si02、Si0N或SiN制成的絕緣層。
[0044]絕緣層113可以形成在第一區(qū)域I上，絕緣層213可以形成在第二區(qū)域II上。絕緣層113和213可以由氧化物、氮化物、氮氧化物和高k材料中的至少一種制成。例如，高k材料可以包括Hf02、Zr02和Ta205。
[0045]第一環(huán)柵器件101可以形成在第一區(qū)域I上。第一環(huán)柵器件101可以包括第一源/漏區(qū)域161、連接在第一源/漏區(qū)域161之間的第一納米線119、形成為圍繞第一納米線119的第一柵極絕緣層145、以及第一柵極147。第一納米線119可以例如形成為在第二方向Y1上延伸，第一柵極147可以形成為在第一方向XI上延伸。此外，如所示的，第一納米線119具有圓形的截面形狀，但是在其他實(shí)施例中納米線119可以具有不同的形狀。例如，第一納米線119可以具有橢圓形、矩形或正方形的截面形狀。
[0046]第二環(huán)柵器件102可以形成在第二區(qū)域II上并且堆疊在結(jié)構(gòu)215上。第二環(huán)柵器件102包括第二源/漏區(qū)域261、連接在第二源/漏區(qū)域261之間的第二納米線219、形成為圍繞第二納米線219的第二柵極絕緣層245、以及第二柵極247。第二納米線219可以例如形成為在第二方向Y2上延伸，第二柵極247可以形成為在第一方向X2上延伸。第二納米線219可以具有與納米線119相同的形狀或不同的形狀。例如，納米線219可以具有圓形、橢圓形、矩形或正方形的截面形狀。
[0047]第一環(huán)柵器件101和第二環(huán)柵器件102可以具有不同的形狀和/或可以形成不同類型的器件。在一個(gè)實(shí)施例中，第一和第二環(huán)柵器件101和102可以形成相同類型的器件，但是在其他實(shí)施例中器件101和102可以形成不同類型的器件。例如，第一環(huán)柵器件101和第二環(huán)柵器件102可以是M0SFET、無結(jié)的M0SFET、隧道FET或場(chǎng)效應(yīng)晶體管，或者可以具有不同類型的晶體管結(jié)構(gòu)。
[0048]根據(jù)第一實(shí)施例，第二環(huán)柵器件102可以形成在與第一環(huán)柵器件101不同的水平面處。例如，如所示的，第二環(huán)柵器件102可以處于比第一環(huán)柵器件101高的位置。結(jié)果，第一納米線119和第二納米線219可以形成在不同的水平面處。在其他實(shí)施例中，反之可以是可行的，即，第二環(huán)柵器件102可以處于比第一環(huán)柵器件低的位置。[0049]在至少一個(gè)實(shí)施例中，第一納米線119可以形成在與有源層212基本上相同的水平面處。如下面更詳細(xì)描述的，第一納米線119可以通過圖案化有源層212形成。因此，第一納米線119的厚度Tl可以與有源層212的厚度TSl基本上相同。如果第一納米線119具有圓形的截面形狀，則第一納米線119的厚度Tl可以對(duì)應(yīng)于圓的直徑。此外，第二納米線219可以形成在與區(qū)域I或區(qū)域II或另一相鄰區(qū)域(沒有在這里示出)中的另一有源層基本上相同的水平面處。
[0050]第一納米線119的厚度Tl可以與第二納米線219的厚度T2相同或不同。例如，如圖2所示，第一納米線119的厚度Tl可以大于第二納米線219的厚度T2。此外，第二納米線219的厚度T2可以與有源層212的厚度TSl相同或不同。此外，第一環(huán)柵器件101的第一閾值電壓可以與第二環(huán)柵器件102的第二閾值電壓相同或不同。例如，第一環(huán)柵器件101可以是低閾值電壓(低Vt)晶體管，第二環(huán)柵器件102可以是常規(guī)閾值電壓(常規(guī)Vt)晶體管。然而，在其他實(shí)施例中，反之可以是可行的。此外，器件101和102的閾值電壓可以是不同的，特別是在第二納米線219的厚度T2不同于有源層212的厚度TSl的情形下。
[0051]如下面更詳細(xì)地描述的，在第一納米線119利用有源層212形成的情形下，第一納米線119的厚度Tl可以通過調(diào)節(jié)有源層212的厚度TSl來調(diào)節(jié)。也就是說，第一環(huán)柵器件101的第一閾值電壓能夠通過調(diào)節(jié)有源層212的厚度TSl來調(diào)節(jié)。
[0052]現(xiàn)在將描述形成在第二區(qū)域II上的第二環(huán)柵器件102的形狀。第二環(huán)柵器件102包括順序地形成在基板上的犧牲層211、有源層212、絕緣層213、形成在絕緣層213上的第二納米線219以及形成在絕緣層213上從而圍繞第二納米線219的第二柵極247。有源層212的寬度可以大于第二納米線219的寬度，如圖2所示。在這種情況下，有源層212的厚度TSl和第二納米線219的厚度T2彼此不同。在其他實(shí)施例中，T2和TSl可以相同。此夕卜，在一些實(shí)施例中，有源層212的寬度可以與第二納米線219的寬度相同或小于第二納米線219的寬度。
[0053]如果納米線形成在第二區(qū)域11上與第一納米線119相同的水平面處，則不必要的寄生電容可能形成在第二納米線219和另一納米線之間。為了防止形成寄生電容，根據(jù)至少一個(gè)實(shí)施例，納米線不形成在第二區(qū)域II中與第一納米線119相同的水平面處。換句話說，犧牲層211和有源層212可以堆疊在第二區(qū)域II上以位于第二納米線219下面。因此，根據(jù)第一實(shí)施例的半導(dǎo)體器件I可以由此減小或最小化不必要的寄生電容的形成。
[0054]此外，在至少一個(gè)實(shí)施例中，第一環(huán)柵器件101的第一柵極147和第二環(huán)柵器件102的第二柵極247可以彼此物理地和電性地分離。
[0055]此外，在至少一個(gè)實(shí)施例中，第一源/漏區(qū)域161或第二源/漏區(qū)域261可以形成為被抬高的源/漏區(qū)域。在制造第一環(huán)柵器件101和第二環(huán)柵器件102中，第一環(huán)柵器件101和第二環(huán)柵器件102的下面的層可以被完全地去除，由此利用例如外延法形成抬高的源/漏區(qū)域。在其他實(shí)施例中，源/漏區(qū)域161可以是嵌入的源/漏區(qū)域，例如嵌入在一個(gè)或多個(gè)絕緣層中。
[0056]圖3示出半導(dǎo)體器件的第二實(shí)施例，圖4示出沿圖3的線A-A、B-B和C-C截取的截面圖。為了方便說明，以下的描述將集中在當(dāng)前實(shí)施例與圖1和圖2中所示的上述實(shí)施例之間的差異。
[0057]參照?qǐng)D3和圖4，在第二實(shí)施例的半導(dǎo)體器件2中，基板100可以包括第一區(qū)域1、第二區(qū)域II和第三區(qū)域III。第一環(huán)柵器件101形成在第一區(qū)域I中，第二環(huán)柵器件102形成在第二區(qū)域II中，第三環(huán)柵器件103形成在第三區(qū)域III中。
[0058]像上述實(shí)施例中一樣，結(jié)構(gòu)215和315可以配置為使得一個(gè)或多個(gè)犧牲層211和
311以及一個(gè)或多個(gè)有源層212和312交替地堆疊在彼此上。結(jié)構(gòu)215和315可以具有臺(tái)階形狀。結(jié)構(gòu)215和315的每個(gè)的第一層可以形成在第一區(qū)域1、第二區(qū)域II和第三區(qū)域
III中，結(jié)構(gòu)215和315的每個(gè)的第二層可以形成在第二區(qū)域II和第三區(qū)域III中，結(jié)構(gòu)215和315的每個(gè)的第三層可以形成在第三區(qū)域III中。
[0059]換句話說，結(jié)構(gòu)215和315分別包括順序地堆疊在彼此上的犧牲層211和有源層212以及順序地堆疊在彼此上的犧牲層311和有源層312。有源層212的寬度可以大于有源層312的寬度，從而有源層212相對(duì)于有源層312朝向一側(cè)突出。也就是說，有源層312可以僅形成在第三區(qū)域III中，有源層212可以形成在第二區(qū)域II和第三區(qū)域III中。
[0060]第三環(huán)柵器件103形成在第三區(qū)域III中。第三環(huán)柵器件103包括第三源/漏區(qū)域361、連接在第三源/漏區(qū)域361之間的第三納米線319、形成為圍繞第三納米線319的第三柵極絕緣層345、以及第三柵極347。第三納米線319可以例如形成為在第二方向Y3上延伸，第三柵極347可以形成為在第一方向X3上延伸。在示出的實(shí)施例中，第三納米線319具有圓形的截面形狀。然而，在其他實(shí)施例中，第三納米線319可以具有另一形狀諸如，例如橢圓形、矩形或正方形的截面形狀。此外，第一、第二和第三納米線可以具有相同或不同的形狀。
[0061]在根據(jù)第二實(shí)施例的半導(dǎo)體器件2中，第一至第三環(huán)柵器件101至103可以形成在相同或不同的水平面處。在示出的實(shí)施例中，第三環(huán)柵器件103處于比第二環(huán)柵器件102高的位置，第二環(huán)柵器件102可以處于比第一環(huán)柵器件101高的位置。具體地，第一至第三納米線119至319可以形成在不同的水平面處。在其他實(shí)施例中，第三納米線319可以形成在比第二納米線219和/或第一納米線119低的水平面處。
[0062]此外，第一納米線119可以形成在與有源層212相同的水平面處，第二納米線219可以形成在與有源層312相同的水平面處，第三納米線319可以形成在與這里未示出的另一有源層相同的水平面處。第一納米線119可以通過圖案化有源層212形成，第二納米線219可以通過圖案化有源層312形成。在這種情況下，第一納米線119的厚度T1可以與有源層212的厚度TS1基本上相同，第二納米線219的厚度T2可以與有源層312的厚度TS2基本上相同。在其他實(shí)施例中，T1可以不同于TS1和/或T2可以不同于TS2。
[0063]此外，第一納米線119的厚度T1、第二納米線219的厚度T2和第三納米線319的厚度T3可以彼此相同或不同。在示出的實(shí)施例中，第一納米線119的厚度T1大于第二納米線219的厚度T2，第二納米線219的厚度T2大于第三納米線319的厚度T3。
[0064]以這種布置，第一環(huán)柵器件101的第一閾值電壓、第二環(huán)柵器件102的第二閾值電壓和第三環(huán)柵器件103的第三閾值電壓可以彼此不同。例如，第一環(huán)柵器件101可以是低閾值電壓(低Vt)晶體管，第二環(huán)柵器件102可以是常規(guī)閾值電壓(常規(guī)Vt)晶體管，第三環(huán)柵器件103可以是高閾值電壓(高Vt)晶體管。在其他實(shí)施例中，第一、第二和第三閾值電壓中的任何兩個(gè)或所有可以相同。
[0065]現(xiàn)在將描述形成在第三區(qū)域III中的第三環(huán)柵器件103的形狀的示例。在此示例中，第三環(huán)柵器件103包括順序地形成在基板上的犧牲層211、有源層212、犧牲層311、有源層312、絕緣層313、形成在絕緣層313上的第三納米線319以及形成在絕緣層313上從而圍繞第三納米線319的第三柵極347。由于有源層312的寬度大于第三納米線319的寬度，所以有源層312的厚度TS2和第三納米線319的厚度T3彼此不同。
[0066]圖5示出半導(dǎo)體器件的第三實(shí)施例。為了方便說明，以下的描述將集中在當(dāng)前實(shí)施例與圖3和圖4所示的上述實(shí)施例之間的差異。
[0067]參照?qǐng)D5，在根據(jù)第三實(shí)施例的半導(dǎo)體器件3中，第一納米線119的厚度Tl、第二納米線219的厚度T2和第三納米線319的厚度T3可以彼此不同。如所示的，第三納米線319的厚度T3可以大于第二納米線219的厚度T2，第二納米線219的厚度T2可以大于第一納米線119的厚度Tl。
[0068]因此，第一環(huán)柵器件101的第一閾值電壓、第二環(huán)柵器件102的第二閾值電壓和第三環(huán)柵器件103的第三閾值電壓可以彼此不同。例如，第三環(huán)柵器件103可以是低閾值電壓(低Vt)晶體管，第二環(huán)柵器件102可以是常規(guī)閾值電壓(常規(guī)Vt)晶體管，第一環(huán)柵器件101可以是高閾值電壓(高Vt)晶體管，但是本實(shí)施例的方面不限于此。
[0069]圖6示出半導(dǎo)體器件的第四實(shí)施例。為了方便說明，以下的描述將集中在當(dāng)前實(shí)施例與圖3至圖5所示的上述實(shí)施例之間的差異。
[0070]參照?qǐng)D6，在根據(jù)第四實(shí)施例的半導(dǎo)體器件4中，第三環(huán)柵器件103可以包括堆疊在彼此上的多個(gè)第三納米線319a和319b。多個(gè)第三柵極絕緣層345a和345b可以形成為分別圍繞第三納米線319a和319b。第三柵極347可以形成為圍繞堆疊的多個(gè)第三納米線319a和319b并且可以施加相同的信號(hào)到多個(gè)第三納米線319a和319b。
[0071]如上所述，由于第三環(huán)柵器件103采用堆疊的多個(gè)第三納米線319a和319b，所以能夠增大電流驅(qū)動(dòng)能力。堆疊的多個(gè)第三納米線319a和31%可以具有相同或不同的厚度T3。此外，盡管兩個(gè)納米線在區(qū)域III中示出，但是在其他實(shí)施例中三個(gè)或更多的第三納米線319a和319b可以堆疊在區(qū)域III中。
[0072]此外，在至少一個(gè)實(shí)施例中，第一環(huán)柵器件101可以包括堆疊在彼此上的多個(gè)第一納米線，和/或第二環(huán)柵器件102可以包括堆疊在彼此上的第二納米線。
[0073]圖7示出半導(dǎo)體器件的第五實(shí)施例。為了方便說明，以下的描述將集中在當(dāng)前實(shí)施例與圖6所示的上述實(shí)施例之間的差異。
[0074]參照?qǐng)D7，在根據(jù)第五實(shí)施例的半導(dǎo)體器件5中，第一、第二和第三環(huán)柵器件101、102和103具有多個(gè)納米線，例如，器件101具有堆疊在彼此上的納米線119a和119b，器件102具有堆疊在彼此上的納米線219a和219b，器件103具有堆疊在彼此上的納米線319a和 319b。
[0075]以這種布置，第一柵極147可以形成為圍繞堆疊的多個(gè)第一納米線119a和119b并且可以施加相同的信號(hào)到多個(gè)第一納米線119a和11%。此外，第二柵極247可以形成為圍繞堆疊的多個(gè)第二納米線219a和21%并且可以施加相同的信號(hào)到多個(gè)第二納米線219a和 219b。
[0076]由于第一環(huán)柵器件101和第二環(huán)柵器件102采用堆疊的多個(gè)納米線119a和119b以及219a和219b，所以能夠增大電流驅(qū)動(dòng)能力。
[0077]堆疊的第一納米線119a和119b以及堆疊的第二納米線219a和219b可以利用結(jié)構(gòu)215和315形成，其中犧牲層211a、211b、311a和311b以及有源層212a、212b、312a和312b交替地堆疊。如所示的，堆疊的犧牲層211a、211b、311a和311b以及堆疊的有源層212a、212b、312a和312b的數(shù)目可以根據(jù)堆疊的第一納米線119a和119b以及第二納米線219a和219b的數(shù)目而增加。
[0078]在示出的實(shí)施例中，第一納米線119a和119b的每個(gè)的厚度T1可以與有源層212a和212b的每個(gè)的厚度TS1基本上相同。第二納米線219a和219b的每個(gè)的厚度T2可以與有源層312a和312b的每個(gè)的厚度TS2基本上相同。此外，堆疊的多個(gè)第一納米線119a和119b可以具有相同或不同的厚度T1。此外，堆疊的多個(gè)第二納米線219a和219b可以具有相同或不同的厚度T2。例如，第一環(huán)柵器件101可以包括η個(gè)堆疊的第一納米線119a和119b，其中η是自然數(shù)，第二環(huán)柵器件102可以包括m個(gè)堆疊的第二納米線219a和219b，其中m是自然數(shù)。η個(gè)第一納米線119a和119b可以形成在與η個(gè)有源層212a和212b相同或不同的水平面處，m個(gè)第二納米線219a和219b可以形成與m個(gè)有源層312a和312b相同或不同的水平面處。這里，η個(gè)有源層212a和212b以及m個(gè)有源層312a和312b可以彼此不同。η個(gè)有源層212a和212b以及m個(gè)有源層312a和312b可以都不彼此交疊。
[0079]圖8示出半導(dǎo)體器件的第六實(shí)施例。為了方便說明，以下的描述將集中在當(dāng)前實(shí)施例與圖7所示的上述實(shí)施例之間的差異。
[0080]參照?qǐng)D8，在根據(jù)第六實(shí)施例的半導(dǎo)體器件6中，第一環(huán)柵器件101可以包括水平地布置的第一納米線119a和119b，第二環(huán)柵器件102可以包括水平地布置的第二納米線219a和219b，第三環(huán)柵器件103可以包括水平地布置的第三納米線319a和319b。
[0081]由于第一環(huán)柵器件101、第二環(huán)柵器件102和第三環(huán)柵器件103采用多個(gè)第一納米線119a和119b、多個(gè)第二納米線219a和219b以及多個(gè)第三納米線319a和319b，所以能夠增加電流驅(qū)動(dòng)能力。由于水平地布置的多個(gè)納米線119a、119b、219a、219b、319a和319b被提供，所以半導(dǎo)體器件6會(huì)具有增大的尺寸。
[0082]圖9示出半導(dǎo)體器件的第七實(shí)施例。為了方便說明，以下的描述將集中在當(dāng)前實(shí)施例與圖1和圖2所示的上述實(shí)施例之間的差異。
[0083]參照?qǐng)D9，在根據(jù)第七實(shí)施例的半導(dǎo)體器件7中，第一環(huán)柵器件101的第一柵極147的頂表面可以基本上平行于第二環(huán)柵器件102的第二柵極247的頂表面。導(dǎo)電層形成為充分地覆蓋第一區(qū)域I和第二區(qū)域I1、被平坦化和圖案化，由此形成第一柵極147和第二柵極247。在這種情況下，第一柵極147的頂表面和第二柵極247的頂表面可以基本上彼此平行。
[0084]圖10示出半導(dǎo)體器件的第八實(shí)施例。為了方便說明，以下的描述將集中在當(dāng)前實(shí)施例與圖1和圖2所示的上述實(shí)施例之間的差異。
[0085]參照?qǐng)D10，在根據(jù)第八實(shí)施例的半導(dǎo)體器件8中，應(yīng)力層169和269可以分別形成在第一環(huán)柵器件101和第二環(huán)柵器件102上。應(yīng)力層169和269可以為例如SiN層。應(yīng)力層169和269可以基于例如鍵合的比率(bonding ratio)而施加張應(yīng)力或壓應(yīng)力。例如，如果應(yīng)力層是SiN層，這些層可以基于SiN層中N-Η與S1-H鍵合的比率而提供張應(yīng)力或壓應(yīng)力。在一個(gè)實(shí)施例中，如果N-Η鍵合/S1-H鍵合的比率在1至5的范圍內(nèi)，則每個(gè)SiN層提供張應(yīng)力。而且，如果N-Η鍵合/S1-H鍵合的比率在5至20的范圍內(nèi)，則每個(gè)SiN層提供壓應(yīng)力。第一環(huán)柵器件101和第二環(huán)柵器件102的電流量能夠通過利用應(yīng)力層169和269調(diào)節(jié)應(yīng)力而被調(diào)節(jié)。[0086]結(jié)果，在根據(jù)第八實(shí)施例的半導(dǎo)體器件8中，多個(gè)閾值電壓能夠通過調(diào)節(jié)納米線119和219的厚度而實(shí)現(xiàn)。此外，由于具有多個(gè)閾值電壓的環(huán)柵器件101和102彼此水平地分離，而不是被堆疊，因此可以容易地實(shí)現(xiàn)應(yīng)力技術(shù)。
[0087]圖11示出半導(dǎo)體器件的第九實(shí)施例。為了方便說明，以下的描述將集中在當(dāng)前實(shí)施例與圖1和圖2所示的上述實(shí)施例之間的差異。
[0088]參照?qǐng)D11，在根據(jù)第九實(shí)施例的半導(dǎo)體器件9中，基板100還包括第四區(qū)域IV。這里，具有除了環(huán)柵結(jié)構(gòu)之外的結(jié)構(gòu)的半導(dǎo)體器件可以形成在第四區(qū)域IV上。例如，在圖11中，平面晶體管形成在第四區(qū)域IV上。平面晶體管可以包括柵極410和間隔物415。
[0089]在根據(jù)第九實(shí)施例的半導(dǎo)體器件9中，體晶片位于結(jié)構(gòu)215下面。因此，一般的器件制造工藝能夠容易地應(yīng)用于除了具有結(jié)構(gòu)215的第一區(qū)域I或第二區(qū)域II之外的區(qū)域。
[0090]圖12至圖16示出包括在用于制造根據(jù)上面討論的第二實(shí)施例的半導(dǎo)體器件的方法的實(shí)施例中的操作。參照?qǐng)D12，該方法包括在基板100上限定第一至第三區(qū)域I至III，其中第一至第三區(qū)域I至III彼此分離。接著，多個(gè)犧牲層2211、2311和2411以及多個(gè)有源層2212、2312和2412交替地堆疊在基板100上。
[0091]有源層2212,2312 和 2412 可以例如由從 S1、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs和InP組成的組中選出的一種或多種半導(dǎo)體材料制成。犧牲層2211、2311和2411可以由與有源層2212、2312和2412不同的材料制成。
[0092]此外，犧牲層2211,2311和2411可以具有比有源層2212,2312和2412高的蝕刻選擇性。例如，有源層2212,2312和2412可以包括Si，犧牲層2211,2311和2411可以包括SiGe。此外，有源層2212,2312和2412/犧牲層2211,2311和2411可以例如是從由Ge/GaAs、Ge/InGaAs、Ge/GeSn、GeSn/II1-V、AlGaAs/GaAs、AlGaAs/InGaP、GaN/InN 和 AlN/InN組成的組中選擇的至少一種。此外，當(dāng)有源層2212、2312和2412通過側(cè)向外延生長(zhǎng)(EL0)方法形成時(shí)，犧牲層2211、2311和2411可以是由例如Si02、SiON或SiN制成的絕緣層。
[0093]接著，通過圖案化多個(gè)犧牲層2211、2311和2411以及多個(gè)有源層2212、2312和2412，多個(gè)犧牲層2211、2311和2411以及多個(gè)有源層2212、2312和2412可以配置為具有臺(tái)階形狀。犧牲層2211和有源層2212可以設(shè)置在第一區(qū)域I上，犧牲層2211和2311以及有源層2212和2312可以設(shè)置在第二區(qū)域II上，犧牲層2211、2311和2411、有源層2212、2312和2412可以設(shè)置在第三區(qū)域III上。
[0094]參照?qǐng)D13，一個(gè)或多個(gè)犧牲層2211、2311和2411中的一些被選擇性地去除。結(jié)果，被去除的區(qū)域2502、2503和2504分別形成在第一區(qū)域1、第二區(qū)域II和第三區(qū)域III上。一個(gè)或多個(gè)犧牲層2211、2311和2411中的一些的選擇性去除可以利用化學(xué)干蝕刻法(W)進(jìn)行。例如，當(dāng)有源層2212,2312和2412由Si制成并且犧牲層2211,2311和2411由SiGe制成時(shí)，處理?xiàng)l件可以包括350mTorr的壓力、處于室溫的溫度、700W的微波功率以及處理氣體中的80sccm的CF4氣體、12sccm的02氣體和12sccm的N2氣體等。在上述處理?xiàng)l件下，當(dāng)有源層2212、2312和2412被以5埃每秒的速率蝕刻時(shí)，犧牲層2211、2311和2411可以被以200埃每秒的速率蝕刻。
[0095]參照?qǐng)D14，多個(gè)絕緣層2512、2513和2514分別形成在所去除的區(qū)域2502、2503和2504中。絕緣層2512、2513和2514可以由氧化物、氮化物、氮氧化物或高k材料中的至少一種制成。[0096]參照?qǐng)D15，一個(gè)或多個(gè)有源層2212、2312和2412中的一些通過利用多個(gè)絕緣層2512、2513和2514而被圖案化。結(jié)果，有源圖案1119、1219和1319可以形成在多個(gè)絕緣層2512,2513 和 2514 上。
[0097]參照?qǐng)D16，一個(gè)或多個(gè)有源圖案1119、1219和1319周圍的絕緣層2512、2513和2514被去除。例如，圖15所示的所得產(chǎn)品被修整。該修整可以例如是濕蝕刻或清洗。由于有源圖案1119、1219和1319具有小的寬度，所以蝕刻溶液或清洗液可以滲入有源圖案1119、1219和1319的下部中。結(jié)果，位于有源圖案1119、1219和1319的下部的絕緣層2512、2513和2514能夠被去除。此外，有源圖案1119、1219和1319可以通過蝕刻溶液或清洗液而被部分地蝕刻以變成納米線119、219和319。
[0098]再次參照?qǐng)D3和圖4，柵極絕緣層145、245和345以及柵極147、247和347形成為圍繞納米線119、219和319。結(jié)果，完成第一環(huán)柵器件101、第二環(huán)柵器件102以及第三環(huán)柵器件103。
[0099]圖17A至17D示出包括在制造根據(jù)上面討論的第二實(shí)施例的半導(dǎo)體器件的方法的另一個(gè)實(shí)施例中的操作。
[0100]參照?qǐng)D17A，基板100具有限定在其上的第一至第三區(qū)域I至III，第一至第三區(qū)域I至III彼此分離。接著，多個(gè)絕緣層2612、2613和2614以及多個(gè)有源層2212、2312和2412交替地堆疊在基板100上。有源層2212、2312和2412可以例如由從S1、Ge、SiGe、GaP、GaAs、SiC、SiGeC、InAs和InP組成的組中選出的一種或多種半導(dǎo)體材料制成。多個(gè)絕緣層2612,2613和2614可以由例如Si02、SiON或SiN制成。
[0101]在絕緣層2612、2613和2614上形成有源層2212、2312和2412可以通過利用例如側(cè)向外延生長(zhǎng)(ELO)方法進(jìn)行。
[0102]接著，多個(gè)有源層2212、2312和2412在第一至第三區(qū)域I至III上被蝕刻至不同的深度，由此在第一至第三區(qū)域I至III上形成第一至第三有源圖案1119至1319。更具體地，參照?qǐng)D17B，有源圖案1319通過圖案化頂部有源層2412而形成在第三區(qū)域III上。參照?qǐng)D17C，有源圖案1219通過圖案化次頂部有源層2312而形成在第二區(qū)域II上。參照?qǐng)D17D，有源圖案1119通過圖案化底部有源層2212而形成在第一區(qū)域I上。
[0103]參照?qǐng)D16，圖15所示的所得產(chǎn)品被修整。該修整可以是例如濕蝕刻或清洗。有源圖案1119、1219和1319可以通過蝕刻溶液或清洗液而被部分地蝕刻以變成納米線119、219 和 319。
[0104]如上所述，多個(gè)絕緣層2612、2613和2614以及多個(gè)有源層2212、2312和2412被交替地堆疊。然后，為了實(shí)現(xiàn)所需要的閾值電壓(Vt)，有源層2212、2312和2412被適當(dāng)?shù)匚g刻，由此形成納米線119、219和319。
[0105]圖18示出包括根據(jù)這里描述的一個(gè)或多個(gè)實(shí)施例的半導(dǎo)體器件的電子系統(tǒng)的實(shí)施例。參照?qǐng)D18，電子系統(tǒng)1100包括控制器1110、輸入/輸出裝置(1/0)1120、存儲(chǔ)器1130、接口 1140和總線1150?？刂破?110、1/01120、存儲(chǔ)器1130和/或接口 1140可以通過總線1150而彼此連接?？偩€1150可以對(duì)應(yīng)于通過其傳輸數(shù)據(jù)的路徑。
[0106]控制器1110可以包括微處理器、數(shù)字信號(hào)處理器、微控制器和能夠執(zhí)行與這些器件執(zhí)行的功能類似的功能的邏輯器件中的至少一個(gè)。1/01120可以包括例如鍵區(qū)、鍵盤和/或顯示裝置。存儲(chǔ)器1130可以存儲(chǔ)數(shù)據(jù)和/或指令。接口 1140可以發(fā)送數(shù)據(jù)到通信網(wǎng)絡(luò)/從通信網(wǎng)絡(luò)接收數(shù)據(jù)。接口 1140可以是有線或無線的。例如，接口 1140可以包括天線或有線/無線收發(fā)器。
[0107]盡管沒有示出，但是電子系統(tǒng)1100還可以包括高速的DRAM和/或SRAM作為操作存儲(chǔ)器，用于改善控制器1110的操作。根據(jù)本發(fā)明構(gòu)思的實(shí)施例的FIN場(chǎng)效應(yīng)晶體管器件可以被包括在存儲(chǔ)器1130中或可以被提供為控制器1110或1/01120的部分。
[0108]電子系統(tǒng)1100可以應(yīng)用于個(gè)人數(shù)字助理(PDA)、便攜式計(jì)算機(jī)、上網(wǎng)本、無線電話、移動(dòng)電話、數(shù)字音樂播放器、存儲(chǔ)卡或能夠在無線環(huán)境中發(fā)送和/或接收信息的任何類型的電子設(shè)備。
[0109]圖19A和圖19B示出其他半導(dǎo)體系統(tǒng)，其可以包括根據(jù)這里描述的實(shí)施例的半導(dǎo)體器件。在圖19A中，該系統(tǒng)是平板PC，在圖19B中，該系統(tǒng)是筆記本計(jì)算機(jī)。其他系統(tǒng)的示例包括個(gè)人數(shù)字助理、平板或pod型裝置、智能手機(jī)、導(dǎo)航裝置和便攜式媒體播放器以及其他類型的信息或電子終端。
[0110]在以上實(shí)施例中，環(huán)柵器件被描述為耦接到納米線。然而，這些環(huán)柵器件可以延伸成完全地圍繞對(duì)應(yīng)的納米線，或者，在一些實(shí)施例中，一個(gè)或多個(gè)環(huán)柵器件可以不完全地外接納米線。
[0111]通過總結(jié)和回顧，半導(dǎo)體器件可以形成為具有位于基板上的相應(yīng)數(shù)目的區(qū)域中的多個(gè)環(huán)柵器件。每個(gè)區(qū)域可以具有處于與相鄰區(qū)域中的有源層相應(yīng)的水平面處的一個(gè)或多個(gè)納米線。結(jié)果，納米線可以設(shè)置在不同的水平面處。此外，任何一個(gè)區(qū)域中的環(huán)柵器件可以基于例如這些區(qū)域中的有源層和/或納米線的厚度的差異而具有與相鄰區(qū)域中的環(huán)柵器件不同的柵閥值電壓。此外，由于一個(gè)區(qū)域中的納米線處于與另一區(qū)域中的納米線不同的水平面處，所以可以實(shí)現(xiàn)寄生電容的減小，并且同時(shí)實(shí)現(xiàn)改善的電流控制。
[0112]這里已經(jīng)公開了示例實(shí)施例，盡管采用了特定術(shù)語(yǔ)，但是它們僅以一般性和描述性含義被使用和被解釋，而不是為了限制的目的。在有些情況下，如對(duì)本申請(qǐng)所提交領(lǐng)域的普通技術(shù)人員將是顯然的，結(jié)合特定實(shí)施例描述的特征、特性和/或元件可以單獨(dú)地使用或與結(jié)合其他實(shí)施例描述的特征、特性和/或元件結(jié)合地使用，除非另外特別地指示。因此，本領(lǐng)域技術(shù)人員將理解，可以進(jìn)行形式和細(xì)節(jié)上的不同變化，而不背離本發(fā)明的精神和范圍，本發(fā)明的范圍由權(quán)利要求書闡明。
[0113]2012年10月10日提交并且名稱為“半導(dǎo)體器件及其制造方法"(“SemiconductorDevice and Fabricating Method Thereof”)的韓國(guó)專利申請(qǐng)N0.10-2012-0112510通過引用整體地結(jié)合于此。
【權(quán)利要求】
1.一種半導(dǎo)體器件，包括: 基板，包括彼此分離的第一區(qū)域和第二區(qū)域； 在所述基板上的結(jié)構(gòu)，該結(jié)構(gòu)具有在所述第二區(qū)域中處于第一水平面處的至少一個(gè)犧牲層和至少一個(gè)有源層； 在所述第一區(qū)域中包括第一納米線的第一環(huán)柵器件；以及 在所述第二區(qū)域中包括第二納米線的第二環(huán)柵器件，其中所述第一納米線處于所述第一水平面處，并且其中所述第二納米線處于與所述第一納米線的所述第一水平面不同的第二水平面處。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述第一環(huán)柵器件的第一閾值電壓不同于所述第二環(huán)柵器件的第二閾值電壓。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述第二納米線在所述第二區(qū)域中的所述有源層上。
4.如權(quán)利要求1所述的半導(dǎo)體器件，其中: 所述第一納米線在所述第一區(qū)域中的有源層上， 所述第二納米線在所述第二區(qū)域中的所述有源層上，以及 所述第二區(qū)域中的所述有源層比所述第一區(qū)域中的所述有源層高。
5.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述第二區(qū)域不包括在所述第一區(qū)域中的有源層的水平面上的納米線。
6.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述第一區(qū)域中的有源層的厚度不同于所述第二區(qū)域中的所述有源層的厚度。
7.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述第一納米線的厚度等于所述第二區(qū)域中的所述有源層的厚度。
8.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述第一納米線的厚度不同于所述第二納米線的厚度。
9.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述第一環(huán)柵器件的第一柵極和所述第二環(huán)柵器件的第二柵極彼此分離。
10.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述第一環(huán)柵器件的源/漏區(qū)域是升高的源/漏區(qū)域。
11.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述有源層包括Si，所述犧牲層包括SiGe。
12.如權(quán)利要求1所述的半導(dǎo)體器件，其中: 所述基板包括第三區(qū)域， 包括第三納米線的第三環(huán)柵器件在所述第三區(qū)域中，以及 所述第三納米線在所述第三區(qū)域中的有源層上，所述第三區(qū)域中的所述有源層處于與所述第二區(qū)域中的所述有源層不同的水平面處。
13.如權(quán)利要求12所述的半導(dǎo)體器件，其中所述第一區(qū)域、所述第二區(qū)域和所述第三區(qū)域中的有源層具有不同的寬度并且堆疊在所述基板上，并且其中所述第一區(qū)域、所述第二區(qū)域或所述第三區(qū)域中的一個(gè)中的至少一個(gè)有源層不被包括在所述第一區(qū)域、所述第二區(qū)域或所述第三區(qū)域中的另一個(gè)中。
14.如權(quán)利要求1所述的半導(dǎo)體器件，其中:所述第二區(qū)域具有鄰近所述第二納米線的另一納米線，以及所述第二環(huán)柵器件的柵極施加相同的信號(hào)到所述第二納米線和所述第二區(qū)域中的所述另一納米線。
15.如權(quán)利要求1所述的半導(dǎo)體器件，還包括:應(yīng)力層，在所述第一環(huán)柵器件上。
16.如權(quán)利要求1所述的半導(dǎo)體器件，其中所述第一環(huán)柵器件的閾值電壓基于所述第二區(qū)域中的所述有源層的厚度。
17.—種半導(dǎo)體器件，包括:結(jié)構(gòu)，具有順序地形成在基板上的第一犧牲層、第一有源層、第二犧牲層和第二有源層，其中所述第一有源層的第一寬度大于所述第二有源層的第二寬度，使得所述第一有源層相對(duì)于所述第二有源層朝向一側(cè)突出；以及第一環(huán)柵器件，在所述第一有源層的突出部分上并且包括第一納米線，其中所述第一納米線的厚度等于所述第二有源層的厚度。
18.如權(quán)利要求17所述的半導(dǎo)體器件，還包括:第二環(huán)柵器件，在所述第二有源層上并且包括第二納米線。
19.如權(quán)利要求18所述的半導(dǎo)體器件，其中所述第一環(huán)柵器件的第一閾值電壓不同于所述第二環(huán)柵器件的第二閾值電壓。
20.如權(quán)利要求18所述的半導(dǎo)體器件，其中所述第一納米線的第一厚度不同于所述第二納米線的第二厚度。`
21.如權(quán)利要求18所述的半導(dǎo)體器件，其中所述第一環(huán)柵器件的第一柵極與所述第二環(huán)柵器件的第二柵極分離。
22.如權(quán)利要求17所述的半導(dǎo)體器件，其中所述有源層包括Si，所述犧牲層包括SiGe。
23.如權(quán)利要求17所述的半導(dǎo)體器件，其中所述第一環(huán)柵器件的源/漏區(qū)域是升高的源/漏區(qū)域。
24.—種半導(dǎo)體器件，包括:基板上的結(jié)構(gòu)，該結(jié)構(gòu)包括交替地堆疊在彼此上的多個(gè)犧牲層和多個(gè)有源層，所述犧牲層具有不同的寬度并且所述有源層具有不同的寬度，從而在所述基板上形成多個(gè)臺(tái)階層；以及在所述結(jié)構(gòu)上的多個(gè)環(huán)柵器件，其中所述多個(gè)環(huán)柵器件設(shè)置在所述多個(gè)臺(tái)階層中的相應(yīng)臺(tái)階層上。
25.如權(quán)利要求24所述的半導(dǎo)體器件，其中所述多個(gè)環(huán)柵器件具有不同厚度的多個(gè)納米線。
26.如權(quán)利要求24所述的半導(dǎo)體器件，其中所述多個(gè)環(huán)柵器件的每個(gè)具有不同的閾值電壓。
27.—種半導(dǎo)體器件，包括:在基板上的犧牲層；在所述犧牲層上的有源層；在所述有源層上的絕緣層；在所述絕緣層上的納米線；以及在所述絕緣層上以圍繞所述納 米線的柵極，其中所述納米線和所述有源層具有不同的寬度和不同的厚度。
【文檔編號(hào)】H01L29/78GK103730502SQ201310470307
【公開日】2014年4月16日 申請(qǐng)日期:2013年10月10日 優(yōu)先權(quán)日:2012年10月10日
【發(fā)明者】宣敏喆, 樸炳國(guó) 申請(qǐng)人:三星電子株式會(huì)社, 首爾大學(xué)校產(chǎn)學(xué)協(xié)力團(tuán)