射頻功率vdmosfet屏蔽柵結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明公開了一種射頻功率VDMOSFET屏蔽柵結(jié)構(gòu)的制作方法，涉及微電子器件的制造方法【技術(shù)領(lǐng)域】。包括以下步驟：1）氧化和Si3N4淀積；2）多晶硅淀積及摻雜；3）SiO2和Si3N4淀積；4）漏區(qū)臺(tái)面光刻及刻蝕；5）Si3N4淀積和刻蝕；6）柵氧化和多晶硅淀積；7）多晶硅柵光刻和刻蝕。本發(fā)明提出的屏蔽柵結(jié)構(gòu)，在不增加?xùn)艠O臺(tái)階高度的前提下，有效降低了臺(tái)柵結(jié)構(gòu)VDMOSFET器件的柵漏電容Cgd，對(duì)管芯進(jìn)行電性能測(cè)試可以得出，采用屏蔽柵結(jié)構(gòu)的VDMOSFET與臺(tái)柵結(jié)構(gòu)VDMOSFET相比，柵漏電容降低了71%以上。
【專利說明】射頻功率VDMOSFET屏蔽柵結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及微電子器件的制造方法【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]射頻功率晶體管作為功率放大器的重要組成部分，對(duì)功率放大器的設(shè)計(jì)和性能有很大的影響，因此，它在移動(dòng)通信、衛(wèi)星通信、軍事通信、雷達(dá)系統(tǒng)、廣播及醫(yī)療設(shè)備中扮演著至關(guān)重要的角色，有著廣泛的應(yīng)用。硅射頻功率雙擴(kuò)散金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管(DM0SFET)因其成本低、加工工藝成熟，并且射頻性能優(yōu)于其它硅射頻功率晶體管，所以S波段以下，DM0SFET在市場(chǎng)上占有相當(dāng)大的份額。
[0003]DM0SFET在射頻領(lǐng)域通常以高電壓工作來(lái)獲得大功率、高增益和高效率，而在HF、VHF和UHF波段，移動(dòng)通信、FM和AM廣播發(fā)射機(jī)等方面的應(yīng)用則需要射頻功率垂直雙擴(kuò)散金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管(VDMOSFET)在低工作電壓條件下有較高的工作效率和功率增益，這就要求器件的寄生電容要小，柵電阻和導(dǎo)通電阻要低。
[0004]影響VDMOSFET器件功率增益的關(guān)鍵因素是柵電阻Re和柵漏電容Cgd，為降低這些寄生參量，國(guó)內(nèi)外研究人員采用不同的器件結(jié)構(gòu)進(jìn)行了相關(guān)研究，取得了明顯成效，1989年T.Sakai和N.Murakami在VDMOSFET相鄰的溝道之間的N—區(qū)加入淺P型區(qū)并分?jǐn)鄸烹姌O，使器件的柵漏電容Cgd和開關(guān)上升時(shí)間均減小了 50%，但使導(dǎo)通電阻Rw增加了 15% ; 2001年LIU Ying-kun等人采用臺(tái)柵結(jié)構(gòu)并利用難熔金屬M(fèi)o做柵電極，有效降低了柵漏電容Cgd和柵電阻Re。

【發(fā)明內(nèi)容】

[0005]本發(fā)明所要解決的技術(shù)問題是提供一種射頻功率VDMOSFET屏蔽柵結(jié)構(gòu)的制作方法，所述方法在不增加?xùn)艠O臺(tái)階高度的前提下，有效降低了臺(tái)柵結(jié)構(gòu)VDMOSFET器件的柵漏電各Cgdo
[0006]為解決上述技術(shù)問題，本發(fā)明所采取的技術(shù)方案是:一種射頻功率VDMOSFET屏蔽柵結(jié)構(gòu)的制作方法，其特征在于包括以下步驟:
1)在硅片的上層氧化一層氧化層，然后在氧化層之上沉積一層Si3N4，形成屏蔽層與襯底之間的介質(zhì)層；
2)在介質(zhì)層之上淀積多晶硅并對(duì)多晶硅進(jìn)行磷元素?fù)诫s，形成多晶硅屏蔽層；
3)在多晶硅屏蔽層的上方淀積SiO2，然后再淀積Si3N4；
4)采用漏區(qū)臺(tái)面光刻掩膜板進(jìn)行光刻，去除漏區(qū)臺(tái)面以外的光刻膠，然后由上至下依次刻蝕掉漏區(qū)臺(tái)面以外的Si3N4、Si02、多晶硅、Si3N4和SiO2，最里層的SiO2氧化層保持一定的剩余；
5)在上述器件的上表面淀積一層Si3N4,然后利用RIE各項(xiàng)異性刻蝕，進(jìn)行Si3N4大面積刻蝕，在漏區(qū)臺(tái)面區(qū)刻蝕終止在最上層的Si3N4 ;在漏區(qū)臺(tái)面區(qū)以外，首先刻蝕到硅片上層的SiO2并保留50%剩余，最后將硅片上層的SiO2腐蝕干凈，形成Si3N4側(cè)墻保護(hù)層； 6)對(duì)上述基片進(jìn)行清洗，然后采用干氧氧化系統(tǒng)在上述基片的漏區(qū)臺(tái)面以外生長(zhǎng)柵氧化層，之后進(jìn)行多晶硅淀積，并對(duì)多晶硅進(jìn)行磷元素?fù)诫s；
7)使用多晶硅柵光刻掩膜板進(jìn)行光刻，去除多晶硅柵電極以外的光刻膠，然后采用等離子刻蝕技術(shù)將柵電極處的多晶硅腐蝕干凈，腐蝕終止在硅片上的柵氧化層，并保持一定厚度的柵氧化層剩余，最終形成屏蔽柵結(jié)構(gòu)。
[0007]優(yōu)選的，在步驟I)之前還包括以下步驟，采用RCA技術(shù)對(duì)硅基片進(jìn)行清洗，然后采用高壓水汽氧化系統(tǒng)進(jìn)行場(chǎng)區(qū)選擇性氧化，氧化層厚度1.0±0.2μπι;在硅圓片上涂敷光刻膠，用場(chǎng)區(qū)光刻掩膜板光刻，保留場(chǎng)區(qū)光刻膠，然后采用RIE刻蝕SiO2至底部硅界面，保證刻蝕干凈SiO2，形成干凈的硅片。
[0008]優(yōu)選的，所述步驟I)為，使用RCA方法對(duì)硅片進(jìn)行清洗，然后在硅片的上表面氧化厚度為100nm±10nm的SiO2，然后在SiO2之上采用LPCVD淀積厚度為14nm±2nm的Si3N4介質(zhì)層。
[0009]優(yōu)選的，所述步驟2)為，在Si3N4介質(zhì)層之上采用LPCVD淀積厚度為150nm土 15nm
的多晶硅，并對(duì)多晶硅進(jìn)行磷元素的摻雜，形成多晶硅屏蔽層。
[0010]優(yōu)選的，所述步驟3)為，在高摻雜的多晶硅屏蔽層的上方采用LPCVD淀積厚度為650nm±50nm 的 SiO2，然后采用 LPCVD 淀積厚度為 100nm±10nm 的 Si3N4。
[0011]優(yōu)選的，所述步驟4)為，在最上層的Si3N4上涂抹一層光刻膠，采用漏區(qū)臺(tái)面光刻掩膜板進(jìn)行光刻，去除漏區(qū)臺(tái)面以外的光刻膠，然后采用RIE刻蝕掉漏區(qū)臺(tái)面以外最上層的Si3N4和最上層的SiO2，再利用HDP設(shè)備刻蝕掉多晶硅、里層的Si3N4和里層的SiO2，刻蝕后漏區(qū)臺(tái)面以外剩余SiO2厚度為50nm。
[0012]優(yōu)選的，所述步驟5)為，采用RCA技術(shù)對(duì)硅片進(jìn)行清洗，在上述器件的上表面淀積100nm±10nm的Si3N4，然后利用RIE各項(xiàng)異性刻蝕，進(jìn)行Si3N4大面積刻蝕，在漏區(qū)臺(tái)面區(qū)刻蝕終止在最上層的Si3N4,在漏區(qū)臺(tái)面區(qū)以外，首先刻蝕到硅片上層的SiO2并保留25nm剩余，最后將漏區(qū)臺(tái)面區(qū)以外的SiO2腐蝕干凈，形成Si3N4側(cè)墻保護(hù)層。
[0013]優(yōu)選的，所述步驟6)為，采用RCA技術(shù)對(duì)上述基片進(jìn)行清洗，然后采用干氧氧化系統(tǒng)在上述基片的漏區(qū)臺(tái)面以外生長(zhǎng)厚度為45nm±3nm的柵氧化層，之后采用LPCVD在上述基片之上淀積厚度為450nm±30nm的多晶娃，并對(duì)多晶娃進(jìn)行憐兀素慘雜。
[0014]優(yōu)選的，所述步驟7)為在上述基片的上層涂覆一層光刻膠，采用多晶硅柵光刻掩膜板進(jìn)行光刻，去除多晶硅柵電極以外的光刻膠，然后采用HDP設(shè)備將多晶硅刻蝕干凈，刻蝕后娃表面剩余SiO2厚度約為35nm±3nm,最終形成屏蔽柵結(jié)構(gòu)。
[0015]采用上述技術(shù)方案所產(chǎn)生的有益效果在于:本發(fā)明提出的屏蔽柵結(jié)構(gòu)，在不增加?xùn)艠O臺(tái)階高度的前提下，有效降低了臺(tái)柵結(jié)構(gòu)VDMOSFET器件的柵漏電容Cgd，對(duì)管芯進(jìn)行電性能測(cè)試可以得出，采用屏蔽柵結(jié)構(gòu)的VDMOSFET與臺(tái)柵結(jié)構(gòu)VDMOSFET相比，柵漏電容降低了 71%以上。本發(fā)明不僅可以用于低頻工作的射頻功率VDMOSFET器件，也適用于高頻率的VDMOSFET 器件。
【專利附圖】

【附圖說明】
[0016]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明。
[0017]圖1是本發(fā)明經(jīng)過步驟I)處理后基片的結(jié)構(gòu)示意圖； 圖2是本發(fā)明經(jīng)過步驟2)處理后基片的結(jié)構(gòu)示意圖；
圖3是本發(fā)明經(jīng)過步驟3)處理后基片的結(jié)構(gòu)示意圖；
圖4是本發(fā)明經(jīng)過步驟4)處理后基片的結(jié)構(gòu)示意圖；
圖5和6是本發(fā)明經(jīng)過步驟5)處理后基片的結(jié)構(gòu)示意圖；
圖7是本發(fā)明經(jīng)過步驟6)處理后基片的結(jié)構(gòu)示意圖；
圖8是本發(fā)明經(jīng)過步驟7)處理后基片的結(jié)構(gòu)示意圖；
圖9是屏蔽柵結(jié)構(gòu)VDMOSFET的柵、源、漏電極結(jié)構(gòu)示意圖；
其中:1、硅片2、SiO2 3、Si3N4 4、多晶硅。
【具體實(shí)施方式】
[0018]屏蔽柵結(jié)構(gòu)是采用常規(guī)硅工藝技術(shù)實(shí)現(xiàn)的一種能夠降低射頻功率VDMOSFET器件柵漏電容Cgd的柵結(jié)構(gòu)。臺(tái)柵結(jié)構(gòu)是在VDMOSFET器件左右兩溝道之間的N_區(qū)上方生長(zhǎng)了一層很厚SiO2介質(zhì)層；屏蔽柵結(jié)構(gòu)是在臺(tái)柵結(jié)構(gòu)基礎(chǔ)上，在不增加臺(tái)階高度的前提下，在N_區(qū)和多晶硅柵電極之間的厚介質(zhì)中加入一層摻雜多晶硅，在多晶硅柵電極與N_區(qū)之間形成“介質(zhì)層+多晶硅+介質(zhì)層”的“三明治”結(jié)構(gòu)。
[0019]以某工作頻率為VHF波段、工作電壓為12V、輸出功率IOW左右的硅射頻功率VDMOSFET器件工藝加工為例，來(lái)說明本發(fā)明的【具體實(shí)施方式】和成果。實(shí)現(xiàn)本發(fā)明的方法步驟如下:
O采用RCA技術(shù)對(duì)硅基片進(jìn)行清洗，然后采用高壓水汽氧化系統(tǒng)進(jìn)行場(chǎng)區(qū)選擇性氧化，氧化層厚度1.0±0.2μπι;在硅圓片上涂敷光刻膠，用場(chǎng)區(qū)光刻掩膜板光刻，保留場(chǎng)區(qū)光刻膠，然后采用RIE刻蝕SiO2至底部硅界面，保證刻蝕干凈SiO2，形成干凈的硅片。
[0020]2)使用RCA方法對(duì)硅片進(jìn)行清洗，然后在硅片的上表面干氧氧化厚度為100nm±10nm的SiO2,然后在SiO2之上采用低壓化學(xué)氣相沉積法(LPCVD)淀積厚度為14nm±2nm的Si3N4介質(zhì)層,如圖1所示。
[0021]3)在Si3N4介質(zhì)層之上采用LPCVD淀積厚度為150nm土 15nm的多晶硅，并在950°C溫度下對(duì)多晶硅進(jìn)行磷元素的摻雜(注入或者擴(kuò)散)，形成多晶硅屏蔽層，如圖2所示。
[0022]4)在高摻雜的多晶硅屏蔽層的上方采用LPCVD淀積厚度為650nm±50nm的SiO2,然后采用LPCVD淀積厚度為100nm±10nm的Si3N4，如圖3所示。
[0023]5)在最上層的Si3N4上涂抹一層光刻膠，采用漏區(qū)臺(tái)面光刻掩膜板進(jìn)行光刻，去除漏區(qū)臺(tái)面以外的光刻膠，然后采用RIE (反應(yīng)離子刻蝕設(shè)備)刻蝕掉漏區(qū)臺(tái)面以外最上層的Si3N4和最上層的SiO2，再利用HDP (高密度等離子體刻蝕)設(shè)備刻蝕掉多晶硅、里層的Si3N4和里層的SiO2，刻蝕后漏區(qū)臺(tái)面以外剩余SiO2厚度為50nm，如圖4所示。
[0024]6)采用RCA技術(shù)對(duì)硅片進(jìn)行清洗，在上述器件的上表面淀積100nm±10nm的Si3N4,如圖5所示；然后利用RIE各項(xiàng)異性刻蝕，進(jìn)行Si3N4大面積刻蝕，在漏區(qū)臺(tái)面區(qū)刻蝕終止在最上層的Si3N4，在漏區(qū)臺(tái)面區(qū)以外，首先刻蝕到硅片上層的SiO2并保留25nm剩余，最后將漏區(qū)臺(tái)面區(qū)以外的SiO2腐蝕干凈，形成Si3N4側(cè)墻保護(hù)層，如圖6所示。
[0025]7)采用RCA技術(shù)對(duì)上述基片進(jìn)行清洗，然后采用干氧氧化系統(tǒng)在上述基片的漏區(qū)臺(tái)面以外生長(zhǎng)厚度為45nm±3nm的柵氧化層，之后采用LPCVD在上述基片之上淀積厚度為450nm±30nm的多晶娃,并對(duì)多晶娃進(jìn)行磷元素?fù)诫s(注入或者擴(kuò)散),如圖7所示。[0026]8)在上述基片的上層涂覆一層光刻膠，采用多晶硅柵光刻掩膜板進(jìn)行光刻，去除多晶娃柵電極以外的光刻膠，然后米用HDP設(shè)備將多晶娃刻蝕干凈,刻蝕后娃表面剩余SiO2厚度約為35nm±3nm,最終形成屏蔽柵結(jié)構(gòu),如圖8所示。
[0027]在此工藝結(jié)束后，再進(jìn)行溝道摻雜、退火以及源極的摻雜、退火，最后進(jìn)行金屬布線引出電極完成芯片的制作，屏蔽柵結(jié)構(gòu)VDMOSFET的柵源漏電極如圖9所示。
[0028]本發(fā)明提出的屏蔽柵結(jié)構(gòu)，在不增加?xùn)艠O臺(tái)階高度的前提下，有效降低了臺(tái)柵結(jié)構(gòu)VDMOSFET器件的柵漏電容Cgd，對(duì)管芯進(jìn)行電性能測(cè)試可以得出，采用屏蔽柵結(jié)構(gòu)的VDMOSFET與臺(tái)柵結(jié)構(gòu)VDMOSFET相比，柵漏電容降低了 71%以上。本發(fā)明不僅可以用于低頻工作的射頻功率VDMOSFET器件，也適用于高頻率的VDMOSFET器件。
[0029]本文中應(yīng)用了具體個(gè)例對(duì)本發(fā)明的原理及其實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說明只是用來(lái)幫助理解本發(fā)明的方法及其核心思想。應(yīng)當(dāng)指出，對(duì)于本領(lǐng)域的普通技術(shù)人員來(lái)說，在不脫離本發(fā)明原理的前提下還可以對(duì)本發(fā)明進(jìn)行若干改進(jìn)和修飾，這些改進(jìn)和修飾也落入本發(fā)明權(quán)利要求的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種射頻功率VDMOSFET屏蔽柵結(jié)構(gòu)的制作方法，其特征在于包括以下步驟: 1)在硅片(I)的上層氧化一層氧化層，然后在氧化層之上沉積一層Si3N4(3)，形成屏蔽層與襯底之間的介質(zhì)層； 2)在介質(zhì)層之上淀積多晶硅(4)并對(duì)多晶硅進(jìn)行磷元素?fù)诫s，形成多晶硅屏蔽層； 3)在多晶硅屏蔽層的上方淀積SiO2(2)，然后再淀積Si3N4 ； 4)采用漏區(qū)臺(tái)面光刻掩膜板進(jìn)行光刻，去除漏區(qū)臺(tái)面以外的光刻膠，然后由上至下依次刻蝕掉漏區(qū)臺(tái)面以外的Si3N4、Si02、多晶硅、Si3N4和SiO2，最里層的SiO2氧化層保持一定的剩余； 5)在上述器件的上表面淀積一層Si3N4,然后利用RIE各項(xiàng)異性刻蝕，進(jìn)行Si3N4大面積刻蝕，在漏區(qū)臺(tái)面區(qū)刻蝕終止在最上層的Si3N4 ;在漏區(qū)臺(tái)面區(qū)以外，首先刻蝕到硅片上層的SiO2并保留50%剩余，最后將硅片上層的SiO2腐蝕干凈，形成Si3N4側(cè)墻保護(hù)層； 6)對(duì)上述基片進(jìn)行清洗，然后采用干氧氧化系統(tǒng)在上述基片的漏區(qū)臺(tái)面以外生長(zhǎng)柵氧化層，之后進(jìn)行多晶硅淀積，并對(duì)多晶硅進(jìn)行磷元素?fù)诫s； 7)使用多晶硅柵光刻掩膜板進(jìn)行光刻，去除多晶硅柵電極以外的光刻膠，然后采用等離子刻蝕技術(shù)將柵電極處的多晶硅腐蝕干凈，腐蝕終止在硅片上的柵氧化層，并保持一定厚度的柵氧化層剩余，最終形成屏蔽柵結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的射頻功率VDM0SFET屏蔽柵結(jié)構(gòu)的制作方法，其特征在于:在步驟I)之前還包括以下步 驟，采用RCA技術(shù)對(duì)硅基片進(jìn)行清洗，然后采用高壓水汽氧化系統(tǒng)進(jìn)行場(chǎng)區(qū)選擇性氧化，氧化層厚度1.0±0.2μπι;在硅圓片上涂敷光刻膠，用場(chǎng)區(qū)光刻掩膜板光刻，保留場(chǎng)區(qū)光刻膠，然后采用RIE刻蝕SiO2至底部硅界面，保證刻蝕干凈SiO2，形成干凈的娃片。
3.根據(jù)權(quán)利要求1所述的射頻功率VDM0SFET屏蔽柵結(jié)構(gòu)的制作方法，其特征在于:所述步驟I)為，使用RCA方法對(duì)硅片進(jìn)行清洗，然后在硅片的上表面氧化厚度為100nm±10nm的SiO2，然后在SiO2之上采用LPCVD淀積厚度為14nm±2nm的Si3N4介質(zhì)層。
4.根據(jù)權(quán)利要求1所述的射頻功率VDM0SFET屏蔽柵結(jié)構(gòu)的制作方法，其特征在于:所述步驟2)為，在Si3N4介質(zhì)層之上采用LPCVD淀積厚度為150nm±15nm的多晶硅，并對(duì)多晶硅進(jìn)行磷元素的摻雜，形成多晶硅屏蔽層。
5.根據(jù)權(quán)利要求1所述的射頻功率VDM0SFET屏蔽柵結(jié)構(gòu)的制作方法，其特征在于:所述步驟3)為，在高摻雜的多晶硅屏蔽層的上方采用LPCVD淀積厚度為650nm±50nm的SiO2,然后采用LPCVD淀積厚度為100nm±10nm的Si3N4。
6.根據(jù)權(quán)利要求1所述的射頻功率VDM0SFET屏蔽柵結(jié)構(gòu)的制作方法，其特征在于:所述步驟4)為，在最上層的Si3N4上涂抹一層光刻膠，采用漏區(qū)臺(tái)面光刻掩膜板進(jìn)行光刻，去除漏區(qū)臺(tái)面以外的光刻膠，然后采用RIE刻蝕掉漏區(qū)臺(tái)面以外最上層的Si3N4和最上層的SiO2，再利用HDP設(shè)備刻蝕掉多晶硅、里層的Si3N4和里層的SiO2，刻蝕后漏區(qū)臺(tái)面以外剩余SiO2厚度為50nm。
7.根據(jù)權(quán)利要求1所述的射頻功率VDM0SFET屏蔽柵結(jié)構(gòu)的制作方法，其特征在于:所述步驟5)為，采用RCA技術(shù)對(duì)硅片進(jìn)行清洗，在上述器件的上表面淀積100nm±10nm的Si3N4,然后利用RIE各項(xiàng)異性刻蝕，進(jìn)行Si3N4大面積刻蝕，在漏區(qū)臺(tái)面區(qū)刻蝕終止在最上層的Si3N4，在漏區(qū)臺(tái)面區(qū)以外，首先刻蝕到硅片上層的SiO2并保留25nm剩余，最后將漏區(qū)臺(tái)面區(qū)以外的SiO2腐蝕干凈，形成Si3N4側(cè)墻保護(hù)層。
8.根據(jù)權(quán)利要求1所述的射頻功率VDM0SFET屏蔽柵結(jié)構(gòu)的制作方法，其特征在于:所述步驟6)為，采用RCA技術(shù)對(duì)上述基片進(jìn)行清洗，然后采用干氧氧化系統(tǒng)在上述基片的漏區(qū)臺(tái)面以外生長(zhǎng)厚度為45nm±3nm的柵氧化層，之后采用LPCVD在上述基片之上淀積厚度為450nm±30nm的多晶娃，并對(duì)多晶娃進(jìn)行磷兀素?fù)诫s。
9.根據(jù)權(quán)利要求1所述的射頻功率VDM0SFET屏蔽柵結(jié)構(gòu)的制作方法，其特征在于:所述步驟7)為在上述基片的上層涂覆一層光刻膠，采用多晶硅柵光刻掩膜板進(jìn)行光刻，去除多晶硅柵電極以外的光刻膠，然后將多晶硅刻蝕干凈，刻蝕后硅表面剩余SiO2厚度約為35nm± 3nm,最終形成屏蔽柵結(jié)構(gòu)。
【文檔編號(hào)】H01L21/28GK103545194SQ201310471976
【公開日】2014年1月29日 申請(qǐng)日期:2013年10月11日 優(yōu)先權(quán)日:2013年10月11日
【發(fā)明者】李飛, 劉英坤 申請(qǐng)人:中國(guó)電子科技集團(tuán)公司第十三研究所