半柵極控制源極肖特基勢壘型隧穿場效應晶體管的制作方法
【專利摘要】本發(fā)明涉及一種半柵極控制源極肖特基勢壘型隧穿場效應晶體管，在無需引入化合物半導體、鍺化硅或鍺等禁帶寬度更窄的材料來生成器件的隧穿部分的前提下，通過在金屬源極和本征硅之間形成源極肖特基勢壘，并利用半柵極控制源極肖特基勢壘的勢壘寬度和本征硅能帶彎曲程度，并以此來控制器件的開關。采用非對稱的半柵極結構設計，在保持柵電壓對肖特基勢壘寬度和能帶彎曲程度良好控制的前提下顯著降低了柵極致漏極泄漏電流。具有工藝簡單、成本廉價、高亞閾值斜率、高導通電流、低反向泄漏電流等優(yōu)點，適用于推廣應用。
【專利說明】半柵極控制源極肖特基勢壘型隧穿場效應晶體管
【技術領域】
[0001]本發(fā)明屬于超大規(guī)模集成電路制造領域，涉及一種適用于超高集成度集成電路制造的半柵極控制源極肖特基勢壘型隧穿場效應晶體管。
【背景技術】
[0002]當前，基于硅材料的PIN型隧穿場效應晶體管(TFETs)，由于其有潛質具備更好的開關特性及更低的功耗，因此有可能取代MOSFETs器件而成為下一代超大規(guī)模集成電路邏輯單元或存儲單元。然而，對比于MOSFETs器件，其劣勢在于亞閾值斜率只是在局部超過MOSFETs器件，并且正向導通電流過小。且其漏極附近區(qū)域結構和MOSFETs器件相類似，因此，在柵極反向偏置時依然具有較大的柵極致漏極泄漏(GIDL)電流。為實現(xiàn)具有實用價值的隧穿場效應晶體管，必須解決上述問題。
[0003]為提高PIN隧穿晶體管的電學特性，目前的主要解決方案是通過引入化合物半導體、鍺化硅或鍺等禁帶寬度更窄的材料來生成器件的隧穿部分，并以此提升亞閾值斜率并增大導通電流。然而這樣的做法不但加大了生產(chǎn)成本，也增加了工藝難度。另一方面，采用高介電常數(shù)絕緣材料作為柵極與襯底之間的絕緣介質層，只能改善柵極對溝道電場分布的控制能力，而不能從本質上提高硅材料的隧穿幾率，因此對于亞閾值斜率、導通狀態(tài)下電流的驅動能力等方面的電學特性的改善很有限。但器件的反向泄漏電流則也會隨著反向柵極作用的增強而增大。因此這些改良設計都不能從根本上顯著提高PIN型隧穿晶體管的整體性能。此外，肖特基勢壘MOSFETs晶體管，作為PIN型隧穿場效應晶體管的前期技術，利用在非本征半導體的兩端分別形成相對于導帶和價帶的源、漏肖特基勢壘，并通過柵極來控制電流的大小。這種器件需要在源、漏兩端引入不同的硅化物材料來分別實現(xiàn)對于導帶和價帶的肖特基勢壘。并且在重摻雜的非本征半導體表面形成肖特基勢壘是極為困難的，重摻雜本身也嚴重減弱了柵極對源區(qū)和漏區(qū)電場分布和載流子分布的控制能力。因此很難實現(xiàn)高性能的實用型肖特基勢壘MOSFETs晶體管。

【發(fā)明內(nèi)容】

[0004]發(fā)明目的
為從根本上克服PIN型隧穿場效應晶體管和肖特基勢壘MOSFETs晶體管各自的缺點和劣勢，本發(fā)明提供了一種高性能的半柵極控制源極肖特基勢壘型隧穿場效應晶體管。
[0005]技術方案
本發(fā)明是通過以下技術方案來實現(xiàn)的:
一種半柵極控制源極肖特基勢壘型隧穿場效應晶體管，其特征在于:包括SOI晶圓的硅襯底，SOI晶圓的硅襯底上方為SOI晶圓的絕緣層，SOI晶圓的絕緣層上方依次為金屬源極、本征硅和重摻雜漏極；其中，金屬源極作為器件源電極與本征硅的一端之間的接觸部分形成源極肖特基勢壘，本征硅的另一端通過離子注入形成重摻雜漏極，本征硅表面為柵絕緣介質層，在柵絕緣介質層靠近源極一側的上方形成半柵極，在柵絕緣介質層及半柵極的上方以及器件隔離部分沉積有層間隔離絕緣介質，分別刻蝕掉金屬源極和重摻雜漏極上方的層間隔離絕緣介質，并注入金屬形成源電極金屬導線和漏電極金屬導線。
[0006]金屬源極與本征硅的一端之間所形成的源極肖特基勢壘，其勢壘高度小于本征硅的禁帶寬度。
[0007]柵絕緣介質層的上方所形成的半柵極只附著于柵絕緣介質層的靠近金屬源極一側的上方，形成對于金屬源極和重摻雜漏極的不對稱結構。
[0008]優(yōu)點及效果
本發(fā)明具有如下優(yōu)點及有益效果:
(I )、由于本發(fā)明無需引入化合物半導體、鍺化硅或鍺等禁帶寬度更窄的材料來生成器件的隧穿部分，因此可降低隧穿晶體管的工藝難度和生產(chǎn)成本；
(2)、由于源極肖特基勢壘采用本征半導體材料和金屬接觸制成，因而無需對源極區(qū)進行摻雜，在使得源極肖特基勢壘易于生成的同時，也使得其勢壘寬度和能帶彎曲程度更易于被柵極電壓控制，因此擁有更好的壓閾值特性；此外，通過半柵極控制的設計，在保持柵電壓對肖特基勢壘寬度和能帶彎曲程度良好控制的前提下顯著降低了柵極致漏極泄漏電流，使得器件具有更好的反向特性；
(3)、具有工藝簡單、成本廉價、高亞閾值斜率、高導通電流、低反向泄漏電流等優(yōu)點。
【專利附圖】

【附圖說明】
[0009]圖1為本發(fā)明半柵極控制源極肖特基勢壘型隧穿場效應晶體管在SOI襯底上形成的二維結構示意圖；
圖2至圖8為本發(fā)明半柵極控制源極肖特基勢壘型隧穿場效應晶體管的結構單元及其陣列的制備方法的一個具體實例的工藝流程圖。
[0010]附圖標記說:
1、金屬源極；2、本征硅；3、重摻雜漏極；4、柵絕緣介質層；5、半柵極；6、源電極金屬導線；7、漏電極金屬導線；8、層間隔離絕緣介質；9、SOI晶圓的絕緣層；10、SOI晶圓的硅襯。
【具體實施方式】
[0011]本發(fā)明提供一種具有高性能的半柵極控制源極肖特基勢壘型隧穿場效應晶體管，無需引入窄禁帶寬度材料作為隧穿部分，而是利用源極肖特基勢壘的高度要小于硅的禁帶寬度的這一特點，通過改變半柵極5的電壓來改變金屬源極I和本征硅2所形成的源極肖特基勢壘的寬度和能帶彎曲程度來調節(jié)電子或空穴對于源極肖特基勢壘的躍遷能力的大小，并以此控制器件工作電流大小。因此，本發(fā)明在無需引入窄禁帶寬度材料的前提下實現(xiàn)了躍遷幾率的提高；同時，利用提出的半柵極5的結構特點在保證正向特性的同時，可以顯著減小反向泄漏電流。
[0012]本發(fā)明所提供的這種具有高性能的半柵極控制源極肖特基勢壘型隧穿場效應晶體管，以N型器件為例，說明其具體的工作原理為:當半柵極5處于低點位時，本征硅2內(nèi)的能帶向上彎曲，導帶處于空帶狀態(tài)，隨著半柵極5電位的下降，本征硅2的價帶亦有部分電子從源極導出而有少量空穴產(chǎn)生而使本征硅2呈現(xiàn)出弱P型，在漏極電壓的作用下和N型漏極區(qū)形成了 PN結的反偏，因此器件此時處于高阻狀態(tài)，器件的工作電流極小。隨著柵極電壓的升高，能帶逐漸由向上彎曲變?yōu)橄蛳聫澢?，當能帶向下彎曲程度較小時，由于金屬源極I和本征硅2之間所形成的肖特基勢壘寬度較大，不會產(chǎn)生明顯的隧穿效應，因此器件此時的阻值依然較高，工作電流依然較小。當柵極電壓進一步增大，本征硅2的能帶呈現(xiàn)顯著向下彎曲的趨勢，這使得勢壘的寬度隨著半柵極5所加電壓的逐漸增大而逐漸被減薄，同時伴隨著越來越多的電子從金屬源極一側通過隧穿躍遷至本征硅2的導帶，并通過重摻雜漏極3排除，因此，此時器件呈現(xiàn)低阻導通狀態(tài)。本發(fā)明在金屬源極I和本征硅2之間形成了源極肖特基勢壘，并將源極肖特基勢壘作為器件的隧穿途徑，并利用源極肖特基勢壘高度遠小于半導體禁帶寬度這一特點，使得器件對比于PIN型隧穿場效應晶體管具有更好的亞閾值斜率、導通電流等電學特性。同時，利用本發(fā)明所提出的半柵極5在金屬源極1、重摻雜漏極3之間的非對稱結構設計，在保證器件具有優(yōu)秀正向工作特性的同時，顯著降低了反向泄漏電流的大小。因此，本發(fā)明所提出的半柵極控制源極肖特基勢壘型隧穿場效應晶體管無論是正向特性還是反向特性，對比與PIN型隧穿場效應晶體管都有顯著提高。
[0013]為達到本發(fā)明所述的器件功能，本發(fā)明所提出的這種半柵極控制源極肖特基勢壘型隧穿場效應晶體管，其核心結構特征為:
1.通過在器件的金屬源極I和本征硅2之間形成源極肖特基勢壘，以源極肖特基勢壘作為器件的躍遷勢壘，利用源極肖特基勢壘高度低于本征硅2的自身禁帶寬度的這一特點，提高器件的隧穿幾率，進而提高器件的亞閾值斜率、導通電流等電學特性。
[0014]2.對比于PIN型隧穿場效應晶體管，本發(fā)明所提出的半柵極控制源極肖特基勢壘型隧穿場效應晶體管，由于無需形成高摻雜的P+型源極區(qū)域，而只需進行一次對于漏極的η+型離子注入，特別是對于50納米以下的極小尺寸器件，降低了工藝難度。
[0015]3.本發(fā)明所提出的半柵極控制源極肖特基勢壘型隧穿場效應晶體管，通過半柵極5來控制金屬源極I和本征硅2之間形成源極肖特基勢壘寬度和本征硅2的能帶彎曲程度來調節(jié)隧穿電流的大小。不同于普通PIN型隧穿晶體管，本發(fā)明利用半柵極5在金屬源極
1、重摻雜漏極3之間的非對稱結構設計，可以顯著減小柵極反向偏置時的柵極致漏極反向泄漏電流。
[0016]下面結合附圖對本發(fā)明做進一步的說明:
如圖1所示為本發(fā)明所提出的這種半柵極控制源極肖特基勢壘型隧穿場效應晶體管在SOI襯底上形成的二維結構示意圖。具體結構包括SOI晶圓的硅襯底10，SOI晶圓的硅襯底10上方為SOI晶圓的絕緣層9，SOI晶圓的絕緣層9上方橫向依次為金屬源極1、本征硅2和重摻雜漏極3 ;其中，金屬源極I作為器件源電極與作為器件溝道部分的本征硅2的一端之間的接觸部分形成源極肖特基勢壘，本征硅2的另一端通過離子注入形成重摻雜漏極3，本征硅2表面形成柵絕緣介質層4，柵絕緣介質層4可以是二氧化硅或具有高介電常數(shù)的絕緣體材料，如:二氧化鉿、三氧化二鋁、四氮化三硅等，但不僅限于這幾種材料。在柵絕緣介質層4靠近源極一側的上方形成半柵極5，可以通過淀積多晶硅制成。通過改變半柵極5的電壓來控制源極肖特基勢壘的寬度和本征硅2的能帶彎曲程度，并以此調節(jié)量子躍遷幾率以控制導通電流的大小。在柵絕緣介質層4及半柵極5的上方以及器件隔離部分沉積有層間隔離絕緣介質8，如:二氧化硅、氮化硅等。分別刻蝕掉金屬源極I和重摻雜漏極3上方的層間隔離絕緣介質8生成源、漏通孔，并注入金屬形成金屬源極I上方源電極金屬導線6和重摻雜漏極3上方的漏電極金屬導線7。
[0017]作為器件源極電極的金屬源極I與作為器件溝道的本征硅2的一端之間所形成的源極肖特基勢壘，其勢壘高度小于本征硅的禁帶寬度，使得器件對比于普通依賴價帶與導帶之間躍遷的隧穿場效應晶體管具有更高的量子躍遷幾率和更好的導通特性。
[0018]柵絕緣介質層4的上方所形成的半柵極5只附著于柵絕緣介質層4的靠近金屬源極I 一側的上方，形成對于金屬源極I和重摻雜漏極3的不對稱結構，因此稱作“半柵極控制”，以此在保證器件具有優(yōu)良正向特性的前提下降低器件的反向泄漏電流。對比于普通隧穿場效應晶體管，這種不對稱的半柵極5的結構設計可以大幅減小器件的反向泄漏電流。
[0019]本發(fā)明這種半柵極控制源極肖特基勢壘型隧穿場效應晶體管的單元及陣列的具體制造工藝步驟如下:
步驟一、提供一個SOI晶圓的硅襯底10，通過光刻、刻蝕等工藝在所提供的SOI晶圓的硅襯底10上形成一系列如圖2所示的長方體狀的本征硅2的孤島陣列；
步驟二、如圖3所示，在形成的本征硅2的孤島陣列之間淀積層間隔離絕緣介質8，作為器件單元之間的隔離介質層；
步驟三、如圖4所示，將本征硅2 —側的層間隔離絕緣介質層刻蝕掉一部分，為與本征硅2之間形成源極肖特基勢壘的金屬源極I預留空間；
步驟四、如圖5所示，淀積金屬層，并刻蝕掉多余部分以生成金屬源極I ;
步驟五、如圖6所示，在晶圓表面淀積二氧化硅或具有高介電常數(shù)的絕緣材料以生成柵絕緣介質層4，并通過離子注入形成重摻雜漏極3根據(jù)具體需要，該摻雜可以是N型或P型；在柵絕緣介質層4的上方淀積多晶硅層；
步驟六、如圖7所示，刻蝕掉用作生成半柵極5以外的多晶硅部分；使多晶硅僅處于本征硅2上方接近金屬源極I的一側，以此形成相對于金屬源極I和重摻雜漏極3之間的不對稱的半柵極5結構；
步驟七、如圖8所示，在上述步驟基礎之上，在SOI晶圓上方淀積層間隔離絕緣介質8，拋平后通過刻蝕工藝生成源、漏通孔，并注入金屬以生成源電極金屬導線6和漏電極金屬導線7。
【權利要求】
1.一種半柵極控制源極肖特基勢壘型隧穿場效應晶體管，其特征在于:包括SOI晶圓的硅襯底(10 )，SOI晶圓的硅襯底(10 )上方為SOI晶圓的絕緣層(9 )，SOI晶圓的絕緣層(9 )上方依次為金屬源極(I)、本征硅(2)和重摻雜漏極(3);其中，金屬源極(I)作為器件源電極與本征硅(2)的一端之間的接觸部分形成源極肖特基勢壘，本征硅(2)的另一端通過離子注入形成重摻雜漏極(3)，本征硅(2)表面為柵絕緣介質層(4)，在柵絕緣介質層(4)靠近源極一側的上方形成半柵極(5)，在柵絕緣介質層(4)及半柵極(5)的上方以及器件隔離部分沉積有層間隔離絕緣介質(8)，分別刻蝕掉金屬源極(I)和重摻雜漏極(3)上方的層間隔離絕緣介質(8)，并注入金屬形成源電極金屬導線(6)和漏電極金屬導線(7)。
2.根據(jù)權利要求1所述的半柵極控制源極肖特基勢壘型隧穿場效應晶體管，其特征在于:金屬源極(I)與本征硅(2)的一端之間所形成的源極肖特基勢壘，其勢壘高度小于本征硅的禁帶寬度。
3.根據(jù)權利要求1所述的半柵極控制源極肖特基勢壘型隧穿場效應晶體管，其特征在于:柵絕緣介質層(4)的上方所形成的半柵極(5)只附著于柵絕緣介質層(4)的靠近金屬源極(I) 一側的上方，形成對于金屬源極(I)和重摻雜漏極(3 )的不對稱結構。
【文檔編號】H01L29/47GK103500758SQ201310474845
【公開日】2014年1月8日 申請日期:2013年10月12日 優(yōu)先權日:2013年10月12日
【發(fā)明者】靳曉詩, 劉溪, 揣榮巖 申請人:沈陽工業(yè)大學