一種薄膜晶體管及其制作方法、陣列基板和顯示裝置制造方法
【專利摘要】本發(fā)明公開了一種薄膜晶體管及其制作方法、陣列基板和顯示裝置，以解決現(xiàn)有氧化物薄膜晶體管溝道長度過大，影響薄膜晶體管性能的問題。本發(fā)明中薄膜晶體管包括有源層，覆蓋于所述有源層之上的刻蝕阻擋層，以及位于所述刻蝕阻擋層之上的源電極和漏電極，所述刻蝕阻擋層具有一過孔，所述過孔側(cè)壁暴露刻蝕阻擋層側(cè)斷面，所述過孔底面暴露有源層表面；源電極和漏電極分別覆蓋過孔暴露的刻蝕阻擋層不同部分的側(cè)斷面，并且源電極覆蓋過孔底面暴露的有源層的第一表面區(qū)域，漏電極覆蓋過孔底面暴露的有源層的第二表面區(qū)域，第一表面區(qū)域與第二表面區(qū)域之間不重疊。通過本發(fā)明減小了薄膜晶體管的溝道長度，提高了薄膜晶體管的性能。
【專利說明】一種薄膜晶體管及其制作方法、陣列基板和顯示裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及薄膜晶體管顯示【技術(shù)領(lǐng)域】，尤其涉及一種薄膜晶體管及其制作方法、陣列基板和顯示裝置。
【背景技術(shù)】
[0002]氧化物薄膜晶體管由于具有較高的電子遷移率，并且制作工藝相對簡單，其已成為顯示領(lǐng)域的主流產(chǎn)品。
[0003]氧化物薄膜晶體管在制作過程中，為了補(bǔ)償氧化物半導(dǎo)體的不穩(wěn)定性，通常在有源層上形成刻蝕阻擋層，并且在刻蝕阻擋層上形成兩個圓形過孔，以實(shí)現(xiàn)薄膜晶體管源電極與漏電極的電性接觸。具體的，如圖1A所示為現(xiàn)有氧化物薄膜晶體管在圖1B中AA’方向上的剖面示意圖，包括柵極10，柵極絕緣層11，有源層12，刻蝕阻擋層13，以及形成在刻蝕阻擋層13之上的源電極14和漏電極15，其中刻蝕阻擋層13上設(shè)置有兩個相對的圓形過孔131，薄膜晶體管的源電極14和漏電極15分別通過這兩個圓形過孔131與有源層12接觸導(dǎo)通，兩個圓形過孔131間的距離決定薄膜晶體管的溝道長度，圓形過孔131的直徑?jīng)Q定薄膜晶體管的溝道寬度。
[0004]通常在刻蝕阻擋層13上形成圓形過孔131時，需要設(shè)置兩個圓形過孔131之間的間距，并且兩個圓形過孔之間的間距需要滿足曝光工藝所要求的解像力以及源漏極配線之間的覆蓋公差，目前應(yīng)用在大面積平板顯示工藝中的曝光機(jī)解像力一般在4微米左右，圓形過孔與源漏極配線之間的覆蓋公差各為3微米左右，故現(xiàn)有的氧化物薄膜晶體管中薄膜晶體管溝道長度需要設(shè)置在10微米左右，如圖1B所示。
[0005]薄膜晶體管的溝道長度影響薄膜晶體管的開啟電流，溝道長度越小薄膜晶體管的開啟電流就越大，然而現(xiàn)有的氧化物薄膜晶體管中薄膜晶體管溝道長度與溝道長度約為4微米的多晶硅薄膜晶體管相比，約為2.5倍，使薄膜晶體管的開啟電流減小，嚴(yán)重降低了薄膜晶體管的性能，故如何減小氧化物薄膜晶體管中溝道長度，是氧化物薄膜晶體管技術(shù)研究所要解決的問題之一。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的是提供一種薄膜晶體管及其制作方法、陣列基板和顯示裝置，以解決現(xiàn)有氧化物薄膜晶體管溝道長度過大，影響薄膜晶體管性能的問題。
[0007]本發(fā)明的目的是通過以下技術(shù)方案實(shí)現(xiàn)的:
[0008]本發(fā)明一方面提供一種薄膜晶體管，包括有源層，覆蓋于所述有源層之上的刻蝕阻擋層，以及位于所述刻蝕阻擋層之上的源電極和漏電極，所述刻蝕阻擋層具有一過孔，所述過孔側(cè)壁暴露刻蝕阻擋層側(cè)斷面，所述過孔底面暴露有源層表面；
[0009]所述源電極覆蓋所述過孔側(cè)壁暴露的所述刻蝕阻擋層的第一側(cè)斷面、以及所述過孔底面暴露的所述有源層的第一表面區(qū)域；
[0010]所述漏電極覆蓋所述過孔側(cè)壁暴露的所述刻蝕阻擋層的第二側(cè)斷面、以及所述過孔底面暴露的所述有源層的第二表面區(qū)域；
[0011]所述第一側(cè)斷面與所述第二側(cè)斷面不重疊，所述第一表面區(qū)域與所述第二表面區(qū)
域不重疊。
[0012]本發(fā)明提供的薄膜晶體管，在刻蝕阻擋層上形成一個過孔，源電極和漏電極共享該過孔并實(shí)現(xiàn)與有源層的覆蓋連接，形成的溝道長度無需再考慮源漏極配線與過孔之間的覆蓋公差，能夠減小溝道的長度，進(jìn)一步能夠提高薄膜晶體管的開啟電流，提高薄膜晶體管的整體性能。
[0013]進(jìn)一步的，本發(fā)明實(shí)施例中所述有源層具有一容置空間，所述容置空間位于有源層被所述過孔底面暴露、且未被所述源電極和所述漏電極覆蓋的部分，能夠避免被暴露的有源層被污染，以提升薄膜晶體管的特性。
[0014]所述過孔底面暴露的，且未被所述源電極和所述漏電極覆蓋的有源層為絕緣體，能夠避免被暴露的有源層被污染，以提升薄膜晶體管的特性。
[0015]更進(jìn)一步的，本發(fā)明中所述過孔在平行于所述有源層表面方向上的截面圖形為橢圓形，以更好的實(shí)現(xiàn)源電極和漏電極不接觸，并實(shí)現(xiàn)二者分別與有源層的覆蓋連接。
[0016]所述過孔在平行于所述有源層表面方向上的截面圖形為長條形，以更好的實(shí)現(xiàn)源電極和漏電極不接觸，并實(shí)現(xiàn)二者分別與有源層的覆蓋連接。
[0017]本發(fā)明另一方面提供了一種陣列基板，該陣列基板包括上述薄膜晶體管，源電極和漏電極共享一個過孔并實(shí)現(xiàn)與有源層的覆蓋連接，形成的溝道長度無需再考慮源漏極配線與過孔之間的覆蓋公差，能夠減小溝道的長度，進(jìn)一步能夠提高薄膜晶體管的開啟電流，提高薄膜晶體管的整體性能。
[0018]本發(fā)明再一方面還提供了一種顯示裝置，該顯示裝置包括上述陣列基板，源電極和漏電極共享一個過孔并實(shí)現(xiàn)與有源層的覆蓋連接，形成的溝道長度無需再考慮源漏極配線與過孔之間的覆蓋公差，能夠減小溝道的長度，進(jìn)一步能夠提高薄膜晶體管的開啟電流，提高薄膜晶體管的整體性能。
[0019]本發(fā)明還提供了一種薄膜晶體管的制作方法，包括:
[0020]依次形成柵極、柵極絕緣層、有源層和刻蝕阻擋層；
[0021]對所述刻蝕阻擋層進(jìn)行過孔工藝，形成一側(cè)壁暴露刻蝕阻擋層側(cè)斷面、底面暴露有源層表面的過孔；
[0022]形成源漏金屬層，并采用構(gòu)圖工藝形成源電極和漏電極，并使所述源電極覆蓋所述刻蝕阻擋層的第一側(cè)斷面、以及所述有源層的第一表面區(qū)域，使所述漏電極覆蓋所述刻蝕阻擋層的第二側(cè)斷面、以及所述有源層的第二表面區(qū)域，其中，所述第一側(cè)斷面與所述第二側(cè)斷面不重疊，所述第一表面區(qū)域與所述第二表面區(qū)域不重疊。
[0023]本發(fā)明實(shí)施例中提供的報(bào)名晶體管制作方法，在刻蝕阻擋層上形成一個過孔，源電極和漏電極共享該過孔并實(shí)現(xiàn)與有源層的覆蓋連接，形成的溝道長度無需再考慮源漏極配線與過孔之間的覆蓋公差，能夠減小溝道的長度，進(jìn)一步能夠提高薄膜晶體管的開啟電流，提高薄膜晶體管的整體性能。
[0024]進(jìn)一步的，采用構(gòu)圖工藝形成源電極和漏電極時，該方法還包括:
[0025]去除部分有源層，所述有源層中被去除部分為所述過孔底面暴露的、且未被所述源電極和所述漏電極覆蓋的部分，能夠避免被暴露的有源層被污染，以提升薄膜晶體管的特性。
[0026]更進(jìn)一步的，采用構(gòu)圖工藝形成源電極和漏電極之后，該方法還包括:
[0027]絕緣化部分有源層，所述有源層中被絕緣化部分為所述過孔底面暴露的、且未被所述源電極和所述漏電極覆蓋的部分，能夠避免被暴露的有源層被污染，以提升薄膜晶體管的特性。
[0028]較佳的，本發(fā)明實(shí)施例中對所述刻蝕阻擋層進(jìn)行過孔工藝，具體包括:
[0029]對所述刻蝕阻擋層進(jìn)行構(gòu)圖，形成在平行于所述有源層表面方向上的截面圖形為橢圓形的過孔，以更好的實(shí)現(xiàn)源電極和漏電極不接觸，并實(shí)現(xiàn)二者分別與有源層的覆蓋連接。
[0030]較佳的，對所述刻蝕阻擋層進(jìn)行過孔工藝，具體包括:
[0031]對所述刻蝕阻擋層進(jìn)行構(gòu)圖，形成在平行于所述有源層表面方向上的截面圖形為長條形的過孔，以更好的實(shí)現(xiàn)源電極和漏電極不接觸，并實(shí)現(xiàn)二者分別與有源層的覆蓋連接。
【專利附圖】

【附圖說明】
[0032]圖1A為現(xiàn)有技術(shù)中薄膜晶體管的剖面示意圖；
[0033]圖1B為現(xiàn)有技術(shù)中薄膜晶體管溝道長度示意圖；
[0034]圖2A為本發(fā)明實(shí)施例提供的薄膜晶體管剖面示意圖；
[0035]圖2B為本發(fā)明實(shí)施例提供的薄膜晶體管又一剖面示意圖；
[0036]圖3為本發(fā)明實(shí)施例提供的薄膜晶體管溝道長度示意圖；
[0037]圖4A-圖4B為本發(fā)明實(shí)施例提供的又一薄膜晶體管示意圖；
[0038]圖5A-圖5B為本發(fā)明實(shí)施例提供的再一薄膜晶體管示意圖；
[0039]圖6為本發(fā)明實(shí)施例提供的薄膜晶體管制作流程圖。
【具體實(shí)施方式】
[0040]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，并不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0041]實(shí)施例一
[0042]本發(fā)明實(shí)施例一提供一種薄膜晶體管，如圖2A所示，包括柵極1，柵極絕緣層2，有源層3，刻蝕阻擋層4，其中刻蝕阻擋層4上具有一過孔7，過孔7的側(cè)壁暴露刻蝕阻擋層4的側(cè)斷面，過孔7的底面暴露有源層3的表面。
[0043]具體的，本發(fā)明實(shí)施例中在刻蝕阻擋層4之上形成有源電極5和漏電極6，源電極5覆蓋過孔7側(cè)壁暴露的刻蝕阻擋層4的第一側(cè)斷面、以及過孔7底面暴露的有源層3的第一表面區(qū)域；漏電極6覆蓋過孔7側(cè)壁暴露的刻蝕阻擋層4的第二側(cè)斷面、以及過孔7底面暴露的有源層3的第二表面區(qū)域；其中，第一側(cè)斷面與第二側(cè)斷面不重疊，第一表面區(qū)域與第二表面區(qū)域不重疊，如圖2B所示，圖2B為圖3中AA’方向上的剖面示意圖。
[0044]進(jìn)一步的，本發(fā)明實(shí)施例中刻蝕阻擋層4上形成有一個過孔7，源電極5和漏電極6分別覆蓋過孔7暴露的刻蝕阻擋層4不同部分的側(cè)斷面，并且源電極5覆蓋過孔7底面暴露的有源層3的第一表面區(qū)域，即源電極5通過過孔7與有源層3實(shí)現(xiàn)了連接，漏電極6覆蓋過孔7底面暴露的有源層3的第二表面區(qū)域，即漏電極6通過過孔7與有源層3實(shí)現(xiàn)了連接，并且第一表面區(qū)域與第二表面區(qū)域之間不重疊，第一表面區(qū)域與第二表面區(qū)域之間的距離即為薄膜晶體管的溝道長度，如圖3所示，換言之，源電極5和漏電極6通過共享同一個過孔7實(shí)現(xiàn)與有源層3的連接，第一表面區(qū)域與第二表面區(qū)域之間的距離為薄膜晶體管的溝道長度只需要考慮曝光工藝所要求的解像力即可，無需考慮形成的過孔與源漏極配線之間的覆蓋公差，減小了薄膜晶體管的溝道長度，進(jìn)而能夠提高薄膜晶體管的開啟電流，提高薄膜晶體管的性能。
[0045]進(jìn)一步的，本發(fā)明實(shí)施例中可將過孔7底面暴露的有源層3表面上，未被薄膜晶體管的源電極5和漏電極6覆蓋的部分進(jìn)行去除處理，形成一容置空間，如圖4A和4B所示，有源層3具有一容置空間，該容置空間位于有源層3被過孔7底面暴露、且未被源電極5和漏電極6覆蓋的部分，其中，圖4A為圖4B中AA’方向上的剖面示意圖，或者本發(fā)明實(shí)施例中可將過孔7底面暴露的有源層3表面上，未被薄膜晶體管的源電極5和漏電極6覆蓋的部分進(jìn)行絕緣化處理，在該部分形成絕緣體，如圖5A和5B所示，其中，圖5A為圖5B中AA’方向上的剖面示意圖。
[0046]本發(fā)明實(shí)施例中將將過孔7底面暴露的、有源層3表面上未被薄膜晶體管的源電極5和漏電極6覆蓋的部分進(jìn)行去除形成一容置空間，或進(jìn)行絕緣化處理形成絕緣體，能夠避免被暴露的有源層被污染，以提升薄膜晶體管的特性。
[0047]進(jìn)一步的，本發(fā)明實(shí)施例中優(yōu)選將過孔7在在平行于有源層3表面方向上的截面圖形設(shè)計(jì)為橢圓形或長條形，以更好的實(shí)現(xiàn)源電極5和漏電極6不接觸，并實(shí)現(xiàn)二者分別與有源層3的覆蓋連接。
[0048]本發(fā)明實(shí)施例提供的薄膜晶體管在刻蝕阻擋層上形成一個過孔，源電極和漏電極共享該過孔并實(shí)現(xiàn)與有源層的覆蓋連接，形成的溝道長度無需再考慮源漏極配線與過孔之間的覆蓋公差，能夠減小溝道的長度，進(jìn)一步能夠提高薄膜晶體管的開啟電流，并且本發(fā)明實(shí)施例中無需再設(shè)計(jì)源漏極配線與過孔之間的覆蓋公差，能夠避免閾值電壓的漂移以及開啟電流不均勻等缺陷。
[0049]實(shí)施例二
[0050]本發(fā)明實(shí)施例二提供一種陣列基板，該陣列基板包括實(shí)施例一涉及的薄膜晶體管，并且該陣列基板除薄膜晶體管結(jié)構(gòu)與現(xiàn)有陣列基板中薄膜晶體管結(jié)構(gòu)不同以外，其它與現(xiàn)有陣列基板結(jié)構(gòu)相同，在此不再贅述。
[0051]本發(fā)明實(shí)施例提供的陣列基板，陣列基板的薄膜晶體管在刻蝕阻擋層上形成一個過孔，源電極和漏電極共享該過孔并實(shí)現(xiàn)與有源層的覆蓋連接，形成的溝道長度無需再考慮源漏極配線與過孔之間的覆蓋公差，能夠減小溝道的長度，進(jìn)一步能夠提高薄膜晶體管的開啟電流，提高薄膜晶體管的整體性能。
[0052]實(shí)施例三
[0053]本發(fā)明實(shí)施例三提供一種顯示裝置，該顯示裝置包括實(shí)施二涉及的陣列基板，其它結(jié)構(gòu)與現(xiàn)有技術(shù)相同，在此不再贅述。
[0054]本發(fā)明實(shí)施例提供的顯示裝置，薄膜晶體管在刻蝕阻擋層上形成一個過孔，源電極和漏電極共享該過孔并實(shí)現(xiàn)與有源層的覆蓋連接，形成的溝道長度無需再考慮源漏極配線與過孔之間的覆蓋公差，能夠減小溝道的長度，進(jìn)一步能夠提高薄膜晶體管的開啟電流，提高薄膜晶體管的整體性能。
[0055]實(shí)施例四
[0056]本發(fā)明實(shí)施例四提供一種薄膜晶體管的制作方法，如圖6所示，包括:
[0057]SlOl:形成柵極。
[0058]具體的，本發(fā)明實(shí)施例中形成柵極的材料可選用鑰(Mo)、鑰鈮合金(MoNb)、鋁(Al)、鋁釹合金(AINd)、鈦(Ti)和銅(Cu)中的一種或多種材料形成的單層或多層復(fù)合疊層，優(yōu)選Mo、Al或含Mo、Al的合金組成的單層或多層復(fù)合膜。
[0059]S102:形成柵極絕緣層。
[0060]具體的，本發(fā)明實(shí)施例中柵極絕緣層，可由硅的氧化物(SiOx)、硅的氮化物(SiNx)、鉿的氧化物(HfOx)、硅的氮氧化物(SiON)、鋁的氧化物(AlOx)等中的一種或兩種組成的多層復(fù)合膜組成。
[0061]S103:形成有源層。
[0062]具體的，本發(fā)明實(shí)施例中有源層選擇載流子遷移率較高的氧化物為材料，例如銦鎵鋅氧化物(IGZ0)，氧化銦鋅(IZ0)等不耐腐蝕的氧化物半導(dǎo)體材料。
[0063]進(jìn)一步的，本發(fā)明實(shí)施例中有源層可采用濺射方式，也可采用噴墨打印方式，還可采用金屬有機(jī)學(xué)氣相沉積方式形成。
[0064]S104:形成刻蝕阻擋層。
[0065]本發(fā)明實(shí)施例中在有源層上形成的刻蝕阻擋層可以是由硅的氧化物(SiOx)、硅的氮化物(SiNx)、鉿的氧化物(HfOx)和硅的氮氧化物(SiON)其中一種或多種組成。
[0066]S105:對刻蝕阻擋層進(jìn)行過孔工藝，形成一側(cè)壁暴露刻蝕阻擋層側(cè)斷面、底面暴露有源層表面的過孔。
[0067]具體的，本發(fā)明實(shí)施例中在刻蝕阻擋層上預(yù)設(shè)源電極和漏電極的對應(yīng)位置，并在設(shè)定位置處形成過孔，過孔形成方法一般采用干法刻蝕，包括但不限于濺射刻蝕、反應(yīng)離子刻蝕和高密度等離子體刻蝕等方法。
[0068]優(yōu)選的，本發(fā)明實(shí)施例中對刻蝕阻擋層進(jìn)行過孔工藝時，可對刻蝕阻擋層進(jìn)行構(gòu)圖，形成在平行于有源層表面方向上的截面圖形為橢圓形的過孔，還可對刻蝕阻擋層進(jìn)行構(gòu)圖，形成在平行于有源層表面方向上的截面圖形為長條形的過孔。
[0069]S106:形成源漏金屬層，并采用構(gòu)圖工藝形成源電極和漏電極。
[0070]具體的，本發(fā)明實(shí)施例中形成源漏金屬層后，對源漏金屬層進(jìn)行構(gòu)圖工藝，使源電極覆蓋刻蝕阻擋層的第一側(cè)斷面、以及有源層的第一表面區(qū)域，使漏電極覆蓋刻蝕阻擋層的第二側(cè)斷面、以及有源層的第二表面區(qū)域，其中，第一側(cè)斷面與第二側(cè)斷面不重疊，第一表面區(qū)域與第二表面區(qū)域不重疊。
[0071]進(jìn)一步的，本發(fā)明實(shí)施例中還可根據(jù)實(shí)際需要選擇執(zhí)行S107或S108，當(dāng)然S107或S108為可選的，并不是必須的。
[0072]S107:去除過孔底面暴露的有源層中未被源電極和漏電極覆蓋的部分。
[0073]本發(fā)明實(shí)施例中，可在執(zhí)行S104的同時，采用同一構(gòu)圖工藝去除部分有源層，該被去除部分為過孔底面暴露的，且未被源電極和漏電極覆蓋的部分。[0074]S108:絕緣化過孔底面暴露的有源層中未被源電極和漏電極覆蓋的部分。
[0075]本發(fā)明實(shí)施例中可在執(zhí)行S104之后，對過孔底面暴露的，且未被源電極和漏電極覆蓋的部分有源層進(jìn)行絕緣化處理。
[0076]另外，本發(fā)明實(shí)施例還可在執(zhí)行完上述步驟之后，形成保護(hù)層，以確保薄膜晶體管的信賴性。
[0077]本發(fā)明實(shí)施例提供的薄膜晶體管制作方法，在刻蝕阻擋層上形成一個過孔，源電極和漏電極共享該過孔并實(shí)現(xiàn)與有源層的覆蓋連接，形成的溝道長度無需再考慮源漏極配線與過孔之間的覆蓋公差，能夠減小溝道的長度，進(jìn)一步能夠提高薄膜晶體管的開啟電流，提高薄膜晶體管的整體性能。
[0078]顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
【權(quán)利要求】
1.一種薄膜晶體管，其特征在于，包括有源層，覆蓋于所述有源層之上的刻蝕阻擋層，以及位于所述刻蝕阻擋層之上的源電極和漏電極，其中， 所述刻蝕阻擋層具有一過孔，所述過孔側(cè)壁暴露刻蝕阻擋層側(cè)斷面，所述過孔底面暴露有源層表面； 所述源電極覆蓋所述過孔側(cè)壁暴露的所述刻蝕阻擋層的第一側(cè)斷面、以及所述過孔底面暴露的所述有源層的第一表面區(qū)域； 所述漏電極覆蓋所述過孔側(cè)壁暴露的所述刻蝕阻擋層的第二側(cè)斷面、以及所述過孔底面暴露的所述有源層的第二表面區(qū)域； 所述第一側(cè)斷面與所述第二側(cè)斷面不重疊，所述第一表面區(qū)域與所述第二表面區(qū)域不重疊。
2.如權(quán)利要求1所述的薄膜晶體管，其特征在于，所述有源層具有一容置空間，所述容置空間位于有源層被所述過孔底面暴露、且未被所述源電極和所述漏電極覆蓋的部分。
3.如權(quán)利要求1所述的薄膜晶體管，其特征在于，所述過孔底面暴露的、且未被所述源電極和所述漏電極覆蓋的有源層為絕緣體。
4.如權(quán)利要求1至3任一項(xiàng)所述的薄膜晶體管，其特征在于，所述過孔在平行于所述有源層表面方向上的截面圖形為橢圓形。
5.如權(quán)利要求1至3任一項(xiàng)所述的薄膜晶體管，其特征在于，所述過孔在平行于所述有源層表面方向上的截面圖形為長條形。
6.—種陣列基板,其特征在于,包括權(quán)利要求1-5任一項(xiàng)所述的薄膜晶體管。
7.—種顯示裝置，其特征在于，包括權(quán)利要求6所述的陣列基板。
8.一種薄膜晶體管的制作方法，其特征在于，包括: 依次形成柵極、柵極絕緣層、有源層和刻蝕阻擋層； 對所述刻蝕阻擋層進(jìn)行過孔工藝，形成一側(cè)壁暴露刻蝕阻擋層側(cè)斷面、底面暴露有源層表面的過孔； 形成源漏金屬層，并采用構(gòu)圖工藝形成源電極和漏電極，并使所述源電極覆蓋所述刻蝕阻擋層的第一側(cè)斷面、以及所述有源層的第一表面區(qū)域，使所述漏電極覆蓋所述刻蝕阻擋層的第二側(cè)斷面、以及所述有源層的第二表面區(qū)域，其中，所述第一側(cè)斷面與所述第二側(cè)斷面不重疊，所述第一表面區(qū)域與所述第二表面區(qū)域不重疊。
9.如權(quán)利要求8所述的方法，其特征在于，采用構(gòu)圖工藝形成源電極和漏電極時，該方法還包括: 去除部分有源層，所述有源層中被去除部分為所述過孔底面暴露的、且未被所述源電極和所述漏電極覆蓋的部分。
10.如權(quán)利要求8所述的方法，其特征在于，采用構(gòu)圖工藝形成源電極和漏電極之后，該方法還包括: 絕緣化部分有源層，所述有源層中被絕緣化部分為所述過孔底面暴露的、且未被所述源電極和所述漏電極覆蓋的部分。
11.如權(quán)利要求8-10任一項(xiàng)所述的方法，其特征在于，對所述刻蝕阻擋層進(jìn)行過孔工藝，具體包括: 對所述刻蝕阻擋層進(jìn)行構(gòu)圖，形成在平行于所述有源層表面方向上的截面圖形為橢圓形的過孔。
12.如權(quán)利要求8-10任一項(xiàng)所述的方法，其特征在于，對所述刻蝕阻擋層進(jìn)行過孔工藝，具體包括: 對所述刻蝕阻擋層進(jìn)行構(gòu)圖 ，形成在平行于所述有源層表面方向上的截面圖形為長條形的過孔。
【文檔編號】H01L29/786GK103618004SQ201310485050
【公開日】2014年3月5日 申請日期:2013年10月16日 優(yōu)先權(quán)日:2013年10月16日
【發(fā)明者】鄭在紋, 崔仁哲, 崔星花 申請人:京東方科技集團(tuán)股份有限公司, 重慶京東方光電科技有限公司