一種多柵soi-ldmos器件結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明提供一種多柵SOI-LDMOS器件結(jié)構(gòu)，包括：SOI襯底，包括硅襯底、埋氧層及頂硅層；有源區(qū)，形成于所述頂硅層中，包括依次相連的源區(qū)、溝道區(qū)、漂移區(qū)、淺摻雜漏區(qū)、及漏區(qū)；多晶硅柵，包括結(jié)合于所述溝道區(qū)表面的柵氧層及多晶硅層，所述多晶硅柵被至少一個介質(zhì)層隔成至少兩個短柵結(jié)構(gòu)，且對應(yīng)所述介質(zhì)層下方的溝道區(qū)中形成有與所述溝道區(qū)摻雜類型相反的重?fù)诫s區(qū)域。本發(fā)明的多柵SOI-LDMOS器件結(jié)構(gòu)，有較高的擊穿電壓，跨導(dǎo)特性較好，正向?qū)娮栎^小，自熱效應(yīng)較低等特點；由于短柵之間存在與溝道摻雜類型相反的重?fù)诫s區(qū)域，當(dāng)器件受到輻照時，這些重?fù)诫s區(qū)域相當(dāng)于復(fù)合中心，為輻照產(chǎn)生的電子空穴對提供了大量的復(fù)合中心，從而提高器件整體的抗輻照性能。
【專利說明】—種多柵so1-ldmos器件結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體器件結(jié)構(gòu)，特別是涉及一種多柵so1-ldmos器件結(jié)構(gòu)。
【背景技術(shù)】
[0002]當(dāng)代功率集成電路被廣泛應(yīng)用于電力控制系統(tǒng)、汽車電子、顯示器件驅(qū)動、通信和照明等日常消費領(lǐng)域以及國防、航天等諸多重要領(lǐng)域，隨著其應(yīng)用領(lǐng)域的不斷擴大，對其核心部分的高壓器件的要求也越來越高，尤其要求在保證擊穿電壓的前提下，盡可能地降低器件的導(dǎo)通電阻來提高器件性能，降低功耗。傳統(tǒng)高壓器件存在比導(dǎo)通電阻(SpecificOn-Resistance, Ron, sp)與擊穿電壓(Breakdown Voltage, BV) 2.5 次方的“娃極限”關(guān)系(Ron, sp mBV2 5)，隨著器件擊穿電壓的提高，在高壓應(yīng)用時器件的比導(dǎo)通電阻會急劇增加。超結(jié)(Super Junction, SJ)結(jié)構(gòu)打破了“硅極限”，使得器件比導(dǎo)通電阻與擊穿電壓之間的關(guān)系變?yōu)镽on，sp - BV1-32, 1.32次方的指數(shù)關(guān)系較傳統(tǒng)2.5次方的指數(shù)關(guān)系極大地降低了器件的比導(dǎo)通電阻，從而拓展了功率MOS器件在高壓領(lǐng)域的應(yīng)用，但是在工藝上很難實現(xiàn)P、n柱區(qū)的完全耗盡，并且襯底的輔助耗盡效應(yīng)也將引起漂移區(qū)電場分布不均勻從而導(dǎo)致?lián)舸╇妷翰宦劇?br> [0003]LDMOS(Lateral Double-diffused M0SFET)是高壓集成電路(High VoltageIntegrated Circuit,HVIC)和功率集成電路(Power Integrated Circuit,PIC)的關(guān)鍵技術(shù)。其主要特征在于溝道區(qū)和漏區(qū)之間加入一段相對較長的輕摻雜漂移區(qū)，該漂移區(qū)摻雜類型與漏端一致，通過加入漂移區(qū)，可以起到分擔(dān)擊穿電壓的作用。
[0004]高壓LDMOS已經(jīng)廣泛被應(yīng)用于射頻、微波、電力電子、光伏、汽車電子以及國防軍事等領(lǐng)域。在橫向功率器件的設(shè)計過程中，必須綜合考慮擊穿電壓、導(dǎo)通電阻、工藝復(fù)雜度以及可靠性等因素的相互影響，使其達(dá)到一個較為合理的折中。通常某一方面性能的提高往往會導(dǎo)致其它方面性能的退化，擊穿電壓和導(dǎo)通電阻即存在著這樣的矛盾關(guān)系。如何在提高擊穿電壓的同時能夠保持導(dǎo)通電阻的不變或者保持擊穿電壓不變的情況下減小導(dǎo)通電阻成為相關(guān)領(lǐng)域廣大研究者追求的目標(biāo)。同時工藝的復(fù)雜程度也是衡量一種器件結(jié)構(gòu)能否被產(chǎn)業(yè)化生產(chǎn)的重要指標(biāo)。
[0005]現(xiàn)有的一種SO1-LDMOS器件結(jié)構(gòu)如圖1所示，SOI襯底，包括硅襯底、埋氧層及頂硅層；有源區(qū)，形成于所述頂硅層中，包括依次相連的源區(qū)104及105、溝道區(qū)106、漂移區(qū)107、淺摻雜漏108、及漏區(qū)109 ;以及多晶硅柵，包括結(jié)合于所述溝道區(qū)表面的柵氧層110及多晶硅層111，所述漂移區(qū)107及淺摻雜漏108表面形成有場氧化層112，所述多晶硅柵及所述場氧化層表面形成有金屬電極113。這種傳統(tǒng)的單柵結(jié)構(gòu)的S01-LDM0S器件結(jié)構(gòu)，雖然具有了較好的擊穿特性，其擊穿電壓較高，但是，這種結(jié)構(gòu)的S01-LDM0S器件結(jié)構(gòu)的跨導(dǎo)特性較差，正向?qū)娮栎^大，自熱效應(yīng)等較高，器件整體的抗輻照性能不夠理想。因此，必須對這種S01-LDM0S器件結(jié)構(gòu)進行改進，使其更符合實際應(yīng)用的需求。
[0006]鑒于以上原因，本發(fā)明提供一種多柵so1-ldmos器件結(jié)構(gòu)，在保持較好的擊穿特性的同時，優(yōu)化其跨導(dǎo)特性、正向?qū)娮?、自熱效?yīng)等，并提高器件整體的抗輻照性能。
【發(fā)明內(nèi)容】

[0007]鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種多柵so1-ldmos器件結(jié)構(gòu)，用于解決現(xiàn)有技術(shù)中單柵so1-ldmos器件結(jié)構(gòu)的跨導(dǎo)特性、正向?qū)娮?、自熱效?yīng)等性能、及整體的抗輻照性能較差的問題。
[0008]為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種多柵so1-ldmos器件結(jié)構(gòu)，至少包括:
[0009]SOI襯底，包括硅襯底、埋氧層及頂硅層；
[0010]有源區(qū)，形成于所述頂硅層中，包括依次相連的源區(qū)、溝道區(qū)、漂移區(qū)、淺摻雜漏、及漏區(qū)；
[0011]多晶硅柵，包括結(jié)合于所述溝道區(qū)表面的柵氧層及多晶硅層，所述多晶硅柵被至少一個介質(zhì)層隔成至少兩個短柵結(jié)構(gòu)，且對應(yīng)所述介質(zhì)層下方的溝道區(qū)中形成有與所述溝道區(qū)摻雜類型相反的重?fù)诫s區(qū)域。
[0012]作為本發(fā)明的多柵so1-ldmos器件結(jié)構(gòu)的一種優(yōu)選方案，所述重?fù)诫s區(qū)域的摻雜濃度大于所述漂移區(qū)的摻雜濃度，所述重?fù)诫s區(qū)域的摻雜濃度為lel8?Ie21/cm3。
[0013]作為本發(fā)明的多柵S01-LDM0S器件結(jié)構(gòu)的一種優(yōu)選方案,所述多晶娃柵被2個以上的介質(zhì)層隔成多個短柵結(jié)構(gòu)。
[0014]進一步地，所述多晶硅柵被3個介質(zhì)層隔成4個短柵結(jié)構(gòu)。
[0015]作為本發(fā)明的多柵S01-LDM0S器件結(jié)構(gòu)的一種優(yōu)選方案，所述短柵結(jié)構(gòu)的長度為
0.02?4 iim，相鄰兩個短柵結(jié)構(gòu)之間的距離為0.05?2iim。
[0016]作為本發(fā)明的多柵SO1-LDMOS器件結(jié)構(gòu)的一種優(yōu)選方案，所述介質(zhì)層的材料為包括二氧化硅、氮化硅的高介電常數(shù)的氧化物或氮化物。
[0017]作為本發(fā)明的多柵S01-LDM0S器件結(jié)構(gòu)的一種優(yōu)選方案，所述源區(qū)包括重?fù)诫sN型區(qū)及重?fù)诫sP型區(qū)。
[0018]作為本發(fā)明的多柵S01-LDM0S器件結(jié)構(gòu)的一種優(yōu)選方案，所述溝道區(qū)的摻雜類型為P型，所述漂移區(qū)、淺摻雜漏區(qū)及漏區(qū)的摻雜類型為N型，所述重?fù)诫s區(qū)域的摻雜類型為N型。
[0019]作為本發(fā)明的多柵S01-LDM0S器件結(jié)構(gòu)的一種優(yōu)選方案，所述溝道區(qū)的摻雜類型為N型，所述漂移區(qū)、淺摻雜漏及漏區(qū)的摻雜類型為P型，所述重?fù)诫s區(qū)域的摻雜類型為P型。
[0020]作為本發(fā)明的多柵S01-LDM0S器件結(jié)構(gòu)的一種優(yōu)選方案，所述漂移區(qū)表面結(jié)合有場氧化層，所述場氧化層可以是二氧化硅、氮化硅以及其他氧化物或氮化物，所述多晶硅柵及靠近所述多晶硅柵一側(cè)的部分場氧化層表面覆蓋有金屬層。
[0021]如上所述，本發(fā)明提供一種多柵SO1-LDMOS器件結(jié)構(gòu)，至少包括:S0I襯底，包括硅襯底、埋氧層及頂硅層；有源區(qū)，形成于所述頂硅層中，包括依次相連的源區(qū)、溝道區(qū)、漂移區(qū)、淺摻雜漏區(qū)、及漏區(qū)；多晶硅柵，包括結(jié)合于所述溝道區(qū)表面的柵氧層及多晶硅層，所述多晶硅柵被至少一個介質(zhì)層隔成至少兩個短柵結(jié)構(gòu)，且對應(yīng)所述介質(zhì)層下方的溝道區(qū)中形成有與所述溝道區(qū)摻雜類型相反的重?fù)诫s區(qū)域。本發(fā)明的多柵so1-ldmos器件結(jié)構(gòu)，有較高的擊穿電壓，跨導(dǎo)特性較好，正向?qū)娮栎^小，自熱效應(yīng)較低等特點；而且，由于短柵之間存在與溝道摻雜類型相反的重?fù)诫s區(qū)域，當(dāng)器件受到輻照時，這些重參雜區(qū)域相當(dāng)于復(fù)合中心，為輻照產(chǎn)生的電子空穴對提供了大量的復(fù)合中心，從而提了高器件整體的抗輻照性能。
【專利附圖】

【附圖說明】
[0022]圖1顯示為傳統(tǒng)的單柵S01-LDM0S器件結(jié)構(gòu)示意圖。
[0023]圖2顯示為本發(fā)明的雙柵S01-LDM0S器件結(jié)構(gòu)示意圖。
[0024]圖3顯示為本發(fā)明的四柵S01-LDM0S器件結(jié)構(gòu)示意圖。
[0025]圖4顯示為傳統(tǒng)的單柵S01-LDM0S器件結(jié)構(gòu)、雙柵S01-LDM0S器件結(jié)構(gòu)、及四柵SO1-LDMOS器件結(jié)構(gòu)的擊穿特性仿真對比圖。
[0026]圖5顯示為傳統(tǒng)的單柵S01-LDM0S器件結(jié)構(gòu)、雙柵S01-LDM0S器件結(jié)構(gòu)、及多柵SO1-LDMOS器件結(jié)構(gòu)的跨導(dǎo)特性仿真對比圖。
[0027]圖6顯示為傳統(tǒng)的單柵S01-LDM0S器件結(jié)構(gòu)、雙柵S01-LDM0S器件結(jié)構(gòu)、及多柵SO1-LDMOS器件結(jié)構(gòu)的導(dǎo)通電阻仿真對比圖。
[0028]圖7顯示為傳統(tǒng)的單柵S01-LDM0S器件結(jié)構(gòu)、雙柵S01-LDM0S器件結(jié)構(gòu)、及多柵SO1-LDMOS器件結(jié)構(gòu)的自熱效應(yīng)仿真對比圖。
[0029]元件標(biāo)號說明
[0030]201硅襯底
[0031]202埋氧層
[0032]204 及 205 源區(qū)
[0033]204重?fù)诫sP型區(qū)
[0034]205重?fù)诫sN型區(qū)
[0035]206溝道區(qū)
[0036]207漂移區(qū)
[0037]208淺摻雜漏區(qū)
[0038]209漏區(qū)
[0039]210柵氧層
[0040]211多晶硅層
[0041]212場氧化層
[0042]213金屬層
[0043]214介質(zhì)層
[0044]215重?fù)诫s區(qū)域
【具體實施方式】
[0045]以下通過特定的具體實例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的【具體實施方式】加以實施或應(yīng)用，本說明書中的各項細(xì)節(jié)也可以基于不同觀點與應(yīng)用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。
[0046]請參閱圖2~圖7。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0047]實施例1
[0048]如圖2所示，本實施例提供一種多柵S01-LDM0S器件結(jié)構(gòu)，至少包括:
[0049]SOI襯底，包括硅襯底201、埋氧層202及頂硅層；
[0050]有源區(qū)204及205，形成于所述頂硅層中，包括依次相連的源區(qū)204及205、溝道區(qū)206、漂移區(qū)207、淺摻雜漏區(qū)208、及漏區(qū)209 ；
[0051]多晶硅柵，包括結(jié)合于所述溝道區(qū)206表面的柵氧層210及多晶硅層211，所述多晶硅柵被至少一個介質(zhì)層214隔成至少兩個短柵結(jié)構(gòu)，且對應(yīng)所述介質(zhì)層214下方的溝道區(qū)206中形成有與所述溝道區(qū)206摻雜類型相反的重?fù)诫s區(qū)域215。
[0052]所述源區(qū)204及205，作為示例，包括所述源區(qū)204及205包括重?fù)诫sN型區(qū)205及重?fù)诫sP型區(qū)204，且所述重?fù)诫sN型區(qū)205與所述溝道區(qū)206相接。所述源區(qū)204及205表面形成有金屬或金屬娃化物,用于源區(qū)204及205的電性引出。
[0053]所述溝道區(qū)206，作為示例，其摻雜類型為P型，所述溝道區(qū)206在多晶硅柵上加載正電壓時反型為N型，使源區(qū)204及205和漏區(qū)209之間實現(xiàn)導(dǎo)通。
[0054]所述漂移區(qū)207，作為示例，其摻雜類型為N型輕摻雜，可以增大器件的擊穿電壓。
[0055]所述淺摻雜漏區(qū)208與所述漏區(qū)209相連,所述淺摻雜漏區(qū)208為N型輕摻雜,可以增大器件的擊穿電壓，所述漏區(qū)209的摻雜類型為N型重?fù)诫s，所述漏區(qū)209表面結(jié)合有金屬或金屬硅化物，用于漏區(qū)209電性的引出。
[0056]所述多晶硅柵，包括結(jié)合于所述溝道區(qū)206表面的柵氧層210及多晶硅層211，在本實施例中，所述多晶硅柵被I個介質(zhì)層214隔成2個短柵結(jié)構(gòu)，且對應(yīng)所述介質(zhì)層214下方的溝道區(qū)206中形成有與所述溝道區(qū)206摻雜類型相反的重?fù)诫s區(qū)域215。在本實施例中，所述介質(zhì)層214為二氧化硅層。當(dāng)然，在其它的實施例中，所述介質(zhì)層214的材料也可以是如氮化硅或高介電常數(shù)氧化物等其它介質(zhì)材料。
[0057]所述重?fù)诫s區(qū)域215，其摻雜濃度大于所述漂移區(qū)207的摻雜濃度，作為示例，所述重?fù)诫s區(qū)域215的摻雜濃度為lel8?le21/cm3。由于所述短柵結(jié)構(gòu)之間存在與溝道摻雜類型相反的重?fù)诫s區(qū)域215，當(dāng)器件受到輻照時，這些重參雜區(qū)域相當(dāng)于復(fù)合中心，為輻照產(chǎn)生的電子空穴對提供了大量的復(fù)合中心，從而提了高器件整體的抗輻照性能。
[0058]作為示例，所述短柵結(jié)構(gòu)的長度為0.02?4pm，相鄰兩個短柵結(jié)構(gòu)之間的距離為
0.05?2 y m。在本實施例中，對于雙柵結(jié)構(gòu)，每個短柵長度為2 u m,相鄰兩個短柵結(jié)構(gòu)之間距離為I U m ；
[0059]作為示例，所述漂移區(qū)207表面結(jié)合有場氧化層212，所述多晶硅柵及靠近所述多晶娃柵一側(cè)的部分場氧化層212表面覆蓋有金屬層213。
[0060]實施例2
[0061]如圖3所示，本實施例提供一種多柵S01-LDM0S器件結(jié)構(gòu)，至少包括:
[0062]SOI襯底，包括硅襯底201、埋氧層202及頂硅層；
[0063]有源區(qū)204及205，形成于所述頂硅層中，包括依次相連的源區(qū)204及205、溝道區(qū)206、漂移區(qū)207、淺摻雜漏區(qū)208、及漏區(qū)209 ；[0064]多晶硅柵，包括結(jié)合于所述溝道區(qū)206表面的柵氧層210及多晶硅層211，所述多晶硅柵被至少一個介質(zhì)層214隔成至少兩個短柵結(jié)構(gòu)，且對應(yīng)所述介質(zhì)層214下方的溝道區(qū)206中形成有與所述溝道區(qū)206摻雜類型相反的重?fù)诫s區(qū)域215。
[0065]所述源區(qū)204及205，作為示例，包括所述源區(qū)204及205包括重?fù)诫sN型區(qū)205及重?fù)诫sP型區(qū)204，且所述重?fù)诫sN型區(qū)205與所述溝道區(qū)206相接。所述源區(qū)204及205表面形成有金屬或金屬娃化物,用于源區(qū)204及205的電性引出。
[0066]所述溝道區(qū)206，作為示例，其摻雜類型為P型，所述溝道區(qū)206在多晶硅柵上加載正電壓時反型為N型，使源區(qū)204及205和漏區(qū)209之間實現(xiàn)導(dǎo)通。
[0067]所述漂移區(qū)207，作為示例，其摻雜類型為N型輕摻雜，可以增大器件的擊穿電壓。
[0068]所述淺摻雜漏208與所述漏區(qū)209相連，所述淺摻雜漏208為N型輕摻雜，可以增大器件的擊穿電壓，所述漏區(qū)209的摻雜類型為N型重?fù)诫s，所述漏區(qū)209表面結(jié)合有金屬或金屬硅化物，用于漏區(qū)209電性的引出。
[0069]所述多晶硅柵，包括結(jié)合于所述溝道區(qū)206表面的柵氧層210及多晶硅層211，作為示例，所述多晶硅柵被2個以上的介質(zhì)層214隔成多個短柵結(jié)構(gòu)。在本實施例中，所述多晶硅柵被3個介質(zhì)層214隔成4個短柵結(jié)構(gòu)，且對應(yīng)多個介質(zhì)層214下方的溝道區(qū)206中形成有與所述溝道區(qū)206摻雜類型相反的重?fù)诫s區(qū)域215。在本實施例中，所述介質(zhì)層214為二氧化硅層。當(dāng)然，在其它的實施例中，所述介質(zhì)層214的材料也可以是如氮化硅等其它介質(zhì)材料。
[0070]所述重?fù)诫s區(qū)域215，其摻雜濃度大于所述漂移區(qū)207的摻雜濃度，作為示例，所述重?fù)诫s區(qū)域215的摻雜濃度為lel8~le21/cm3。由于所述短柵結(jié)構(gòu)之間存在與溝道摻雜類型相反的重?fù)诫s區(qū)域215，當(dāng)·器件受到輻照時，這些重參雜區(qū)域相當(dāng)于復(fù)合中心，為輻照產(chǎn)生的電子空穴對提供了大量的復(fù)合中心，從而提了高器件整體的抗輻照性能。
[0071]作為示例，所述短柵結(jié)構(gòu)的長度為0.02~4pm，相鄰兩個短柵結(jié)構(gòu)之間的距離為
0.05~2i!m。在本實施例中，所述短柵結(jié)構(gòu)的長度為I Pm，相鄰兩個短柵結(jié)構(gòu)之間的距離為 I ii m。
[0072]作為示例，所述漂移區(qū)207表面結(jié)合有場氧化層212，所述場氧化層212為高介電常數(shù)的氧化物或氮化物，在本實施例為二氧化硅，所述多晶硅柵及靠近所述多晶硅柵一側(cè)的部分場氧化層212表面覆蓋有金屬層213。
[0073]如圖1~圖7所示，圖1顯示為傳統(tǒng)的單柵S01-LDM0S器件結(jié)構(gòu)示意圖，圖2顯示為本發(fā)明實施例1中的雙柵S01-LDM0S器件結(jié)構(gòu)示意圖，圖3顯示為本發(fā)明實施例2中的四柵S01-LDM0S器件結(jié)構(gòu)示意圖。
[0074]圖4顯示為傳統(tǒng)單柵S01-LDM0S器件結(jié)構(gòu)(One gate_LDM0S)、雙柵SO1-LDMOS器件結(jié)構(gòu)(Two gate-LDMOS)、及四柵SO1-LDMOS器件結(jié)構(gòu)(Four gate-LDMOS)的擊穿特性仿真對比圖，可以看出，相比于單柵S01-LDM0S器件結(jié)構(gòu)來說，雙柵S01-LDM0S器件結(jié)構(gòu)、及四柵S01-LDM0S器件結(jié)構(gòu)的擊穿特性沒有惡化，還有一定的提高。
[0075]圖5顯示為傳統(tǒng)單柵S01-LDM0S器件結(jié)構(gòu)(One gate-LDMOS)、雙柵S01-LDM0S器件結(jié)構(gòu)(Two gate-LDMOS)、及四柵S01-LDM0S器件結(jié)構(gòu)(Four gate-LDMOS)的跨導(dǎo)特性仿真對比圖，可以看出，相比于單柵S01-LDM0S器件結(jié)構(gòu)來說，雙柵S01-LDM0S器件結(jié)構(gòu)、及四柵S01-LDM0S器件結(jié)構(gòu)的跨導(dǎo)明顯增大。從圖中可以算出，相比于單柵S01-LDM0S器件結(jié)構(gòu)，雙柵SO1-LDMOS器件結(jié)構(gòu)的跨導(dǎo)增加了 23.1%，四柵SO1-LDMOS器件結(jié)構(gòu)的跨導(dǎo)增加了35.1%。
[0076]圖6顯示為傳統(tǒng)單柵S01-LDM0S器件結(jié)構(gòu)(One gate-LDMOS)、雙柵SO1-LDMOS器件結(jié)構(gòu)(Two gate-LDMOS)、及四柵SO1-LDMOS器件結(jié)構(gòu)(Four gate-LDMOS)的導(dǎo)通電阻仿真對比圖，可以看出，相比于單柵S01-LDM0S器件結(jié)構(gòu)來說，雙柵S01-LDM0S器件結(jié)構(gòu)、及四柵S01-LDM0S器件結(jié)構(gòu)的導(dǎo)通電阻顯著降低。從圖中可以算出，相比于單柵S01-LDM0S器件結(jié)構(gòu)，雙柵S01-LDM0S器件結(jié)構(gòu)的導(dǎo)通電阻降低了了 22.9%，四柵S01-LDM0S器件結(jié)構(gòu)的導(dǎo)通電阻降低了 33.1%。
[0077]圖7顯示為傳統(tǒng)單柵S01-LDM0S器件結(jié)構(gòu)(One gate-LDMOS)、雙柵S01-LDM0S器件結(jié)構(gòu)(Two gate-LDMOS)、及四柵S01-LDM0S器件結(jié)構(gòu)(Four gate-LDMOS)的自熱效應(yīng)(self-heating)仿真對比圖，可以看出，相比于單柵S01-LDM0S器件結(jié)構(gòu)來說，雙柵S01-LDM0S器件結(jié)構(gòu)、及四柵S01-LDM0S器件結(jié)構(gòu)的自熱效應(yīng)顯著降低。
[0078]另外，對于雙柵S01-LDM0S器件結(jié)構(gòu)、及四柵S01-LDM0S器件結(jié)構(gòu)來說，由于其短柵結(jié)構(gòu)之間存在與溝道摻雜類型相反的重?fù)诫s區(qū)域215，當(dāng)器件受到輻照時，這些重參雜區(qū)域相當(dāng)于復(fù)合中心，為輻照產(chǎn)生的電子空穴對提供了大量的復(fù)合中心，從而可以提高器件整體的抗輻照性能。
[0079]實施例3
[0080]本實施例提供一種多柵S01-LDM0S器件結(jié)構(gòu)，其基本結(jié)構(gòu)如實施例1，其中，所述源區(qū)包括重?fù)诫sN型區(qū)及重?fù)诫sP型區(qū)，且所述重?fù)诫sP型區(qū)與所述溝道區(qū)相接；所述溝道區(qū)的摻雜類型為N型，所述漂移區(qū)、淺摻雜漏及漏區(qū)的摻雜類型為P型，所述重?fù)诫s區(qū)域的摻雜類型為P型。
[0081]實施例4
[0082]本實施例提供一種多柵S01-LDM0S器件結(jié)構(gòu)，其基本結(jié)構(gòu)如實施例2，其中，所述源區(qū)包括重?fù)诫sN型區(qū)及重?fù)诫sP型區(qū)，且所述重?fù)诫sP型區(qū)與所述溝道區(qū)相接；所述溝道區(qū)的摻雜類型為N型，所述漂移區(qū)、淺摻雜漏及漏區(qū)的摻雜類型為P型，所述重?fù)诫s區(qū)域的摻雜類型為P型。
[0083]如上所述，本發(fā)明提供一種多柵S01-LDM0S器件結(jié)構(gòu)，至少包括:S0I襯底，包括硅襯底201、埋氧層202及頂硅層；有源區(qū)204及205，形成于所述頂硅層中，包括依次相連的源區(qū)204及205、溝道區(qū)206、漂移區(qū)207、淺摻雜漏208、及漏區(qū)209 ;多晶硅柵，包括結(jié)合于所述溝道區(qū)206表面的柵氧層210及多晶硅層211，所述多晶硅柵被至少一個介質(zhì)層214隔成至少兩個短柵結(jié)構(gòu)，且對應(yīng)所述介質(zhì)層214下方的溝道區(qū)206中形成有與所述溝道區(qū)206摻雜類型相反的重?fù)诫s區(qū)域215。本發(fā)明的多柵S01-LDM0S器件結(jié)構(gòu)，有較高的擊穿電壓，跨導(dǎo)特性較好，正向?qū)娮栎^小，自熱效應(yīng)等較低；而且，由于短柵之間存在與溝道摻雜類型相反的重?fù)诫s區(qū)域，當(dāng)器件受到輻照時，這些重參雜區(qū)域相當(dāng)于復(fù)合中心，為輻照產(chǎn)生的電子空穴對提供了大量的復(fù)合中心，從而提了高器件整體的抗輻照性能。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點而具高度產(chǎn)業(yè)利用價值。
[0084]上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬【技術(shù)領(lǐng)域】中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
【權(quán)利要求】
1.一種多柵SO1-LDMOS器件結(jié)構(gòu)，其特征在于，至少包括: SOI襯底,包括娃襯底、埋氧層及頂娃層； 有源區(qū)，形成于所述頂硅層中，包括依次相連的源區(qū)、溝道區(qū)、漂移區(qū)、淺摻雜漏區(qū)、及漏區(qū)； 多晶硅柵，包括結(jié)合于所述溝道區(qū)表面的柵氧層及多晶硅層，所述多晶硅柵被至少一個介質(zhì)層隔成至少兩個短柵結(jié)構(gòu)，且對應(yīng)所述介質(zhì)層下方的溝道區(qū)中形成有與所述溝道區(qū)摻雜類型相反的重?fù)诫s區(qū)域。
2.根據(jù)權(quán)利要求1所述的多柵S01-LDM0S器件結(jié)構(gòu)，其特征在于:所述重?fù)诫s區(qū)域的摻雜濃度大于所述漂移區(qū)的摻雜濃度，所述重?fù)诫s區(qū)域的摻雜濃度為IelS~le21/cm3。
3.根據(jù)權(quán)利要求1所述的多柵S01-LDM0S器件結(jié)構(gòu)，其特征在于:所述多晶硅柵被2個以上的介質(zhì)層隔成多個短柵結(jié)構(gòu)。
4.根據(jù)權(quán)利要求3所述的多柵S01-LDM0S器件結(jié)構(gòu)，其特征在于:所述多晶硅柵被3個介質(zhì)層隔成4個短柵結(jié)構(gòu)。
5.根據(jù)權(quán)利要求1所述的多柵S01-LDM0S器件結(jié)構(gòu)，其特征在于:所述短柵結(jié)構(gòu)的長度為0.02~4 i! m,相鄰兩個短柵結(jié)構(gòu)之間的距離為0.05~2iim。
6.根據(jù)權(quán)利要求1所述的多柵S01-LDM0S器件結(jié)構(gòu)，其特征在于:所述介質(zhì)層的材料為包括二氧化硅、氮化硅的高介電常數(shù)的氧化物或氮化物。
7.根據(jù)權(quán)利要求1所述的多柵S01-LDM0S器件結(jié)構(gòu)，其特征在于:所述源區(qū)包括重?fù)诫sN型區(qū)及重?fù)诫sP型區(qū)。
8.根據(jù)權(quán)利要求1所述的多柵S01-LDM0S器件結(jié)構(gòu)，其特征在于:所述溝道區(qū)的摻雜類型為P型，所述漂移區(qū)、淺摻雜漏及漏區(qū)的摻雜類型為N型，所述重?fù)诫s區(qū)域的摻雜類型為N型。
9.根據(jù)權(quán)利要求1所述的多柵S01-LDM0S器件結(jié)構(gòu)，其特征在于:所述溝道區(qū)的摻雜類型為N型，所述漂移區(qū)、淺摻雜漏及漏區(qū)的摻雜類型為P型，所述重?fù)诫s區(qū)域的摻雜類型為P型。
10.根據(jù)權(quán)利要求1所述的多柵S01-LDM0S器件結(jié)構(gòu)，其特征在于:所述漂移區(qū)表面結(jié)合有場氧化層，所述場氧化層為氧化物或氮化物，所述多晶硅柵及靠近所述多晶硅柵一側(cè)的部分場氧化層表面覆蓋有金屬層。
【文檔編號】H01L29/06GK103594517SQ201310505168
【公開日】2014年2月19日 申請日期:2013年10月24日 優(yōu)先權(quán)日:2013年10月24日
【發(fā)明者】趙清太, 徐大偉, 西格弗里德曼特爾, 俞躍輝, 程新紅 申請人:中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所, 于利希研究中心股份有限公司