半導體封裝件及其制法
【專利摘要】一種半導體封裝件及其制法，該半導體封裝件的制法包括：提供第一封裝基板及第二封裝基板，該第一封裝基板具有多個第一電性接觸墊及形成其上的第一金屬柱，該第二封裝基板具有多個第二電性接觸墊、形成其上的第二金屬柱及設于該具有第二電性接觸墊的表面上的半導體芯片；接置該第一封裝基板于該第二封裝基板的第二金屬柱上，該第一封裝基板以其多個第一電性接觸墊上的第一金屬柱對應電性連接該第二金屬柱；以及于該第一封裝基板與第二封裝基板之間形成包覆該第一金屬柱與第二金屬柱的封裝膠體。本發(fā)明能有效避免半導體封裝件的焊料橋接現象，進而增進產品良率與可靠度。
【專利說明】半導體封裝件及其制法

【技術領域】
[0001]本發(fā)明涉及一種半導體封裝件及其制法，尤指一種層疊式的半導體封裝件及其制法。

【背景技術】
[0002]隨著時代的進步，現今電子產品均朝向微型化、多功能、高電性及高速運作的方向發(fā)展，為了配合此一發(fā)展趨勢，半導體業(yè)者莫不積極研發(fā)能整合有多個個芯片的半導體裝置的堆棧式半導體封裝件(stacked package),藉以符合電子產品的需求。
[0003]圖1所示者，現有的堆棧式半導體封裝件的剖面圖。
[0004]如圖所示，該堆棧式半導體封裝件包括一第一半導體封裝件10、以及一堆棧于該第一半導體封裝件10上并與該第一半導體封裝件10電性連接的第二半導體封裝件11。
[0005]該第一半導體封裝件10包括:一芯片承載件101 ;至少一安置于該芯片承載件101上的半導體芯片102 ;—提供該半導體芯片102電性連接至該芯片承載件101的第一導電組件103 ;—位于該半導體芯片102上方的電路板104 ;—用以支撐并提供該電路板104電性連接至該芯片承載件101的焊球105 形成于該芯片承載件101與該電路板104間，且用以包覆該半導體芯片102與焊球105，并外露出該電路板104上表面的封裝膠體106 ；以及一用以提供該半導體芯片102電性連接至外界的第二導電組件107。藉由將該電路板104上表面外露出該第一半導體封裝件10的外表面，以提供至少一第二半導體封裝件11電性連接至該電路板104，以整合該第一半導體封裝件10與第二半導體封裝件11，形成一堆棧式半導體封裝件。
[0006]然而，由于該芯片承載件101與電路板104間以焊球105做為支撐與電性連接，隨著電子產品的I/o數量愈來愈多，在封裝件的尺寸大小不變的情況下，焊球105與焊球105間的間距必須縮小，導致容易使得發(fā)生焊料橋接的現象，進而造成產品良率過低及可靠度不佳等問題。
[0007]因此，如何避免上述現有技術中的種種問題，實已成為目前亟欲解決的課題。


【發(fā)明內容】

[0008]有鑒于上述現有技術的缺失，本發(fā)明提供一種半導體封裝件及其制法，能有效避免半導體封裝件的焊料橋接現象，進而增進產品良率與可靠度。
[0009]本發(fā)明的半導體封裝件的制法包括:提供第一封裝基板及第二封裝基板，該第一封裝基板具有相對的第一表面與第二表面，該第一表面具有多個第一電性接觸墊及形成于其上的第一金屬柱，該第二封裝基板具有相對的第三表面與第四表面，該第三表面具有多個第二電性接觸墊、形成于該第二電性接觸墊上的第二金屬柱及設于該第三表面上的半導體芯片；接置該第一封裝基板于該第二封裝基板的第二金屬柱上，使該第一封裝基板的第一金屬柱對應電性連接該第二金屬柱；以及于該第一封裝基板與第二封裝基板之間形成包覆該第一金屬柱與第二金屬柱的封裝膠體。
[0010]于一具體實施例中，該第一金屬柱上還形成有焊料凸塊，以電性連接該第二金屬柱；或者，該第二金屬柱上還形成有焊料凸塊，以電性連接該第一金屬柱。
[0011]于前述的半導體封裝件的制法中，于形成該封裝膠體后，還包括于該第二封裝基板的第四表面上形成多個導電組件，且于形成該封裝膠體后，還包括進行切單步驟。
[0012]依上所述的半導體封裝件的制法，于形成該封裝膠體后，還包括于該第一封裝基板的第二表面上接置電子組件，該電子組件為芯片或封裝件，該第一金屬柱與第二金屬柱的粗細不同，且該第二金屬柱較該第一金屬柱粗。
[0013]本發(fā)明還提供一種半導體封裝件，包括:第二封裝基板，具有相對的第三表面與第四表面，該第三表面具有多個第二電性接觸墊及形成于該第二電性接觸墊上的第二金屬柱；半導體芯片，其接置于該第二封裝基板的第三表面上；焊料凸塊，其形成于該第二金屬柱上；第一封裝基板，其具有相對的第一表面與第二表面，該第一表面具有多個第一電性接觸墊及形成于該第一電性接觸墊上的第一金屬柱，且該第一封裝基板以該第一金屬柱對應電性連接該焊料凸塊的方式接置于該第二封裝基板上；以及封裝膠體，其形成于該第一封裝基板與第二封裝基板之間，以包覆該第一金屬柱與第二金屬柱。
[0014]于本發(fā)明的半導體封裝件中，還包括多個導電組件，其形成于該第二封裝基板的第四表面上，且還包括電子組件，其接置于該第一封裝基板的第二表面上。
[0015]所述的半導體封裝件中，該電子組件為芯片或封裝件，該第一金屬柱與第二金屬柱的粗細不同，且該第二金屬柱較該第一金屬柱粗。
[0016]由上可知，本發(fā)明于二封裝基板上均形成有金屬柱，并藉由二金屬柱相互對應并電性連接以完成一半導體封裝件，由于該金屬柱所需的空間遠較現有的焊球小，因而可避免焊料橋接現象，并能有效增進產品良率與可靠度。

【專利附圖】

【附圖說明】
[0017]圖1所示者為現有的堆棧式半導體封裝件的剖面圖。
[0018]圖2A至圖2G所示者為本發(fā)明的半導體封裝件及其制法的剖視圖，其中，圖2A’為圖2A的另一實施例，圖2B’為圖2B的另一實施例，圖2C’為圖2C的另一實施例。
[0019]符號說明
[0020]10第一半導體封裝件
[0021]101芯片承載件
[0022]102,23半導體芯片
[0023]103第一導電組件
[0024]104電路板
[0025]105焊球
[0026]106、24封裝膠體
[0027]107第二導電組件
[0028]11第二半導體封裝件
[0029]21第一封裝基板
[0030]21a第一表面
[0031]21b第二表面
[0032]211第一電性接觸墊
[0033]212第三電性接觸墊
[0034]213第一金屬柱
[0035]214,225 焊料凸塊
[0036]22第二封裝基板
[0037]22a第二表面
[0038]22b第四表面
[0039]221第二電性接觸墊
[0040]222第四電性接觸墊
[0041]223第五電性接觸墊
[0042]224第二金屬柱
[0043]226第三金屬柱
[0044]231第四金屬柱
[0045]25導電組件
[0046]26電子組件。

【具體實施方式】
[0047]以下藉由特定的具體實施例說明本發(fā)明的實施方式，本領域技術人員可由本說明書所揭示的內容輕易地了解本發(fā)明的其它優(yōu)點及功效。
[0048]須知，本說明書所附圖式所繪示的結構、比例、大小等，均僅用以配合說明書所揭示的內容，以供本領域技術人員的了解與閱讀，并非用以限定本發(fā)明可實施的限定條件，故不具技術上的實質意義，任何結構的修飾、比例關系的改變或大小的調整，在不影響本發(fā)明所能產生的功效及所能達成的目的下，均應仍落在本發(fā)明所揭示的技術內容得能涵蓋的范圍內。同時，本說明書中所引用如「上」及「一」等用語，也僅為便于敘述的明了，而非用以限定本發(fā)明可實施的范圍，其相對關系的改變或調整，在無實質變更技術內容下，當也視為本發(fā)明可實施的范疇。
[0049]圖2A至圖2G所示者，其為本發(fā)明的半導體封裝件及其制法的剖視圖，其中，圖2A’為圖2A的另一實施例，圖2B’為圖2B的另一實施例，圖2C’為圖2C的另一實施例。
[0050]如圖2A所不,提供一第一封裝基板21,其具有相對的第一表面21a與第二表面21b，該第一表面21a與第二表面21b分別具有多個第一電性接觸墊211與多個第三電性接觸墊212，并于各該第一電性接觸墊211上依序形成第一金屬柱213與焊料凸塊214，形成該第一金屬柱213的材質可為銅?；蛘?如圖2A’所不,僅形成該第一金屬柱213,而未形成該焊料凸塊214。
[0051]如圖2B所示，提供一第二封裝基板22，其具有相對的第三表面22a與第四表面22b，該第三表面22a具有多個第二電性接觸墊221與多個第四電性接觸墊222，該第四表面22b具有多個第五電性接觸墊223，并于各該第二電性接觸墊221上形成第二金屬柱224，且于各該第四電性接觸墊222上形成第三金屬柱226，形成該第二金屬柱224的材質可為銅?；蛘撸鐖D2B’所示，于各該第二電性接觸墊221上依序形成該第二金屬柱224與焊料凸塊225。
[0052]如圖2C所示，于該第三金屬柱226上覆晶接置半導體芯片23 ;于其它實施例中，也可無需該第三金屬柱226，而直接以焊料凸塊(未圖標)進行覆晶電性連接。
[0053]或者，如圖2C’所示，該半導體芯片23上先形成有第四金屬柱231，且該第四電性接觸墊222上未形成有該第三金屬柱226，該半導體芯片23以該第四金屬柱231覆晶接置于該第四電性接觸墊222上。
[0054]如圖2D所示，于該第二封裝基板22的第二金屬柱224上接置該第一封裝基板21，該第一封裝基板21藉由該焊料凸塊214以該第一電性接觸墊211上的第一金屬柱213對應電性連接該第二金屬柱224，其中，接置該第一封裝基板21的方式可以小單元(unit)或大區(qū)塊(block)為單位，該大區(qū)塊例如包括有3x3數組的單位。
[0055]如圖2E所示，于該第一封裝基板21與第二封裝基板22之間形成包覆該第一金屬柱213、第二金屬柱224與半導體芯片23的封裝膠體24。
[0056]如圖2F所示，于該第二封裝基板22的第五電性接觸墊223上形成多個導電組件25。
[0057]如圖2G所示，進行切單步驟，并于該第一封裝基板21的第三電性接觸墊212上接置電子組件26，該電子組件26為封裝件；于其它實施例中，該電子組件26可為芯片。
[0058]要補充說明的是，該第一金屬柱213與第二金屬柱224的粗細可不同，或者，該第一金屬柱213可與該第二金屬柱224同等粗細，但較佳實施例該第二金屬柱224較該第一金屬柱213粗，以避免該第一金屬柱213與第二金屬柱224間的焊料向外溢流。
[0059]本發(fā)明還揭露一種半導體封裝件，其包括:第二封裝基板22，其具有相對的第三表面22a與第四表面22b，該第三表面22a具有多個第二電性接觸墊221，且該第二電性接觸墊221上形成有第二金屬柱224 ;半導體芯片23，其覆晶接置于該第二封裝基板22的第三表面22a上；焊料凸塊214，其形成于該第二金屬柱224上；第一封裝基板21，其具有相對的第一表面21a與第二表面21b，并接置于該第二封裝基板22的焊料凸塊214上，且以其多個第一電性接觸墊211上的第一金屬柱213對應電性連接該焊料凸塊214 ;以及封裝膠體24,其形成于該第一封裝基板21與第二封裝基板22之間，以包覆該第一金屬柱213與第二金屬柱224。
[0060]于本實施例的半導體封裝件中，還包括多個導電組件25，其形成于該第二封裝基板22的第四表面22b上。
[0061]于前述的半導體封裝件中，還包括電子組件26，其接置于該第一封裝基板21的第二表面21b上，且該電子組件26為芯片或封裝件。
[0062]所述的半導體封裝件的第一金屬柱213與第二金屬柱224的粗細不同，且該第二金屬柱224較該第一金屬柱213粗。
[0063]綜上所述，相較于現有技術，本發(fā)明通過于第一封裝基板與第二封裝基板上分別形成有第一金屬柱與第二金屬柱，并藉由該第一金屬柱對應并電性連接該第二金屬柱以完成一半導體封裝件，由于該第一金屬柱與第二金屬柱所需的空間遠較現有的焊球小，因此符合現今封裝件的細間距的趨勢，以可避免焊料橋接現象，進而能有效增進產品良率與可靠度。
[0064]上述實施例僅用以例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本領域技術人員均可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修改。因此本發(fā)明的權利保護范圍，應如權利要求書所列。
【權利要求】
1.一種半導體封裝件的制法，包括: 提供第一封裝基板及第二封裝基板，該第一封裝基板具有相對的第一表面與第二表面，該第一表面具有多個第一電性接觸墊及形成于其上的第一金屬柱，該第二封裝基板具有相對的第三表面與第四表面，該第三表面具有多個第二電性接觸墊、形成于該第二電性接觸墊上的第二金屬柱及設于該第三表面上的半導體芯片； 接置該第一封裝基板于該第二封裝基板的第二金屬柱上，使該第一封裝基板的第一金屬柱對應電性連接該第二金屬柱；以及 于該第一封裝基板與第二封裝基板之間形成包覆該第一金屬柱與第二金屬柱的封裝膠體。
2.根據權利要求1所述的半導體封裝件的制法，其特征在于，該第一金屬柱上還形成有焊料凸塊，以電性連接該第二金屬柱。
3.根據權利要求1所述的半導體封裝件的制法，其特征在于，該第二金屬柱上還形成有焊料凸塊，以電性連接該第一金屬柱。
4.根據權利要求1所述的半導體封裝件的制法，其特征在于，該制法于形成該封裝膠體后，還包括于該第二封裝基板的第四表面上形成多個導電組件。
5.根據權利要求1所述的半導體封裝件的制法，其特征在于，該制法于形成該封裝膠體后，還包括進行切單步驟。
6.根據權利要求1所述的半導體封裝件的制法，其特征在于，該制法于形成該封裝膠體后，還包括于該第一封裝基板的第二表面上接置電子組件。
7.根據權利要求6所述的半導體封裝件的制法，其特征在于，該電子組件為芯片或封裝件。
8.根據權利要求1所述的半導體封裝件的制法，其特征在于，該第一金屬柱與第二金屬柱的粗細不同。
9.根據權利要求8所述的半導體封裝件的制法，其特征在于，該第二金屬柱較該第一金屬柱粗。
10.一種半導體封裝件，包括: 第二封裝基板，其具有相對的第三表面與第四表面，該第三表面具有多個第二電性接觸墊及形成于該第二電性接觸墊上的第二金屬柱； 半導體芯片，其接置于該第二封裝基板的第三表面上； 焊料凸塊，其形成于該第二金屬柱上； 第一封裝基板，其具有相對的第一表面與第二表面，該第一表面具有多個第一電性接觸墊及形成于該第一電性接觸墊上的第一金屬柱，且該第一封裝基板以該第一金屬柱對應電性連接該焊料凸塊的方式接置于該第二封裝基板上；以及 封裝膠體，其形成于該第一封裝基板與第二封裝基板之間，以包覆該第一金屬柱與第二金屬柱。
11.根據權利要求10所述的半導體封裝件，其特征在于，該半導體封裝件還包括多個導電組件，其形成于該第二封裝基板的第四表面上。
12.根據權利要求10所述的半導體封裝件，其特征在于，該半導體封裝件還包括電子組件，其接置于該第一封裝基板的第二表面上。
13.根據權利要求12所述的半導體封裝件，其特征在于，該電子組件為芯片或封裝件。
14.根據權利要求10所述的半導體封裝件，其特征在于，該第一金屬柱與第二金屬柱的粗細不同。
15.根據權利要求14所述的半導體封裝件，其特征在于，該第二金屬柱較該第一金屬柱粗。
【文檔編號】H01L21/60GK104425418SQ201310511469
【公開日】2015年3月18日 申請日期:2013年10月25日 優(yōu)先權日:2013年8月22日
【發(fā)明者】蕭承旭, 王隆源 申請人:矽品精密工業(yè)股份有限公司