一種對接保護帶cmos中的齊納電壓調節(jié)器的制造方法
【專利摘要】一種對接保護帶CMOS中的齊納電壓調節(jié)器。對接保護帶CMOS電路典型的擊穿電壓大約為7伏。但是常常需要電路工作在大于7伏的電源下。例如，9伏就是常用的電源電壓值。在CMOS集成電路中加入一個獨立的齊納二極管可以產生等于保護帶擊穿值的電壓降。齊納二極管通過一個二極管接法的晶體管耦合到工作電路上。二極管壓降從穩(wěn)壓電壓值中減掉，這樣，電路就總是工作在低于其擊穿值的電壓下。
【專利說明】一種對接保護帶CMOS中的齊納電壓調節(jié)器
【技術領域】
[0001]本發(fā)明涉及到已知的對接保護帶互補金屬氧化物半導體(CMOS)單片機集成電路(IC)設備。
【背景技術】
[0002]因為相對重摻雜P型和N型區(qū)域相互毗鄰，所以擊穿電壓就相對較低。但是，這樣的電路通常和其他工作在高電壓的器件一起工作。例如，許多電路工作在9伏電池供電的電壓下，并且經常有需要將它們與CMOS器件連接。但是，對接保護帶會引起一個典型值為7伏的擊穿電壓。在沒有電流限制的情況下，一個9伏的電源會燒壞器件。另一方面，對接保護帶形成的CMOS結構通常用于制成高密度1C，這樣的IC在制造和使用過程中較為經濟合算。
[0003]因此，需要加入一個芯片內的限壓器來解決過壓問題。

【發(fā)明內容】

[0004]本發(fā)明的一個目的是提供一個用于對接保護帶CMOS結構的限壓器。
[0005]本發(fā)明的進一步目的是在CMOS結構中使用對接保護帶元件來產生一個與擊穿電壓相關的電壓，并且在一個稍低的電壓下控制電路。
[0006]本發(fā)明的另一個目的是產生一個芯片內的CMOS對接保護帶限壓器，該限幅器工作在擊穿電壓級以下，這樣，高工作電壓就可以在沒有損害的情況下得以應用。
[0007]本發(fā)明的技術解決方案是:
這些或其他目的由下述內容達到。一個齊納二極管在一個使用對接保護帶元件的獨立區(qū)域內產生，這樣，穩(wěn)壓電壓就等于電路的擊穿電壓。附近的橫向晶體管具有高集電極效能，其集電極和基極連接在一起。橫向晶體管發(fā)射極連接在齊納二極管陰極，這樣，基極(以及集電極)的電勢就比穩(wěn)壓電壓值低一個二極管的壓降。因為CMOS襯底直接連接在集電極-基極結構上，所以其電勢自然就低于擊穿電壓。因為橫向二極管的動作相對較慢，所以可以在晶體管集電極-基極連接點和齊納二極管陽極間接一個旁路電容。在工作狀態(tài)時，一個降壓電阻連接在齊納二極管陰極和電源正極端之間。在這樣的安排下，7伏的對接保護帶電路就可以使用大于7伏的電源，工作在大約6.4伏的電壓下。
[0008]對比專利文獻:CN202737740U升壓型開關調節(jié)器的控制電路、開關調節(jié)器和電子設備 201220287855.3
【專利附圖】

【附圖說明】:
圖1展示了本發(fā)明電路的原理圖；
圖2展示了用于本發(fā)明的對接保護帶IC的橫截面正視圖。
[0009]【具體實施方式】:
在圖1的原理圖中，電路IC相關部分如圖所示在虛線10以內。電路由一個連接在itT端11和接地端12、15間的電源供電。三個焊盤如圖中所示位于用于IC外部鏈接的+Icc13、14和15上。需要指出的是，圖中所示的降壓電阻16是一個外部元件。但是，它也可以
是一個芯片內元件，在這種情況下，焊盤13可以直接連接在上。



+ Kcc
[0010]電路的核心為齊納二極管17，它具有與電路18相同的擊穿電壓，電路18由常見的CMOS對接保護帶組成。
[0011]晶體管由連線23接成二極管。二極管極化的，以便正向偏置，并且耦合在齊納二極管和電路18之間。晶體管19上的電壓降的典型值為0.6伏，這樣，電路在18處就可以工作在比二極管17低0.6伏的電壓下。這就確保電路18工作在擊穿電壓以下。如果端子11處的電壓低于擊穿電壓級，電路18看作一個稍低于電源電壓的電壓級，否則就為工作狀態(tài)。
[0012]因為CMOS電路在其轉換過渡期間會在電源上施加一個電流沖擊，所以它們的工作將會在焊盤14處產生窄電壓尖脈沖。因為晶體管19為PNP型橫向結構，所以，即便正向偏置，它也不會響應非?？焖俚倪^渡。由于這個原因，所以連接了電容20來繞過基極-集電極而直接接地。這個連接需要一個位于14處的額外的焊盤以適應電容20。雖然該電容與芯片內電容有很大的相關性，但是根據(jù)分立元件的標準，該電容是比較小的。特別的是，電容20大約為0.05到0.1微法，額定電壓大約為10到12伏。
[0013]電阻16如圖所不為兩部分,一個芯片外的部分16和一個芯片內的部分1^1。兩
者都有可斷開的跨接線。如果電阻16上的跨接線在21處斷開，則芯片外的電阻接入電路。
如果電阻161上的跨接線在22處斷開，則芯片內的電阻接入電路。通常情況下只有一根跨
接線在21或22處斷開。但是，兩根跨接線都是可以斷開的，此時，芯片內和芯片外電阻就都接入電路。
[0014]芯片內的電阻部分傳統(tǒng)結構中的離子注入或擴散電阻的形式。或者，它也可
以使位于IC氧化區(qū)域頂部的阻性金屬。在兩種情況下，都可以提供電阻的激光微調。
[0015]圖2具體展示了圖1中的1C。該圖并不是按比例的，而是有些夸張，目的是更清楚地展示其結構。此外，為了清晰表達，通常的表面金屬氧化物也被去除。該元件就是常見的當前水平下的器件。IC描畫的片段很好地接近IC芯片的邊緣或角落，并且很好地遠離電路18。
[0016]襯底25為常見的N型CMOS晶片。P阱26為用于N溝道晶體管的常見結構。齊納二極管27為一塊通常用于產生N溝道晶體管源極和漏極的N+摻雜區(qū)域。齊納二極管陽極28毗鄰陰極27，并且為一塊通常用于產生P溝道晶體管源極和漏極的P+摻雜區(qū)域。
[0017]晶體管19位于二極管17附近，并且由于P阱26產生一個與襯底25相對的反偏結點，其在電力上是獨立的。發(fā)射極30同樣是一塊通常用于產生P溝道晶體管源極和漏極的P+摻雜區(qū)域。發(fā)射極30緊密圍繞在集電極31周圍，集電極31也是P+結構。N+區(qū)域33作為晶體管19的基極連接。由于IC的金屬化如圖所示，所以連接23展示為連接在一起的短路區(qū)域31和33，即圖1中的基極-集電極連接。實際上，N+區(qū)域33歐姆連接在襯底25上，這也會作為到其他電路的連接。但是，作為一個實物，連接23可以金屬化地延伸，產生一個如圖所示的低阻抗電路連接。因此，為了形成到襯底26的歐姆連接，就需要N+區(qū)域33與P區(qū)域32充分靠近。
[0018]為了提高晶體管19的集電極效能，采用了一個兩段式集電極結構。一個P阱摻雜區(qū)域32位于集電極31以下，并且與之歐姆連接。因為P阱32延伸至襯底25，所以可以肯定的是，任何由發(fā)射極30注入的少數(shù)載流子將會被集電極31或32收集。
[0019]作為一個實物，通過發(fā)射極與集電極處于面對面靠近的位置，大多數(shù)由發(fā)射極注入的載流子將會橫向流動并且被直接收集。任何垂直向下的載流子將會被襯底重新結合。載流子大多數(shù)是向下注入的，但是在橫向元件的作用下，就會被集電極區(qū)域32大量收集。因此，只有很少一部分由發(fā)射極30注入的載流子會擴散穿過襯底25與其他IC元件相互影響。最后，因為元件17和19在離IC芯片邊緣或角落相對較遠的位置，所以電路的獨立性就消除之前提到的對其他IC元件不利的相互作用。
[0020]以上措施還有未提到的內容，首先是晶體管19處只需要正向偏置二極管。謹慎地使用元件，這是十分重要的。因此，可能要考慮到所有需要的就是一塊像發(fā)射極30 —樣的P區(qū)域，相對于襯底25工作。這能夠滿足獲得上述0.6伏二極管壓降的要求。但是，如果這是要應用在一個IC芯片中，這樣的二極管就會向襯底25大量注入少數(shù)載流子。這些載流子之后會向外擴散，并被電路18中的P阱收集。這些少數(shù)載流子的注入和收集會影響CMOS電路的工作。
[0021]根據(jù)本發(fā)明原則，人們會發(fā)現(xiàn)，它還可以被應用于其他的電路，為說明起見，本發(fā)明不受限制，只受本發(fā)明的權利要求所限制。
【權利要求】
1.一種對接保護帶CMOS中的齊納電壓調節(jié)器，其特征是:一個用于對接保護帶CMOS集成電路芯片結構的限壓電路，可能會工作在電源電壓超過上述結構擊穿電壓的電壓值下，上述對接保護帶結構包括相對重摻雜的P型和N型區(qū)域，它們分別位于輕摻雜襯底材料中，用來防止上述輕摻雜襯底材料中的表面反型層，上述相對重摻雜P型和N型區(qū)域相互毗鄰，上述電路芯片包括:一個具有第一和第二電極的獨立齊納二極管，其反向偏置擊穿電壓大致等于上述對接保護帶結構的擊穿電壓；將上述第一二極管電極耦合到上述電源第一端的方法；用于將上述第二二極管電極耦合到上述電源第二端上的電壓降；一個具有上述導電類型的重摻雜集電極和發(fā)射極區(qū)域的橫向晶體管，重摻雜集電極和發(fā)射極區(qū)域位于上述芯片表面旁一定間隔處，并且由具有相反導電類型的基極區(qū)隔開，上述發(fā)射極耦合在上述第二二極管電極上，上述基極和集電極共同耦合在上述芯片結構的工作電路上。
2.根據(jù)權力要求I所述的一種對接保護帶CMOS中的齊納電壓調節(jié)器，其特征是:產生上述電壓降的器件包括一個芯片外的電阻。
3.根據(jù)權力要求I所述的一種對接保護帶CMOS中的齊納電壓調節(jié)器，其特征是:產生上述電壓降的器件包括一個芯片內的電阻。
4.根據(jù)權力要求I所述的一種對接保護帶CMOS中的齊納電壓調節(jié)器，其特征是:上述電路進一步包括一個稱合在上述橫向晶體管基極、集電極和上述齊納二極管第一電極間的旁路電容。
5.根據(jù)權力要求I所述的一種對接保護帶CMOS中的齊納電壓調節(jié)器，其特征是:一個整合了 CMOS對接保護帶控制電路的單片機，一個將P溝道和N溝道結合的晶體管，其特點是具有毗鄰的重摻雜的P型和N型區(qū)域，用來防止上述電路中的表面反型層，上述電路包括:一個具有第一導電類型和主表面的半導體襯底；一塊位于上述結構中的具有相反導電類型的區(qū)域；一個具有第一和第二電極的齊納二極管，并且與上述相反導電類型區(qū)域內的保護帶的材料相同；一個與上述相反導電類型區(qū)域毗鄰的橫向晶體管，上述橫向晶體管具有一個與上述齊納二極管第一電極材料相同的基極區(qū)，與上述齊納二極管第一電極材料相同的集電極，緊緊地靠著發(fā)射極，因此在緊靠的發(fā)射極和集電極間產生了一個橫向基極區(qū)，與上述齊納二極管第二電極材料相同的基極連接位于上述集電極周圍；用于縮短到上述集電極的基極連接的端子；將上述晶體管發(fā)射極耦合到上述齊納二極管第二電極的端子；將上述齊納二極管耦合到反向偏置電位源上的端子。
6.根據(jù)權力要求5所述的一種對接保護帶CMOS中的齊納電壓調節(jié)器，其特征是:上述集成電路進一步包括一塊上述相反導電類型的區(qū)域，延伸至上述橫向晶體管集電極以下的襯底中。
7.根據(jù)權力要求6所述的一種對接保護帶CMOS中的齊納電壓調節(jié)器，其特征是:上述襯底具有N型導電性,上述相反導電區(qū)域是一個CMOS P講,上述齊納二極管第一電極材料為P溝道晶體管源極和漏極材料，上述齊納二極管第二電極為N溝道晶體管源極和漏極材料。
8.根據(jù)權力要求7所述的一種對接保護帶CMOS中的齊納電壓調節(jié)器，其特征是:上述電路進一步包括將上述齊納二極管第一電極材料耦合到工作電位源負極端的端子，將上述齊納二極管第二電極材料耦合到上述工作電位源正極端的端子。
9.根據(jù)權力要求8所述的一種對接保護帶CMOS中的齊納電壓調節(jié)器，其特征是:上述最后指定的端子 包括一個電阻。
【文檔編號】H01L27/02GK103543782SQ201310538538
【公開日】2014年1月29日 申請日期:2013年11月5日 優(yōu)先權日:2013年11月5日
【發(fā)明者】不公告發(fā)明人 申請人:蘇州貝克微電子有限公司