具有對稱電極的倒裝發(fā)光二極管及其制備方法
【專利摘要】本發(fā)明公開了一種具有對稱電極的倒裝發(fā)光二極管及其制備方法，涉及半導體【技術領域】。該方法包括：N型半導體、有源區(qū)和P型半導體的生長；反光層的制備；反光層內(nèi)第一小孔的開設；電極保護層的制備；電極保護層內(nèi)第二小孔的開設；第一鈍化層的制備；第一鈍化層內(nèi)第三小孔和第四小孔的開設；第一層N電極和第一層P電極的制備；第二鈍化層的制備；第二鈍化層內(nèi)第五小孔和第六小孔的制備；面積相等且呈對稱分布的第二層N電極（即N型焊點）和第二層P電極（即P型焊點）的制備。本發(fā)明可以制備出面積相等且呈對稱分布P型焊點和N型焊點，使得在倒裝發(fā)光二極管與導熱基板焊接過程中，芯片不會產(chǎn)生移位，得到焊接接觸良好、連接可靠的倒裝芯片器件。
【專利說明】具有對稱電極的倒裝發(fā)光二極管及其制備方法
【技術領域】
[0001]本發(fā)明涉及半導體【技術領域】，特別涉及一種具有對稱電極的倒裝發(fā)光二極管及其制備方法。
【背景技術】
[0002]隨著材料生長技術以及器件結構設計、制作的進步，目前正裝發(fā)光二極管的制備及焊線技術已經(jīng)相當成熟，但受GaN材料吸收、電極吸收、GaN材料與空氣界面全反射臨界角、以及熱阻較大等因素影響，傳統(tǒng)正裝結構的LED (Light Emitting Diode,發(fā)光二極管)(本文簡稱為正裝LED)的光提取效率非常低。近年來出現(xiàn)了另外一種器件結構，即倒裝(flip-chip)結構的LED (本文簡稱為倒裝LED)。與傳統(tǒng)的正裝LED相比，采用倒裝結構的LED，光線從透明的藍寶石襯底面發(fā)出，避免了電極對光線的吸收；同時藍寶石的折射率(1.75)小于GaN材料的折射率(2.5)，GaN材料與藍寶石襯底的界面處將有更多光線的出射角小于全反射臨界角，從而可以有效提高LED的提取效率，另外，倒裝LED通常會在P型半導體上制備一層高導電率高反射率的金屬，使得更多的光從藍寶石襯底面射出，從而進一步提聞了光的提取效率。
[0003]目前普遍采用的倒裝發(fā)光二極管的制備方法包括以下步驟。提供襯底并在襯底上依次向上生長N型半導體、有源區(qū)和P型半導體，刻蝕P型半導體形成多個小孔，刻蝕直到露出N型半導體，從而形成了多個N區(qū)。為了使各個N區(qū)最終連接在一起，且和P電極絕緣，再沉積一層絕緣層，將P型半導體和裸露的N型半導體覆蓋，再通過刻蝕絕緣層之對應所述多個N區(qū)的位置開設小孔，這些小孔只和N型半導體連接，最后蒸發(fā)N型焊點覆蓋所有N區(qū)，和各個小孔處的N型半導體形成歐姆接觸；在刻蝕絕緣層之對應多個N區(qū)的位置的同時，還會在絕緣層上刻蝕出只與P型半導體相連接的另一部分小孔，然后在部分絕緣層上和所述的另外一部分小孔內(nèi)蒸發(fā)P型焊點。
[0004]在實現(xiàn)本發(fā)明的過程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術至少存在以下問題:
[0005]為了達到改善電子注入均勻性的目的，與N型半導體相連接的小孔必須均勻分布在整個芯片內(nèi)，而N型焊點需要覆蓋所有與N型半導體相連接的小孔，導致N型焊點占的面積比較大，而使得P型焊點所占面積比較小。在后續(xù)封裝LED芯片的過程中，需要將LED芯片與導熱基板焊在一起，焊接過程中，由于P、N型焊點面積相差較大，所以其所受到的應力不同，導致芯片發(fā)生移位，造成P、N型焊點短路，芯片不發(fā)光，嚴重影響封裝后的倒裝發(fā)光二極管的穩(wěn)定性和焊接良率。

【發(fā)明內(nèi)容】

[0006]考慮到上述問題進行了本發(fā)明，本發(fā)明的目的是提供一種具有對稱電極的倒裝發(fā)光二極管及其制備方法，其能夠在不影響N型焊點焊接牢固性和改善電子注入的均勻性的基礎上，增強P、N型焊點與導熱基板焊接過程中，新品不會產(chǎn)生位移，得到焊接接觸良好、連接可靠的倒裝芯片器件，以提高倒裝發(fā)光二極管器件的穩(wěn)定性和焊接良率。[0007]為了實現(xiàn)上述目的，一方面，本發(fā)明提供了一種具有對稱電極的倒裝發(fā)光二極管，所述發(fā)光二極管包括:襯底、依次向上生長于所述襯底上的N型半導體、有源區(qū)、P型半導體、反光層以及電極保護層，
[0008]所述反光層中開設有多個第一小孔，所述第一小孔從所述反光層延伸至所述P型半導體；
[0009]所述電極保護層覆蓋在所述反光層之裸露的表面上，所述電極保護層中開設有多個第二小孔，所述第二小孔與所述第一小孔對應設置，且所述第二小孔從所述電極保護層延伸至所述N型半導體；
[0010]所述發(fā)光二極管還包括位于所述電極保護層上的第一鈍化層、設于所述第一鈍化層上的至少兩個第一層P電極和至少兩個第一層N電極，所述第一鈍化層中開設有多個第三小孔和多個第四小孔，所述第三小孔與所述第二小孔對應設置，所述第三小孔從所述第一鈍化層延伸至所述N型半導體，每個所述第一層N電極通過多個所述第三小孔與所述N型半導體連接，所述第四小孔從所述第一鈍化層延伸至所述電極保護層，每個所述第一層P電極通過多個所述第四小孔與所述電極保護層連接；
[0011]所述發(fā)光二極管還包括覆蓋在所述第一鈍化層、所述第一層P電極和所述第一層N電極上的第二鈍化層、及設于所述第二鈍化層上的第二層P電極和第二層N電極，所述第二鈍化層中開設有至少兩個第五小孔和至少兩個第六小孔，所述第五小孔與所述第一層N電極對應設置，所述第二層N電極與所有所述第一層N電極通過所述第五小孔連接，所述第六小孔與所述第一層P電極對應設置，所述第二層P電極與所有所述第一層P電極通過所述第六小孔連接；
[0012]所述第二層P電極設于所述第二鈍化層之表面上的一端，所述第二層N電極設于所述第二鈍化層之表面上的另一端，所述第二層P電極和所述第二層N電極的面積相等且呈對稱布置。
[0013]優(yōu)選地，所述第一小孔均勻分布于整個所述反光層內(nèi)，所述第四小孔均勻分布于整個所述第一鈍化層中。
[0014]可選地，所述第一小孔呈陣列分布于整個所述反光層內(nèi)，所述第四小孔呈陣列分布于整個所述第一鈍化層中。
[0015]可選地，所述第一層P電極和所述第一層N電極均呈線形，且所述第一層P電極和所述第一層N電極平行設置。
[0016]可選地，所述第二層N電極和所述第二層P電極的最上層均為熔點不高于400攝氏度的導電材料。
[0017]可選地，所述第二層N電極和所述第二層P電極均從下至上依次包括Al層、Ni層、Ti層、Au層、AuSn層，各層的厚度分別為1000?5000埃、10?1000埃、10?1000埃、500 ?5000 埃、5000 ?50000 埃。
[0018]另一方面，本發(fā)明提供了一種具有對稱電極的倒裝發(fā)光二極管的制備方法，所述方法包括:
[0019]提供襯底，并在所述襯底上依次向上生長N型半導體、有源區(qū)和P型半導體；
[0020]在所述P型半導體上制備反光層；
[0021]在所述反光層上開設裸露出部分所述P型半導體的第一小孔；[0022]在所述P型半導體和所述反光層之裸露的表面上制備電極保護層；
[0023]在所述電極保護層之對應所述第一小孔的位置開設裸露出部分所述N型半導體的第二小孔；
[0024]在所述N型半導體、所述有源區(qū)、所述P型半導體和所述電極保護層之裸露的表面上制備第一鈍化層；
[0025]在所述第一鈍化層之對應所述第二小孔的位置開設裸露出部分所述N型半導體的第三小孔，在所述第一鈍化層之對應所述電極保護層的位置開設裸露出部分所述電極保護層的第四小孔；
[0026]在部分所述第一鈍化層和所述第三小孔的內(nèi)壁上制備至少兩個第一層N電極，使得所述第一層N電極通過多個所述第三小孔和所述N型半導體相連接，并在部分所述第一鈍化層上和所述第四小孔的內(nèi)壁上制備至少兩個第一層P電極，使得所述第一層P電極通過多個所述第四小孔和所述電極保護層相連接；
[0027]在所述第一鈍化層、所述第一層N電極和所述第一層P電極之裸露的表面上制備第二鈍化層；
[0028]在所述第二鈍化層之與位于所述第一鈍化層的一端的第一層N電極對應的位置開設第五小孔，在所述第二鈍化層之與位于所述第一鈍化層的另一端的第一層P電極對應的位置開設第六小孔；
[0029]在所述第二鈍化層之表面的一端制備第二層N電極，在所述第二鈍化層之表面的另一端制備第二層P電極，所述第二層N電極的面積和所述第二層P電極的面積相等且呈對稱布置。
[0030]可選地，所述第一小孔均勻分布于整個所述反光層內(nèi)，所述第四小孔均勻分布于整個所述第一鈍化層中。
[0031]可選地，所述第一層P電極和所述第一層N電極均呈線形，且所述第一層P電極和所述第一層N電極平行設置。
[0032]可選地，所述方法還包括:
[0033]在所述電極保護層的邊緣處開設裸露出部分的所述N型半導體的缺口，所述缺口與所述第二小孔同時形成。
[0034]本發(fā)明實施例提供的技術方案帶來的有益效果是:
[0035]本發(fā)明實施例通過設置于第一絕緣層內(nèi)的多個第一小孔，連接設于第一絕緣層上的第一層N電極和N型半導體，并且通過設置于第二鈍化層內(nèi)的多個第五小孔，連接所有第一層N電極和第二層N電極，由于第一絕緣層內(nèi)設置有多個第一小孔，所以可以達到改善電子注入均勻性的目的。同時，由于本發(fā)明實施例中，第一層N電極先通過多個第一小孔與N型半導體連接，第二層N電極再通過第五小孔與所有第一層N電極連接，所以第五小孔的數(shù)量少于第一小孔的數(shù)量，從而可以減小第五小孔在第二鈍化層上的分布區(qū)域，進而調(diào)整第二層N電極的面積大小，同理，也可以調(diào)整第二層P電極的面積大小，通過將第二層P電極和第二層N電極的面積調(diào)整為大致相等并且將第二層P電極(即P型焊點)和第二層N電極(即N型焊點)呈對稱布置，使得在倒裝發(fā)光二極管與導熱基板的焊接過程中，兩個焊點(即第二層P電極和第二層N電極)的應力差最小，芯片不會發(fā)生移位，從而可以得到焊接接觸良好、連接可靠的倒裝芯片，提高了倒裝芯片焊接的良率。【專利附圖】

【附圖說明】
[0036]為了更清楚地說明本發(fā)明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0037]圖1是本發(fā)明實施例提供的具有對稱電極的倒裝發(fā)光二極管的制備方法的流程圖；
[0038]圖1-1是圖1所示方法中，在襯底上生長外延層后的截面圖；
[0039]圖2-1是圖1所示方法中，在部分P型半導體上蒸鍍反光層的正面俯視圖；
[0040]圖2-2是圖1所示方法中，在部分P型半導體上蒸鍍反光層的截面圖，截面位置如圖2-1虛線a所示；
[0041]圖3-1是圖1所示方法中，濺射電極保護層后的截面圖；
[0042]圖4-1是圖1所示方法中，在電極保護層上刻蝕劃片道和N區(qū)，露出部分N型半導體的正面俯視圖；
[0043]圖4-2是圖1所示方法中，在電極保護層上刻蝕劃片道和N區(qū)，露出部分N型半導體的截面圖，截面位置如圖4-1中虛線b所示；
[0044]圖5_1是圖1所不方法中，沉積第一純化層后的截面圖；
[0045]圖6-1是圖1所示方法中，在第一鈍化層上刻蝕小孔的正面俯視圖；
[0046]圖6-2是圖1所示方法中，在第一鈍化層上刻蝕小孔的截面圖，截面位置如圖6-1虛線c所示；
[0047]圖6-3是圖1所示方法中，在第一鈍化層上刻蝕小孔的截面圖，截面位置如圖6-1虛線d所示；
[0048]圖6-4是圖1所示方法中，在第一鈍化層上刻蝕此小孔的截面圖，截面位置如圖
6-1虛線e所示；
[0049]圖7-1是圖1所示方法中，剝離工藝后，制備出第一層P電極和第一層N電極的正面俯視圖；
[0050]圖7-2是圖1所示方法中，剝離工藝后，制備出第一層N電極和第一層P電極的截面圖，截面位置如圖7_1中虛線f所不;
[0051]圖7-3是圖1所示方法中，剝離工藝后，制備出第一層N電極和第一層P電極的截面圖，截面位置如圖7-1中虛線g所示；
[0052]圖7-4是圖1所示方法中，剝離工藝后，制備出第一層N電極和第一層P電極的截面圖，截面位置如圖7-1中虛線h所示；
[0053]圖8-1是圖1所示方法中，中沉積第二鈍化層的正面俯視圖；
[0054]圖8-2是圖1所示方法中，中沉積第二鈍化層后的截面圖，截面位置如圖8-1虛線i所示；
[0055]圖8-3是圖1所示方法中，中沉積第二鈍化層后的截面圖，截面位置如圖8-1虛線j所示；
[0056]圖8-4是圖1所示方法中，沉積第二鈍化層后的截面圖，截面位置如圖8-1虛線k所示；
[0057]圖9-1是圖1所示方法中，刻蝕第二鈍化層后的正面俯視圖；
[0058]圖9-2是圖1所示方法中，刻蝕第二鈍化層后的截面圖，截面位置如圖9-1虛線I所示；
[0059]圖9-3是圖1所示方法中，刻蝕第二鈍化層后的截面圖，截面位置如圖9-1虛線m所示；
[0060]圖10-1是圖1所示方法中，采用剝離工藝制備P型焊點和N型焊點后的正面俯視圖；
[0061]圖10-2是圖1所示方法中，采用剝離工藝制備P型焊點和N型焊點的截面圖，截面位置如圖10-1虛線η所示；
[0062]圖10-3是圖1所示方法中，采用剝離工藝制備P型焊點和N型焊點的截面圖，截面位置如圖10-1虛線O所示。
【具體實施方式】
[0063]為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚，下面將結合附圖對本發(fā)明實施方式作進一步地詳細描述。
[0064]實施例一
[0065]本實施例提供了一種具有對稱電極的倒裝發(fā)光二極管的制備方法。參考圖1，該方法包括:
[0066]步驟SlOl，提供襯底1，并在襯底I上依次向上生長N型半導體2、有源區(qū)3和P型半導體4 (參見圖1-1)；
[0067]在本實施例中，該襯底I可以為藍寶石、金剛石、硅和砷化鎵的任意一種材料形成的襯底?？梢岳斫獾?，N型半導體2、有源區(qū)3和P型半導體4的生長可以通過MOCVD(金屬有機化合物化學氣相沉淀，Metal-organic Chemical Vapor Deposition)設備蒸鍍實現(xiàn)。
[0068]步驟S102，在P型半導體4上制備反光層5 (參見圖2_1和圖2_2)；
[0069]需要說明的是，反光層5可以為高反射率高電導率薄膜。反光層5位于P型半導體4上，使得反光層5能與P型半導體4形成良好的歐姆接觸，并可以提高光的取出效率。
[0070]在本實施例中，該高反射率高電導率薄膜可以為Ag膜或者Al膜，該高反射率高電導率薄膜的厚度可以為1000?5000埃。
[0071]可以理解地，高反射率高電導率薄膜的制備可以通過PECVD(等離子體增強化學氣相沉積，Plasma Enhanced Chemical Vapor Deposition)設備沉積實現(xiàn)。
[0072]反光層5可以覆蓋P型半導體4的整個上表面，當然也可以覆蓋P型半導體4的部分上表面。在本實施例中，反光層5覆蓋P型半導體4的表面上之除邊緣以外的部分，這里將P型半導體4的未覆蓋反光層5的邊緣區(qū)域定義為劃片道。
[0073]步驟S103,在反光層5內(nèi)開設裸露出部分P型半導體4的第一小孔51,第一小孔的孔徑可以為Ι-lOOum，相鄰的第一小孔之間的間距的范圍可以為10-500um(參見圖2_1和圖2-2),該第一小孔51均勻分散布置于整個反光層5中；優(yōu)選地,該第一小孔51以陣列形式布置于反光層5中。作為一個示例，該第一小孔51的陣列可以為3X3陣列。
[0074]步驟S104，在P型半導體4和反光層5之裸露的表面上制備電極保護層6 (參見圖 3-1)；
[0075]可以理解地，電極保護層6用于保護反光層5。在本實施例中，該電極保護層6可以由選自T1、W、Pt、N1、Cr中的至少一種元素、含有至少一種選自上述元素的合金或他們的固溶體形成，該電極保護層6的厚度可以為1000?6000埃。
[0076]可以理解地，電極保護層6的制備可以通過濺射方式實現(xiàn)。
[0077]步驟S105，在電極保護層6的邊緣處開設裸露出部分N型半導體2的缺口 62，在電極保護層6之對應第一小孔51的位置開設裸露出部分N型半導體2的第二小孔61 (參見圖4~1和圖4_2)；
[0078]在本實施例中，電極保護層6的邊緣處可以為前面定義的劃片道。
[0079]可以理解地，缺口 62環(huán)繞整個電極保護層6的邊緣。
[0080]可以理解地，缺口 62和第二小孔61的開設可以通過刻蝕電極保護層6實現(xiàn)。
[0081]可以理解地，第二小孔61均勻分布于整個電極保護層6中。
[0082]如圖4-2所示，步驟S105之后，N型半導體2、有源區(qū)3、P型半導體4和電極保護層6均有部分裸露,而反光層5被電極保護層6覆蓋,不會裸露在外。
[0083]步驟S106，在N型半導體2、有源區(qū)3、P型半導體4和電極保護層6之裸露的表面上制備第一鈍化層7 (參見圖5-1)；
[0084]第一鈍化層7由絕緣材料制成，在本實施例中，第一鈍化層7可以為二氧化硅層或者氮化硅層，第一鈍化層7的厚度可以為5000?10000埃。
[0085]可以理解地，第一鈍化層7的制備可以通過PECVD設備沉積實現(xiàn)。
[0086]步驟S107，在第一鈍化層7之對應第二小孔61的位置開設裸露出部分N型半導體2的第三小孔71，在第一鈍化層7之對應電極保護層6的位置開設裸露出部分電極保護層6的第四小孔72 (參見圖6-1、6-2、6-3、6-4)；
[0087]從圖6-2中可以看出，第三小孔71和第四小孔72的內(nèi)壁均由第一鈍化層構成。
[0088]可以理解地，第三小孔71均勻分散布置于整個第一鈍化層7中，和N型半導體2相連接；優(yōu)選地，第三小孔71以陣列形式布置于第一鈍化層7中。作為一個示例，該第三小孔71的陣列可以為3X3陣列。
[0089]在本實施例中，第四小孔72均勻分散布置于整個第一鈍化層7中，和電極保護層6相連接；作為一個示例，該第四小孔72的陣列可以為3X2陣列。進一步地，每列第四小孔72位于相鄰的兩列第三小孔71之間(參見圖6-1、6-2、6-3、6-4)。
[0090]可以理解地，第三小孔71和第四小孔72的開設可以通過刻蝕第一鈍化層7實現(xiàn)。[0091 ] 步驟S108，在部分的第一鈍化層7上和第三小孔71的內(nèi)壁上制備至少兩個第一層N電極81，使得第一層N電極81通過多個第三小孔71和N型半導體2相連接，并在部分的第一鈍化層上7和第四小孔72的內(nèi)壁上制備至少兩個第一層P電極82，使得第一層P電極82通過多個第四小孔72和電極保護層6相連接(參見圖7-1、7-2、7-3、7-4)；
[0092] 如圖7-1所不,在本實施例中，第一層N電極81為3個,第一層P電極82為兩個；第一層N電極81通過三個第三小孔71和N型半導體2相連接，第一層P電極82通過三個第四小孔72和電極保護層6相連接；在本實施例中，第一層P電極82和第一層N電極81均呈線形，且第一層P電極82和第一層N電極81平行設置；作為一個示例，第一層N電極81和第一層P電極82均呈直線形，容易知道，其也可以為其它形狀，例如波浪形、折線形等。[0093]在本實施例中，第一層N電極81和第一層P電極82的厚度可以為1000?80000埃。
[0094]可以理解地，第一層N電極81和第一層P電極82的制備可以采用剝離工藝實現(xiàn)。
[0095]步驟S109，在第一鈍化層7、第一層N電極81和第一層P電極82之裸露的表面上制備第二鈍化層9 (參見圖8-1、8-2、8-3、8-4)；
[0096]該第二鈍化層9由絕緣材料制成，在本實施例中，該第二鈍化層9可以為二氧化硅層或者氮化硅層，該第二鈍化層9的厚度可以為5000?10000埃。
[0097]可以理解地，該第二鈍化層9的制備可以利用PECVD設備沉積實現(xiàn)。
[0098]步驟SI 10，在第二鈍化層9上開設與第一層N電極81對應設置的第五小孔91和與第一層P電極82對應設置的第六小孔,第五小孔91分散布置于第二鈍化層9中，與第一層N電極81相連接,第六小孔92分散布置于第二鈍化層9中，與第一層P電極82相連接(參見圖 9-1、9-2、9-3)；
[0099]在本實施例中，第五小孔91為3個,分別與3個第一層P電極82相連接,第六小孔92為2個，分別與2個第一層P電極82相連接。
[0100]在實現(xiàn)時，可以將第五小孔91和第六小孔92形成為不同的形狀，以便于區(qū)分，例如，可以將第五小孔91制備為圓形，第六小孔92制備為橢圓形。
[0101]可以理解地，第五小孔91和第六小孔92的開設可以通過刻蝕第一鈍化層7實現(xiàn)。
[0102]步驟S111，在部分第二鈍化層9上和第五小孔91內(nèi)制備第二層N電極101 (最終的N型焊點)，第二層N電極101通過第五小孔91與所有第一層N電極81相連接；在部分第二鈍化層9上和第六小孔92內(nèi)制備第二層P電極102 (最終的P型焊點)，第二層P電極102通過第六小孔92與所有第一層P電極82相連接；(參見圖10-1、10-2、10-3)。
[0103]具體地，第二層N電極101位于第二鈍化層9之表面上的一端，第二層P電極102位于第二鈍化層9之表面上的另一端；第二層N電極101的面積與第二層P電極102的面積基本相等，且第二層N電極101的面積與第二層P電極102的面積之和大致等于第二鈍化層9的上表面面積。第二層N電極101和第二層P電極102均可以為長方形、正方形、半圓形等形狀。
[0104]在本實施例中，該第二層N電極101和第二層P電極102的最上層均為熔點不高于400攝氏度的導電材料，該導電材料便于將本實施例倒裝發(fā)光二極管芯片焊接到導熱基板上。較佳地，第二層N電極101和第二層P電極102均從下至上依次包括Al層、Ni層、Ti層、Au層、AuSn層，各層的厚度分別為1000?5000埃、10?1000埃、10?1000埃、500?5000埃、5000?50000埃。優(yōu)選地，Al層、Ni層、Ti層、Au層、AuSn層的厚度分別為3000埃、500 埃、500 埃、2000 埃、30000 埃。
[0105]可以理解地，該第二層N電極101和第二層P電極102的制備可以采用剝離工藝實現(xiàn)。
[0106]本發(fā)明實施例通過設置于第一絕緣層內(nèi)的多個第一小孔，連接設于第一絕緣層上的第一層N電極和N型半導體，并且通過設置于第二鈍化層內(nèi)的多個第五小孔，連接所有第一層N電極和第二層N電極，由于第一絕緣層內(nèi)設置有多個第一小孔，所以可以達到改善電子注入均勻性的目的。同時，由于本發(fā)明實施例中，第一層N電極先通過多個第一小孔與N型半導體連接，第二層N電極再通過第五小孔與所有第一層N電極連接，所以第五小孔的數(shù)量少于第一小孔的數(shù)量，從而可以減小第五小孔在第二鈍化層上的分布區(qū)域，進而調(diào)整第二層N電極的面積大小，同理，也可以調(diào)整第二層P電極的面積大小，通過將第二層P電極和第二層N電極的面積調(diào)整為大致相等并且將第二層P電極(即P型焊點)和第二層N電極(即N型焊點)呈對稱布置，使得在倒裝發(fā)光二極管與導熱基板的焊接過程中，兩個焊點(SP第二層P電極和第二層N電極)的應力差最小，芯片不會發(fā)生移位，從而可以得到焊接接觸良好、連接可靠的倒裝芯片，提高了倒裝芯片焊接的良率。
[0107]實施例二
[0108]本實施例提供了一種具有對稱電極的倒裝發(fā)光二極管。參見圖10-2和圖10-3，該倒裝發(fā)光二極管包括:
[0109]襯底1、依次向上生長在襯底I上的N型半導體2、有源區(qū)3和P型半導體4、反光層5和電極保護層6,該反光層5上開設有多個第一小孔51,第一小孔51從反光層5延伸至P型半導體(參見圖2-1和圖2-2)；
[0110]電極保護層6覆蓋在反光層5之裸露的表面(即上表面和側壁)上，且電極保護層6中開設有多個第二小孔61，第二小孔61與第一小孔51對應設置，第二小孔61從電極保護層6延伸至N型半導體2 (參見圖4-1和圖4-2);
[0111]該發(fā)光二極管還包括位于電極保護層6上的第一鈍化層7、設于第一鈍化層7上的至少兩個第一層P電極82和至少兩個第一層N電極81，第一鈍化層7中開設有多個第三小孔71和多個第四小孔72 (參見圖6-1、6-2、6-3、6-4)，第三小孔71與第二小孔61對應設置，第三小孔71從第一鈍化層7延伸至N型半導體2，每個第一層N電極82通過多個第三小孔71與N型半導體2連接，第四小孔72從第一鈍化層7延伸至電極保護層6，每個第一層P電極82通過多個第四小孔72與電極保護層6連接(參見圖7-1、7-2、7-3、7-4)；
[0112]該發(fā)光二極管還包括覆蓋在第一鈍化層7、第一層P電極82和第一層N電極81上的第二鈍化層9 (參見圖8-1、8-2、8-3、8-4)、及設于第二鈍化層9上的第二層P電極102(最終的P型焊點)和第二層N電極101 (最終的N型焊點)，第二鈍化層9中開設有至少兩個第五小孔91和至少兩個第六小孔92 (參見圖9-1、9-2、9-3),第五小孔91與第一層N電極對應設置，第二層N電極101與至少兩個第一層N電極81通過第五小孔91連接，第六小孔92與第一層P電極82對應設置，第二層P電極102與至少兩個第一層P電極82通過第六小孔92連接(參見圖10-1、10-2、10-3);
[0113]第二層N電極101位于第二鈍化層9之表面上的一端，第二層P電極102位于第二鈍化層9之表面上的另一端(參見圖10-1、10-2、10-3)，第二層P電極102和第二層N電極101的面積相等且呈對稱布置。
[0114]在本實施例中，反光層5可以為高反射率高電導率薄膜，反光層5可以覆蓋P型半導體4的整個上表面，當然也可以覆蓋P型半導體4的部分上表面。在本實施例中，反光層5覆蓋P型半導體4的上表面之除端緣以外的部分。反光層5位于P型半導體4上，使得反光層5能與P型半導體4形成良好的歐姆接觸，并可以提高光的取出效率。
[0115]在本實施例中，第一小孔51均勻分布于整個反光層5內(nèi)，相應地,第二小孔61均勻分布于整個電極保護層6中,第三小孔71均勻分布于整個第一鈍化層7中,第四小孔72均勻分布于整個第一鈍化層7中。在其它實施例中，該第四小孔72還可以集中布置于第一鈍化層7的一端。[0116]當?shù)谒男】?2集中布置于第一鈍化層7的一端時,第一層P電極82集中布置于第一鈍化層7的一端，當?shù)谒男】?2分散布置于整個第一鈍化層7中，第一層P電極82分散布置于第一鈍化層7中。
[0117]優(yōu)選地，該第一小孔51以陣列形式布置于高反射率高電導率薄膜5中。作為一個示例，該第一小孔51的陣列可以為3X3陣列，參見圖2-1、2-2 ;第二小孔61以陣列形式布置于電極保護層6中，且該第二小孔61的陣列為3X3陣列，與第一小孔51的陣列對應，參見圖4-1、4-2 ;第三小孔71以陣列形式布置于第一鈍化層7中，且該第三小孔71的陣列為3X3陣列，與第二小孔61的陣列對應，參見圖6-1、6-2、6-3、6-4。
[0118]優(yōu)選地，第四小孔72以陣列形式布置于第一鈍化層7中。作為一個示例，該第四小孔72的陣列可以為3X2陣列。進一步地，每列第四小孔72位于相鄰的兩列第三小孔71之間(參見圖 6-1、6-2、6-3、6-4)。
[0119]在本實施例中，第一層P電極82和所述第一層N電極81均呈線形，且第一層P電極82和第一層N電極81平行設置。作為一個不例，第一層N電極81和第一層P電極82均呈直線形，容易知道，其也可以為其它形狀，例如波浪形、折線形等。
[0120]進一步地，當?shù)谝粚覰電極81和第一層P電極82均呈直線形時，第一鈍化層7的整個表面上設置有覆蓋住每列第三小孔71的第一層N電極81，如圖7-1、7-2、7-3、7-4所示，該第一層N電極81為3個；在第一鈍化層7的整個表面上設置有覆蓋住每列第四小孔72的第一層P電極82，如圖7-1、7-2、7-3、7-4所示，該第一層P電極82為2個。
[0121]在本實施例中，第五小孔91位于第二鈍化層9的一端，且第五小孔91為3個，分別與3個第一層P電極82 —一對應，第六小孔92位于第二鈍化層9的另一端，且第六小孔92為2個，分別與2個第一層P電極82 —一對應。
[0122]可以理解地，由于第二鈍化層9位于第一鈍化層7上，且第一鈍化層7的一端的第一層N電極81與第二鈍化層9的第五小孔91對應，第一鈍化層7的另一端的第一層P電極82與第二鈍化層9的第六小孔92對應，因此，第五小孔91開設在第二鈍化層9的一端，第六小孔92開設在第二鈍化層9的另一端。
[0123]可以理解地，由于第二層N電極101位于第二鈍化層9的一端，且第五小孔91開設在第二鈍化層9的一端，第一層N電極81與第五小孔91對應，因此第二層N電極101能通過第五小孔91與第一層N電極81連接。由于第二層P電極102位于第二鈍化層9的另一端，且第六小孔92開設在第二鈍化層9的另一端,第一層P電極82與第六小孔92對應，因此第二層P電極102能通過第六小孔92與第一層P電極82連接。
[0124]其中，在本實施例中，第二層N電極101的面積與第二層P電極102的面積均大致等于第二鈍化層9的上表面的一半面積(參見圖10-1、10-2、10-3)。即第二層N電極101的面積與第二層P電極102的面積之和大致等于第二鈍化層9的上表面面積。第二層N電極101和第二層P電極102均可以為長方形、正方形、半圓形等形狀。
[0125]進一步地，該第二層N電極101和第二層P電極102的最上層均為熔點不高于400攝氏度的導電材料，該導電材料便于將本實施例倒裝發(fā)光二極管芯片焊接到導熱基板上。
[0126]較佳地，第二層N電極101和第二層P電極102均從下至上依次包括Al層、Ni層、T i層、Au層、AuSn層，各層的厚度分別為1000?5000埃、10?1000埃、10?1000埃、500?5000埃、5000?50000埃。優(yōu)選地，Al層、Ni層、Ti層、Au層、AuSn層的厚度分別為 3000 埃、500 埃、500 埃、2000 埃、30000 埃。
[0127]在本實施例中，該電極保護層6的端緣處還開設有裸露出部分N型半導體2的缺口 62 (參見圖4-1和圖4-2)，該缺口 62處可以定義為劃道片。
[0128]進一步地,該反光層5可以為Ag層或者Al層，該反光層5的厚度可以為1000?5000 埃。
[0129]進一步地，該電極保護層6可以為TiW層，該電極保護層6的厚度可以為1000?6000 埃。
[0130]進一步地，第一鈍化層7由絕緣材料制成，在本實施例中，第一鈍化層7可以為二氧化硅層或者氮化硅層，第一鈍化層7的厚度可以為5000?10000埃。
[0131]進一步地，第一層N電極81和第一層P電極82的厚度可以為1000?80000埃。
[0132]進一步地，該第二鈍化層9由絕緣材料制成，在本實施例中，第二鈍化層9可以為二氧化硅層或者氮化硅層，該第二鈍化層9的厚度可以為5000?10000埃。
[0133]本發(fā)明實施例通過設置于第一絕緣層內(nèi)的多個第一小孔，連接設于第一絕緣層上的第一層N電極和N型半導體，并且通過設置于第二鈍化層內(nèi)的多個第五小孔，連接所有第一層N電極和第二層N電極，由于第一絕緣層內(nèi)設置有多個第一小孔，所以可以達到改善電子注入均勻性的目的。同時，由于本發(fā)明實施例中，第一層N電極先通過多個第一小孔與N型半導體連接，第二層N電極再通過第五小孔與所有第一層N電極連接，所以第五小孔的數(shù)量少于第一小孔的數(shù)量，從而可以減小第五小孔在第二鈍化層上的分布區(qū)域，進而調(diào)整第二層N電極的面積大小，同理，也可以調(diào)整第二層P電極的面積大小，通過將第二層P電極和第二層N電極的面積調(diào)整為大致相等并且將第二層P電極(即P型焊點)和第二層N電極(即N型焊點)呈對稱布置，使得在倒裝發(fā)光二極管與導熱基板的焊接過程中，兩個焊點(即第二層P電極和第二層N電極)的應力差最小，芯片不會發(fā)生移位，從而可以得到焊接接觸良好、連接可靠的倒裝芯片，提高了倒裝芯片焊接的良率。
[0134]以上所述僅為本發(fā)明的較佳實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
【權利要求】
1.一種具有對稱電極的倒裝發(fā)光二極管，所述發(fā)光二極管包括:襯底、依次向上生長于所述襯底上的N型半導體、有源區(qū)、P型半導體、反光層以及電極保護層，其特征在于， 所述反光層中開設有多個第一小孔，所述第一小孔從所述反光層延伸至所述P型半導體； 所述電極保護層覆蓋在所述反光層之裸露的表面上，所述電極保護層中開設有多個第二小孔，所述第二小孔與所述第一小孔對應設置，且所述第二小孔從所述電極保護層延伸至所述N型半導體； 所述發(fā)光二極管還包括位于所述電極保護層上的第一鈍化層、設于所述第一鈍化層上的至少兩個第一層P電極和至少兩個第一層N電極，所述第一鈍化層中開設有多個第三小孔和多個第四小孔，所述第三小孔與所述第二小孔對應設置，所述第三小孔從所述第一鈍化層延伸至所述N型半導體，每個所述第一層N電極通過多個所述第三小孔與所述N型半導體連接，所述第四小孔從所述第一鈍化層延伸至所述電極保護層，每個所述第一層P電極通過多個所述第四小孔與所述電極保護層連接； 所述發(fā)光二極管還包括覆蓋在所述第一鈍化層、所述第一層P電極和所述第一層N電極上的第二鈍化層、及設于所述第二鈍化層上的第二層P電極和第二層N電極，所述第二鈍化層中開設有至少兩個第五小孔和至少兩個第六小孔，所述第五小孔與所述第一層N電極對應設置，所述第二層N電極與所有所述第一層N電極通過所述第五小孔連接，所述第六小孔與所述第一層P電極對應設置，所述第二層P電極與所有所述第一層P電極通過所述第六小孔連接； 所述第二層P電極設于所述第二鈍化層之表面上的一端，所述第二層N電極設于所述第二鈍化層之表面上的另一端，所述第二層P電極和所述第二層N電極的面積相等且呈對稱布置。
2.如權利要求1所述的發(fā)光二極管，其特征在于，所述第一小孔均勻分布于整個所述反光層內(nèi)，所述第四小孔均勻分布于整個所述第一鈍化層中。
3.如權利要求2所述的發(fā)光二極管，其特征在于，所述第一小孔呈陣列分布于整個所述反光層內(nèi)，所述第四小孔呈陣列分布于整個所述第一鈍化層中。
4.如權利要求1所述的發(fā)光二極管，其特征在于，所述第一層P電極和所述第一層N電極均呈線形，且所述第一層P電極和所述第一層N電極平行設置。
5.如權利要求1-4任一項所述的發(fā)光二極管，其特征在于，所述第二層N電極和所述第二層P電極的最上層均為熔點不高于400攝氏度的導電材料。
6.如權利要求5所述的發(fā)光二極管，所述第二層N電極和所述第二層P電極均從下至上依次包括Al層、Ni層、Ti層、Au層、AuSn層，各層的厚度分別為1000~5000埃、10~1000 埃、10 ~1000 埃、500 ~5000 埃、5000 ~50000 埃。
7.—種如權利要求1所述的發(fā)光二極管的制備方法，其特征在于，所述方法包括: 提供襯底，并在所述襯底上依次向上生長N型半導體、有源區(qū)和P型半導體； 在所述P型半導體上制備反光層； 在所述反光層上開設裸露出部分所述P型半導體的第一小孔； 在所述P型半導體和所述反光層之裸露的表面上制備電極保護層； 在所述電極保護層之對應所述第一小孔的位置開設裸露出部分所述N型半導體的第二小孔； 在所述N型半導體、所述有源區(qū)、所述P型半導體和所述電極保護層之裸露的表面上制備第一鈍化層； 在所述第一鈍化層之對應所述第二小孔的位置開設裸露出部分所述N型半導體的第三小孔，在所述第一鈍化層之對應所述電極保護層的位置開設裸露出部分所述電極保護層的第四小孔； 在部分所述第一鈍化層和所述第三小孔的內(nèi)壁上制備至少兩個第一層N電極，使得所述第一層N電極通過多個所述第三小孔和所述N型半導體相連接，并在部分所述第一鈍化層上和所述第四小孔的內(nèi)壁上制備至少兩個第一層P電極，使得所述第一層P電極通過多個所述第四小孔和所述電極保護層相連接； 在所述第一鈍化層、 所述第一層N電極和所述第一層P電極之裸露的表面上制備第二鈍化層； 在所述第二鈍化層之與位于所述第一鈍化層的一端的第一層N電極對應的位置開設第五小孔，在所述第二鈍化層之與位于所述第一鈍化層的另一端的第一層P電極對應的位置開設第六小孔； 在所述第二鈍化層之表面的一端制備第二層N電極，在所述第二鈍化層之表面的另一端制備第二層P電極，所述第二層N電極的面積和所述第二層P電極的面積相等且呈對稱布置。
8.如權利要求7所述的方法，其特征在于，所述第一小孔均勻分布于整個所述反光層內(nèi)，所述第四小孔均勻分布于整個所述第一鈍化層中。
9.如權利要求8所述的方法，其特征在于，所述第一層P電極和所述第一層N電極均呈線形，且所述第一層P電極和所述第一層N電極平行設置。
10.如權利要求7-9任一項所述的方法，其特征在于，所述方法還包括: 在所述電極保護層的邊緣處開設裸露出部分的所述N型半導體的缺口，所述缺口與所述第二小孔同時形成。
【文檔編號】H01L33/00GK103606613SQ201310560581
【公開日】2014年2月26日 申請日期:2013年11月12日 優(yōu)先權日:2013年11月12日
【發(fā)明者】楊春艷, 徐瑾, 王江波 申請人:華燦光電(蘇州）有限公司