一種pnpn型esd保護(hù)器件及esd保護(hù)電路的制作方法
【專利摘要】本發(fā)明公開了一種PNPN型ESD保護(hù)器件和ESD保護(hù)電路，保護(hù)器件包括P型襯底，P型襯底內(nèi)設(shè)有N型埋層，N型埋層上注有深N阱，深N阱內(nèi)注有第一N+區(qū)、第一P+區(qū)、第二N+區(qū)和低壓P阱，低壓P阱內(nèi)注有N型漂移區(qū)和第二P+區(qū)，N型漂移區(qū)內(nèi)注有第三N+區(qū)；P型襯底、深N阱和低壓P阱上均覆蓋有氧化隔離層；第二N+區(qū)橫跨在低壓P阱的左邊邊界上，具有較高的正向擊穿電壓和更高的反向擊穿電壓。保護(hù)電路包括至少兩個(gè)正、反接于被保護(hù)芯片端口和地端的上述ESD保護(hù)器件，可實(shí)現(xiàn)該被保護(hù)接口到地端的雙向ESD保護(hù)電路。
【專利說明】—種PNPN型ESD保護(hù)器件及ESD保護(hù)電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路靜電放電(ESD - Electrostatic Discharge)保護(hù)領(lǐng)域,尤其涉及一種PNPN型ESD保護(hù)器件及ESD保護(hù)電路。
【背景技術(shù)】
[0002]靜電放電(ESD)現(xiàn)象廣泛存在于自然界中，它也是引起集成電路產(chǎn)品失效的重要原因之一。集成電路產(chǎn)品在其生產(chǎn)制造及裝配過程中很容易受到靜電放電的影響，造成產(chǎn)品的可靠性降低，甚至損壞。因此，研究可靠性高和靜電防護(hù)性能強(qiáng)的靜電放電防護(hù)器件和防護(hù)電路對(duì)提高集成電路的成品率和可靠性具有不可忽視的作用。
[0003]根據(jù)靜電放電產(chǎn)生的原因及其對(duì)集成電路放電方式的不同，靜電放電通常分為以下四種模式=HBM (人體放電模式)，MM (機(jī)器放電模式)，CDM (組件充電放電模式)，F(xiàn)IM (電場(chǎng)感應(yīng)模式)。其中，HBM和MM模式是最常見的也是工業(yè)界最為關(guān)心的兩種靜電放電模式。當(dāng)集成電路發(fā)生靜電放電現(xiàn)象時(shí)，大量電荷瞬間流入芯片的引腳，這些電荷產(chǎn)生的電流通?？蛇_(dá)幾個(gè)安培大小，在該引腳處產(chǎn)生的電壓高達(dá)幾伏甚至幾十伏。較大的電流和較高的電壓會(huì)造成芯片內(nèi)部電路的損壞和器件的擊穿，從而導(dǎo)致電路功能的失效。因此，為了防止芯片遭受到ESD的損傷，就需要對(duì)芯片的每個(gè)引腳都要進(jìn)行有效的ESD防護(hù)。通常，ESD保護(hù)器件的設(shè)計(jì)需要考慮兩個(gè)方面的問題:一是ESD保護(hù)器件要能夠泄放大電流；二是ESD保護(hù)器件要能在芯片受到ESD沖擊時(shí)將芯片引腳端電壓箝制在安全的低電壓水平。
[0004]通常用作ESD保護(hù)的器件主要有二極管、GGNMOS (柵接地的NMOS)、可控硅(SCR)等。但是，在某些特殊電路和特殊應(yīng)用中，需要ESD保護(hù)器件的擊穿電壓較高，電流泄放能力較強(qiáng)，同時(shí)還需要提供到地端的雙向ESD保護(hù)能力，因此，研究特殊的ESD保護(hù)器件和保護(hù)電路來滿足這些要求，是本 申請(qǐng)人:致力于解決的問題。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于克服現(xiàn)有技術(shù)的缺陷而提供一種PNPN型ESD保護(hù)器件及ESD保護(hù)電路，保護(hù)器件具有較高的正向擊穿電壓和更高的反向擊穿電壓，保護(hù)電路可以實(shí)現(xiàn)雙向ESD保護(hù)。
[0006]實(shí)現(xiàn)上述目的的技術(shù)方案是:
[0007]本發(fā)明之一的PNPN型ESD保護(hù)器件，包括P型襯底，所述P型襯底內(nèi)設(shè)有N型埋層，N型埋層上注有深N阱，所述深N阱內(nèi)注有第一 N+區(qū)、第一 P+區(qū)、第二 N+區(qū)和低壓P講，所述低壓P阱內(nèi)注有N型漂移區(qū)和第二 P+區(qū)，所述N型漂移區(qū)內(nèi)注有第三N+區(qū)，其中:
[0008]所述P型襯底、深N阱和低壓P阱上均覆蓋有氧化隔離層；
[0009]所述第二 N+區(qū)橫跨在所述深N阱內(nèi)低壓P阱的左邊邊界上。
[0010]在上述的PNPN型ESD保護(hù)器件中，所述第一 P+區(qū)引出一個(gè)器件端口 A，所述第三N+區(qū)和第二 P+區(qū)共同引出另一個(gè)器件端口 B。
[0011]本發(fā)明之二的基于本發(fā)明之一 ESD保護(hù)器件的ESD保護(hù)電路，外接被保護(hù)芯片的端口，包括至少兩個(gè)ESD保護(hù)器件，其中:
[0012]每個(gè)ESD保護(hù)器件中的第一 P+區(qū)引出一個(gè)器件端口 A，第三N+區(qū)和第二 P+區(qū)共同引出另一個(gè)器件端口 B;
[0013]至少一個(gè)ESD保護(hù)器件的A端接被保護(hù)芯片的端口，B端接地；
[0014]至少另一個(gè)ESD保護(hù)器件的A端接地，B端接被保護(hù)芯片的端口。
[0015]在上述的ESD保護(hù)電路中，所述的被保護(hù)芯片與各個(gè)ESD保護(hù)器件共用接地端。
[0016]本發(fā)明的有益效果是:本發(fā)明的PNPN型ESD保護(hù)器件實(shí)現(xiàn)工藝兼容與業(yè)界常用的BCD工藝及高壓CMOS工藝，具有較高的正向擊穿電壓和更高的反向擊穿電壓，因此適用于一些高壓電路接口的ESD保護(hù)。本發(fā)明的ESD保護(hù)電路通過將至少二個(gè)PNPN型ESD保護(hù)器件正、反接于被保護(hù)電路接口和地端，可實(shí)現(xiàn)保護(hù)接口到地端的雙向ESD保護(hù)。
【專利附圖】

【附圖說明】
[0017]圖1是本發(fā)明之一的PNPN型ESD保護(hù)器件的剖面圖；
[0018]圖2是本發(fā)明之一的PNPN型ESD保護(hù)器件的等效結(jié)構(gòu)圖；
[0019]圖3是本發(fā)明之二的ESD保護(hù)電路的電路圖。
【具體實(shí)施方式】
[0020]下面將結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步說明。
[0021]請(qǐng)參閱圖1，本發(fā)明之一的PNPN型ESD保護(hù)器件，用于集成電路ESD保護(hù)，包括P型襯底116，該P(yáng)型襯底116內(nèi)設(shè)有N型埋層102，N型埋層102上注有深N阱101，深N阱101內(nèi)注有第一 N+區(qū)104、第一 P+區(qū)105、第二 N+區(qū)106和低壓P阱103，低壓P阱103內(nèi)注有N型漂移區(qū)109和第二 P+區(qū)108，N型漂移區(qū)109內(nèi)注有第三N+區(qū)107，其中:
[0022]第二 N+區(qū)106橫跨在深N阱101內(nèi)低壓P阱103的左邊邊界上，以降低本發(fā)明器件的正向擊穿電壓；第三N+區(qū)107位于N型漂移區(qū)109內(nèi)，以增加本發(fā)明器件的反向擊穿電壓。P型襯底116、深N阱101和低壓P阱103上均覆蓋有氧化隔離層112，圖1中112a、112b、112c、112d、112e 和 112f 組合成 112。
[0023]第一 P+區(qū)105引出一個(gè)器件端口 A，第三N+區(qū)107和第二 P+區(qū)108共同引出另一個(gè)器件端口 B。圖2是本發(fā)明PNPN型ESD保護(hù)器件的等效結(jié)構(gòu)圖。其中Pl代表第一 P+區(qū)105，NI代表深阱區(qū)101，P2代表低壓P阱103，N2代表第三N+區(qū)107。當(dāng)一個(gè)正向ESD脈沖施加于器件的A端時(shí)，它將反偏第二 N+區(qū)106和低壓P阱103形成的PN結(jié)，直至擊穿，從而使ESD電流通過P1/N1/P2/N2結(jié)構(gòu)從B端流出。
[0024]請(qǐng)參閱圖3，本發(fā)明之二的基于本發(fā)明之一 ESD保護(hù)器件的ESD保護(hù)電路，用于被保護(hù)芯片115 (集成電路)的雙向ESD保護(hù)，包括至少兩個(gè)ESD保護(hù)器件113、114，其中，至少一個(gè)ESD保護(hù)器件113的A端接被保護(hù)芯片115的端口，B端接地；至少另一個(gè)ESD保護(hù)器件114的A端接地，B端接被保護(hù)芯片115的端口 ；當(dāng)一個(gè)正向ESD脈沖施加于被保護(hù)芯片115的端口時(shí)，由于本發(fā)明之一的ESD保護(hù)器件113、114的正向擊穿電壓小于反向擊穿電壓，所以ESD電流將通過ESD保護(hù)器件113流向地端；同理，當(dāng)一個(gè)反向ESD脈沖施加于被保護(hù)芯片115的端口時(shí)，ESD電流則通過ESD保護(hù)器件114流向地端。以上就實(shí)現(xiàn)了對(duì)芯片端口的雙向ESD保護(hù)功能。[0025]顯然，可以通過增加本發(fā)明電路中正反接ESD保護(hù)器件的個(gè)數(shù)來提高被保護(hù)器件的抗ESD能力。被保護(hù)芯片115和各ESD保護(hù)器件共用接地端。
【權(quán)利要求】
1.一種PNPN型ESD保護(hù)器件，其特征在于，包括P型襯底(116)，所述P型襯底(116)內(nèi)設(shè)有N型埋層(102)，N型埋層(102)上注有深N阱(101)，所述深N阱(101)內(nèi)注有第一N+區(qū)(104)、第一 P+區(qū)(105)、第二 N+區(qū)(106)和低壓P阱(103)，所述低壓P阱(103)內(nèi)注有N型漂移區(qū)(109)和第二 P+區(qū)(108)，所述N型漂移區(qū)(109)內(nèi)注有第三N+區(qū)(107)，其中: 所述P型襯底(116)、深N阱(101)和低壓P阱(103)上均覆蓋有氧化隔離層(112); 所述第二 N+區(qū)(106)橫跨在所述深N阱(101)內(nèi)低壓P阱(103)的左邊邊界上。
2.根據(jù)權(quán)利要求1所述的PNPN型ESD保護(hù)器件，其特征在于，所述第一P+區(qū)(105)引出一個(gè)器件端口 A，所述第三N+區(qū)(107 )和第二 P+區(qū)(108 )共同引出另一個(gè)器件端口 B。
3.一種基于權(quán)利要求1所述PNPN型ESD保護(hù)器件的ESD保護(hù)電路，外接被保護(hù)芯片(115)的端口，其特征在于，包括至少兩個(gè)ESD保護(hù)器件(113、114)，其中: 每個(gè)ESD保護(hù)器件中的第一 P+區(qū)(105 )引出一個(gè)器件端口 A，第三N+區(qū)(107 )和第二P+區(qū)(108)共同引出另一個(gè)器件端口 B ； 至少一個(gè)ESD保護(hù)器件(113)的A端接被保護(hù)芯片(115)的端口，B端接地； 至少另一個(gè)ESD保護(hù)器件(114)的A端接地，B端接被保護(hù)芯片(115)的端口。
4.根據(jù)權(quán)利要求3所述的ESD保護(hù)電路，其特征在于，所述的被保護(hù)芯片(115)與各個(gè)ESD保護(hù)器件共用接地端。
【文檔編號(hào)】H01L27/02GK103545310SQ201310573080
【公開日】2014年1月29日 申請(qǐng)日期:2013年11月15日 優(yōu)先權(quán)日:2013年11月15日
【發(fā)明者】陶?qǐng)@林 申請(qǐng)人:上海貝嶺股份有限公司