電連接晶圓的方法和用該方法制造的半導(dǎo)體設(shè)備的制作方法
【專利摘要】本發(fā)明涉及用于電連接晶圓的方法，該方法通過氧化物至氧化物接合方法物理地接合兩個(gè)晶圓，并隨后通過對(duì)接接觸結(jié)構(gòu)電連接這個(gè)兩個(gè)晶圓。晶圓通過相對(duì)簡(jiǎn)單的方法彼此物理接合，并隨后通過TSV或?qū)咏佑|孔彼此電連接。因此，由于可以簡(jiǎn)化制造工藝，故可以減少工藝錯(cuò)誤，并且可以改善產(chǎn)品產(chǎn)量。
【專利說明】電連接晶圓的方法和用該方法制造的半導(dǎo)體設(shè)備
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電連接兩個(gè)晶圓的方法，尤其涉及使用對(duì)接接觸結(jié)構(gòu)電連接晶圓的方法，這種方法根據(jù)氧化物至氧化物(oxide-to-oxide)接合方法物理接合兩個(gè)晶圓并隨后使用對(duì)接接觸結(jié)構(gòu)電連接兩個(gè)晶圓。
【背景技術(shù)】
[0002]最近，通過減小晶圓上的設(shè)備的尺寸來減小集成電路的物理尺寸的方法已經(jīng)到達(dá)極限。為了突破上述極限，豎直堆疊兩個(gè)或更多個(gè)晶圓的方法已經(jīng)被提出。
[0003]圖1是通過金屬至金屬接合方法制造的傳統(tǒng)半導(dǎo)體設(shè)備的截面圖。
[0004]為了便于說明，假設(shè)圖1的半導(dǎo)體設(shè)備是圖像傳感器的一部分。該半導(dǎo)體設(shè)備包括上部晶圓110和下部晶圓120。上部晶圓110包括光電二極管ro以及浮置擴(kuò)散器(floating diffusion)FD,其中光電二極管F1D用于生成與從頂部入射的光的量相對(duì)應(yīng)的電荷，浮置擴(kuò)散器FD用于臨時(shí)地儲(chǔ)存這些電荷。下部晶圓120包括除了光電二極管H)之外的構(gòu)成圖像傳感器的元件。
[0005]參照?qǐng)D1，內(nèi)部實(shí)施有不同元件的兩個(gè)晶圓彼此接合在一起。在圖1中，A、B、C和D代表形成有金屬(作為導(dǎo)電材料)或多晶硅的區(qū)域。形成在上部晶圓110中的區(qū)域A和C必須分別電連接至形成在下部晶圓120中的區(qū)域B和D。
[0006]當(dāng)半導(dǎo)體制造工藝完成時(shí)，晶圓的上表面通過絕緣材料覆蓋。因此，當(dāng)兩個(gè)晶圓的上表面彼此物理接合時(shí)，這兩個(gè)晶圓彼此電絕緣。因此，為了電連接兩個(gè)晶圓，必須在這兩個(gè)晶圓的接合部分上形成導(dǎo)電材料。導(dǎo)電材料必須彼此物理接合。
[0007]參照?qǐng)D1，導(dǎo)電材料諸如銅(Cu)可形成在形成于上部晶圓110中的區(qū)域A和C的表面上和形成于下部晶圓120中的區(qū)域B和D的表面上。
[0008]根據(jù)上面描述的傳統(tǒng)金屬至金屬(metal-to-metal)的接合方法,兩個(gè)晶圓110和120通過形成于上部晶圓110和下部晶圓120的區(qū)域A至D的表面上的導(dǎo)電層彼此電連接。因此，晶圓的厚度不可避免地增加了。在晶圓厚度增加的情況下，用于在形成于這兩個(gè)晶圓110和120中的元件之間進(jìn)行電連接的導(dǎo)線的長(zhǎng)度也增加了。因此，無法忽視由導(dǎo)線阻抗導(dǎo)致的功率損耗。
[0009]此外，在制造晶圓中的每一個(gè)時(shí)，必須在接合工藝中單獨(dú)執(zhí)行形成用于電連接的導(dǎo)電層的工藝。因此，不可避免地增加了執(zhí)行該工藝所需的時(shí)間。

【發(fā)明內(nèi)容】

[0010]因此，本發(fā)明致力于解決現(xiàn)有技術(shù)中出現(xiàn)的問題，本發(fā)明的目的是提供一種使用對(duì)接接觸結(jié)構(gòu)電連接晶圓的方法，在接合晶圓時(shí)，該方法使用氧化物至氧化物接合方法作為物理接合工藝并使用TSV或?qū)咏佑|方法作為電接合工藝，從而簡(jiǎn)化了多余的工藝。
[0011]本發(fā)明的另一個(gè)目的是提供一種半導(dǎo)體設(shè)備，其通過使用對(duì)接接觸結(jié)構(gòu)的電連接晶圓的方法制造，在接合晶圓時(shí)，該方法使用氧化物至氧化物接合方法作為物理接合工藝并使用TSV或?qū)咏佑|方法作為電接合工藝，從而簡(jiǎn)化了多余的工藝。
[0012]為了實(shí)現(xiàn)上述目的，根據(jù)本發(fā)明的一個(gè)方面，提供了一種用于電連接晶圓的方法，該方法使用對(duì)接接觸孔結(jié)構(gòu)將受到一系列工藝的第一晶圓和第二晶圓電連接。該方法包括:通過絕緣體至絕緣體接合方法物理地接合第一晶圓和第二晶圓；以及通過使用硅穿孔(TSV)或?qū)咏佑|孔的金屬至金屬接合方法將第一晶圓的第一導(dǎo)電區(qū)域電連接至第二晶圓的與第一導(dǎo)電區(qū)域相對(duì)應(yīng)的第二導(dǎo)電區(qū)域。
[0013]根據(jù)本發(fā)明的另一個(gè)方面，提供了一種半導(dǎo)體設(shè)備，其包括彼此電連接的第一晶圓和第二晶圓。第一晶圓包括構(gòu)成CMOS圖像傳感器的多個(gè)元件中的一個(gè)或多個(gè)，以及第二晶圓包括像素驅(qū)動(dòng)電路和構(gòu)成CMOS圖像傳感器的多個(gè)元件中除了形成于第一晶圓中的元件之外的其它元件。
【專利附圖】

【附圖說明】
[0014]在結(jié)合附圖閱讀了下面的詳細(xì)描述之后，本發(fā)明的上述目的、以及其它特征和優(yōu)點(diǎn)將變得顯而易見，在附圖中:
[0015]圖1是通過金屬至金屬接合方法制造的傳統(tǒng)半導(dǎo)體設(shè)備的截面圖；
[0016]圖2是通過根據(jù)本發(fā)明的一個(gè)實(shí)施方式的用于電連接晶圓的方法制造的半導(dǎo)體設(shè)備的截面圖；
[0017]圖3A示出兩個(gè)晶圓彼此物理接合；
[0018]圖3B示出從第一晶圓的基板向第一導(dǎo)電區(qū)域形成第一對(duì)接接觸孔；以及
[0019]圖3C示出從第一導(dǎo)電區(qū)域向第二導(dǎo)電區(qū)域形成第二對(duì)接接觸孔。
【具體實(shí)施方式】
[0020]現(xiàn)在將更加詳細(xì)地參照本發(fā)明的優(yōu)選實(shí)施方式，該優(yōu)選實(shí)施方式的實(shí)施例在附圖中示出。在整個(gè)附圖和說明書中，相同的參考標(biāo)號(hào)將盡可能的表示相同或相似的部件。
[0021]圖2是通過根據(jù)本發(fā)明的一個(gè)實(shí)施方式的用于電連接晶圓的方法制造的半導(dǎo)體設(shè)備的截面圖。
[0022]參照?qǐng)D2，根據(jù)本發(fā)明的一個(gè)實(shí)施方式的用于半導(dǎo)體設(shè)備的物理接合工藝是通過氧化物至氧化物接合方法實(shí)施的。根據(jù)該氧化物至氧化物接合方法，覆蓋有氧化物的上部晶圓210和下部晶圓220彼此物理接合。因此，兩個(gè)晶圓210和220彼此電絕緣。當(dāng)應(yīng)用該方法時(shí)，可以只考慮兩個(gè)晶圓210和220之間的對(duì)準(zhǔn)。因此，可以相對(duì)容易地執(zhí)行該接合工藝。
[0023]圖2示出兩個(gè)晶圓210和220根據(jù)氧化物至氧化物接合方法彼此接合。然而，這僅僅是一個(gè)實(shí)施例，作為氧化物至氧化物接合方法的替代，兩個(gè)晶圓210和220可通過另一種接合方法彼此接合。
[0024]在圖1的傳統(tǒng)半導(dǎo)體設(shè)備中，兩個(gè)晶圓110和120之間的接合部被分為導(dǎo)體(Cu)和氧化物。然而，在圖2的實(shí)施方式中，兩個(gè)晶圓210和220之間的整個(gè)接合部都是氧化物。在圖2中，F(xiàn)表示在物理接合之后形成的對(duì)接接觸孔。對(duì)接接觸孔將在下面進(jìn)行描述。
[0025]形成于第一晶圓210中的第一導(dǎo)電區(qū)域A和C通過第一對(duì)接接觸孔E和第二對(duì)接接觸孔F電連接至形成于第二晶圓220中的第二導(dǎo)電區(qū)域B和D，其中第一對(duì)接接觸孔E穿過第一晶圓210的基板形成于第一導(dǎo)電區(qū)域A和C中，第二對(duì)接接觸孔F分別形成在第一導(dǎo)電區(qū)域A和C與第二導(dǎo)電區(qū)域B和D之間。
[0026]第一對(duì)接接觸孔E填充有絕緣材料，第二對(duì)接接觸孔F填充有導(dǎo)電材料。因此，僅所需部分可電連接至彼此。
[0027]圖2示出第一對(duì)接接觸孔E的截面積比第二對(duì)接接觸孔F的截面積更大。然而，第一和第二對(duì)接接觸孔E和F可具有相同的截面積。對(duì)本領(lǐng)域技術(shù)人員來說，第一和第二對(duì)接接觸孔E和F被形成為具有不同截面積還是相同截面積不是特殊技術(shù)。因此，文中將省略其詳細(xì)描述。
[0028]當(dāng)形成第一和第二對(duì)接接觸孔E和F時(shí)，可以在不考慮第一和第二對(duì)接接觸孔E和F是具有不同的截面積或是相同的截面積的情況下常規(guī)地執(zhí)行接下來的工藝:涂覆光刻膠、將掩模中形成的預(yù)定圖案反射至光刻膠上，并且光刻膠被烘焙并隨后被蝕刻。
[0029]下面將描述制造圖2的半導(dǎo)體設(shè)備的工藝。
[0030]圖3A至3C是示出制造圖2的半導(dǎo)體設(shè)備的工藝的截面圖。
[0031]圖3A示出兩個(gè)晶圓彼此物理接合。
[0032]圖3B示出從第一晶圓的基板向第一導(dǎo)電區(qū)域形成第一對(duì)接接觸孔；以及
[0033]圖3C示出從第一導(dǎo)電區(qū)域向第二導(dǎo)電區(qū)域形成第二對(duì)接接觸孔。
[0034]參照?qǐng)D3A，當(dāng)兩個(gè)晶圓210和220物理地彼此接合時(shí)，形成于兩個(gè)晶圓210和220的表面上的氧化物彼此接合。因此，這種方法被稱為氧化物至氧化物接合方法，并且形成于兩個(gè)晶圓210和220中的元件彼此電絕緣。
[0035]參照?qǐng)D3B,第一對(duì)接接觸孔E從第一晶圓210的基板向第一導(dǎo)電區(qū)域A和C形成。在這一工藝中，使用具有圖案的掩模通過光刻膠工藝和蝕刻工藝形成第一對(duì)接接觸孔E。
[0036]通常，晶圓的形成有半導(dǎo)體元件的基板具有相當(dāng)大的厚度。然而，在第一對(duì)接接觸孔E被形成之前，第一晶圓210的基板的底部被研磨以使基板的厚度小于第二晶圓220的基板(Si)。參照?qǐng)D2，可見，第一晶圓210在底部處的基板的厚度比第二晶圓220在頂部處的基板更大。第一對(duì)接接觸孔E通過蝕刻工藝形成。因此，當(dāng)待蝕刻基板的厚度很小時(shí)，蝕刻時(shí)間減少。
[0037]用于調(diào)整第一晶圓210的基板的厚度的時(shí)間是可調(diào)整的。該工藝可在圖3A的物理接合工藝之前執(zhí)行或可以在圖3B的工藝之前并在圖3A的物理接合工藝之后執(zhí)行。
[0038]參照?qǐng)D3C，第二對(duì)接接觸孔F從第一導(dǎo)電區(qū)域A和C向第二導(dǎo)電區(qū)域B和D形成。在這一工藝中，使用具有圖案的掩模通過光刻膠工藝和蝕刻工藝形成第一對(duì)接接觸孔F。當(dāng)這兩個(gè)對(duì)接接觸孔E和F被形成為具有如圖3C所示的不同截面積時(shí)，第一和第二對(duì)接接觸孔E和F可輕易地區(qū)別于彼此。
[0039]如上所述，兩個(gè)對(duì)接接觸孔E和F可依次通過兩個(gè)工藝形成。然而，當(dāng)兩個(gè)對(duì)接接觸孔E和F不需要具有不同截面積時(shí)，可通過一個(gè)蝕刻工藝形成包括兩個(gè)對(duì)接接觸孔E和F的一個(gè)對(duì)接接觸孔。在這種情況下，由于對(duì)接接觸孔通過一個(gè)工藝形成，故該工藝可以被簡(jiǎn)化，并且該工藝的時(shí)間可以減少。
[0040]在本實(shí)施方式中，娃穿孔(TSV, through-silicon via)可用于取代對(duì)接接觸孔。根據(jù)TSV方法，硅晶圓被分為多個(gè)具有幾十微米厚度的芯片，并且相同芯片被豎直地堆疊并通過貫通電極(through-electrode)連接。這種方法的優(yōu)點(diǎn)在于，與堆疊的芯片通過導(dǎo)線連接的傳統(tǒng)導(dǎo)線接合方法相比，可以減小芯片的厚度和功耗。
[0041 ] 即使應(yīng)用任何方法，本發(fā)明的實(shí)施方式都可獲得相同的效果。
[0042]根據(jù)本發(fā)明的實(shí)施方式，晶圓通過比金屬至金屬接合方法更簡(jiǎn)單的氧化物至氧化物接合方法物理地彼此接合，并隨后通過TSV或?qū)咏佑|孔電連接至彼此。因此，由于簡(jiǎn)化了制造工藝，故可以減少工藝錯(cuò)誤，并且可以改善產(chǎn)品產(chǎn)量。
[0043]雖然本已經(jīng)出于示意性目的而描述了發(fā)明的優(yōu)選實(shí)施方式，但本領(lǐng)域技術(shù)人員應(yīng)理解，在不背離如所附權(quán)利要求所公開的本發(fā)明的精神和范圍的情況下，可以進(jìn)行各種修改、增加和替換。
【權(quán)利要求】
1.用于電連接晶圓的方法，所述方法使用對(duì)接接觸孔結(jié)構(gòu)將受到一系列工藝的第一晶圓和第二晶圓電連接，所述方法包括: 通過絕緣體至絕緣體接合方法物理地接合所述第一晶圓和第二晶圓；以及 通過金屬至金屬接合方法將所述第一晶圓的第一導(dǎo)電區(qū)域電連接至所述第二晶圓的與所述第一導(dǎo)電區(qū)域相對(duì)應(yīng)的第二導(dǎo)電區(qū)域，其中金屬至金屬接合方法使用了硅穿孔或?qū)咏佑|孔。
2.如權(quán)利要求1所述的方法，其中將所述第一晶圓的所述第一導(dǎo)電區(qū)域電連接至所述第二晶圓的所述第二導(dǎo)電區(qū)域的步驟包括: 形成對(duì)接接觸孔以通過所述第一晶圓的基板底部和所述第一導(dǎo)電區(qū)域到達(dá)所述第二導(dǎo)電區(qū)域； 向所述對(duì)接接觸孔的與所述第一導(dǎo)電區(qū)域和所述第一導(dǎo)電區(qū)域與所述第二導(dǎo)電區(qū)域之間的區(qū)域相對(duì)應(yīng)的部分中填充導(dǎo)電材料；以及 向所述對(duì)接接觸孔的未填充所述導(dǎo)電材料的其它部分中填充絕緣材料。
3.如權(quán)利要求2所述的方法，其中形成所述對(duì)接接觸孔的步驟包括: 形成第一對(duì)接接觸孔以通過所述第一晶圓的基板底部到達(dá)所述第一導(dǎo)電區(qū)域；以及 形成第二對(duì)接接觸孔以通過所述第一導(dǎo)電區(qū)域到達(dá)所述第二導(dǎo)電區(qū)域。
4.如權(quán)利要求3所述的方法，其中填充絕緣材料的步驟包括向所述第一對(duì)接接觸孔中填充絕緣材料，以及填充導(dǎo)電材料的步驟包括向所述第二對(duì)接接觸孔中填充導(dǎo)電材料。
5.如權(quán)利要求4所述的方法，其中所述第一對(duì)接接觸孔具有比所述第二對(duì)接接觸孔更大的截面積。
6.如權(quán)利要求1所述的方法，還包括通過研磨所述第一晶圓的基板底部將所述第一晶圓的基板底部移除至預(yù)定厚度。
7.如權(quán)利要求6所述的方法，其中移除所述第一晶圓的基板底部的步驟在物理接合所述第一晶圓和所述第二晶圓之前執(zhí)行或在電接合所述第一晶圓的所述第一導(dǎo)電區(qū)域和所述第二晶圓的所述第二導(dǎo)電區(qū)域之前并在物理接合所述第一晶圓和所述第二晶圓之后執(zhí)行。
8.如權(quán)利要求1所述的方法，其中所述物理接合所述第一晶圓和所述第二晶圓的步驟包括通過氧化物至氧化物接合方法物理接合所述第一晶圓和所述第二晶圓。
9.半導(dǎo)體設(shè)備，包括第一晶圓和第二晶圓，所述第一晶圓和所述第二晶圓通過權(quán)利要求I所述的方法彼此電連接， 其中所述第一晶圓包括構(gòu)成CMOS圖像傳感器的多個(gè)元件中的一個(gè)或多個(gè)，以及 所述第二晶圓包括像素驅(qū)動(dòng)電路和構(gòu)成CMOS圖像傳感器的多個(gè)元件中除了形成于所述第一晶圓中的元件之外的其它元件。
10.如權(quán)利要求9所述的半導(dǎo)體設(shè)備，其中所述第一晶圓包括構(gòu)成CMOS圖像傳感器的多個(gè)兀件之中用于生成與入射光相對(duì)應(yīng)的電荷的光電二極管。
【文檔編號(hào)】H01L27/146GK103824867SQ201310573253
【公開日】2014年5月28日 申請(qǐng)日期:2013年11月15日 優(yōu)先權(quán)日:2012年11月16日
【發(fā)明者】全寅均 申請(qǐng)人:（株）賽麗康