具有集成保護(hù)結(jié)構(gòu)的結(jié)隔離阻斷電壓裝置及其形成方法
【專利摘要】提供了結(jié)隔離阻斷電壓裝置及其形成方法。在【具體實(shí)施方式】中，阻斷電壓裝置包括電連接至第一p阱的陽極終端、電連接至第一n阱的陰極終端、電連接至第二p阱的接地終端、以及用于隔離第一p阱和p型襯底的n型隔離層。第一p阱和第一n阱操作作為阻塞二極管。阻斷電壓裝置還包括與第一n阱中形成的P+區(qū)域、第一n阱、第一p阱和第一p阱中形成的N+區(qū)域相關(guān)的PNPN硅控整流器(SCR)。此外，阻斷電壓裝置還包括與第一p阱中形成的N+區(qū)域、第一p阱、n型隔離層、第二p阱以及第二p阱中形成的N+區(qū)域相關(guān)的NPNPN雙向SCR。
【專利說明】具有集成保護(hù)結(jié)構(gòu)的結(jié)隔離阻斷電壓裝置及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實(shí)施例涉及電子系統(tǒng)，更具體地說涉及對(duì)集成電路(IC)的保護(hù)。
【背景技術(shù)】
[0002]一些電子系統(tǒng)可能暴露至瞬間電事件，或者暴露至具有相對(duì)短持續(xù)時(shí)間、相對(duì)較快的改變電壓和高功率的電信號(hào)。例如，瞬間電事件可包括靜電放電(ESD)事件和/或電磁干擾(EMI)事件。
[0003]瞬間電事件可能由于相對(duì)于較小面積的IC的過壓情況和/或高程度的功耗而損壞電子系統(tǒng)內(nèi)的集成電路(1C)。高功耗可增大電路溫度，并導(dǎo)致大量問題，例如柵氧擊穿、結(jié)損壞、金屬損壞和/或表面電荷累計(jì)。而且，瞬間電事件可引起鎖定(換言之，低阻抗路徑的不利出現(xiàn))，從而使得IC的功能混亂并且潛在地導(dǎo)致了對(duì)IC的永久損害。因此，需要提供一種具有針對(duì)這種瞬間電事件(例如在IC的上電和掉電的情況期間)的保護(hù)的1C。

【發(fā)明內(nèi)容】

[0004]在一個(gè)實(shí)施例中，一種設(shè)備包括P型襯底，布置在P型襯底中的第一 P型阱，布置在P型襯底中的與第一 P型阱鄰接的第一 η型阱，布置在P型襯底中的第二 P型阱，以及處于第一 P型阱、第一 η型阱以及第二 P型阱的至少一部分下方的η型隔離層。第一 P型阱包括電連接至第一終端的至少一個(gè)P型有源區(qū)和至少一個(gè)η型有源區(qū)。此外，第一 η型阱包括電連接至第二終端的至少一個(gè)P型有源區(qū)和至少一個(gè)η型有源區(qū)。而且，第二 ρ型阱包括電連接至第三終端的至少一個(gè)P型有源區(qū)和至少一個(gè)η型有源區(qū)。第一 ρ型阱和第一η型阱被配置成操作作為阻塞二極管。此外，第一 η型阱的至少一個(gè)ρ型有源區(qū)、第一 η型阱、第一 P型阱以及第一 P型阱的至少一個(gè)η型有源區(qū)被配置成操作作為PNPN硅控整流器。而且，第一 P型阱的至少一個(gè)η型有源區(qū)、第一 ρ型阱、η型隔離層、第二 ρ型阱以及第二 P型阱的至少一個(gè)η型有源區(qū)被配置成操作作為NPNPN雙向硅控整流器。
[0005]在另一個(gè)實(shí)施例中，一種設(shè)備包括阻塞二極管、第一 PNP雙極型晶體管、第一 NPN雙極型晶體管、第二 NPN雙極型晶體管以及雙向PNP雙極型晶體管。阻塞二極管包括電連接至第一終端的陽極以及電連接至第二終端的陰極。此外，第一 PNP雙極型晶體管包括電連接至第二終端的發(fā)射極、基極以及集電極。而且，第一 NPN雙極型晶體管包括電連接至第一終端的發(fā)射極、電連接至第一 PNP雙極型晶體管的集電極的基極、以及電連接至第一 PNP雙極型晶體管的基極的集電極。此外，第二 NPN雙極型晶體管包括電連接至第三終端的發(fā)射極、基極以及集電極。而且，雙向PNP雙極型晶體管包括電連接至第二 NPN雙極型晶體管的基極的發(fā)射極/集電極、電連接至第一 NPN雙極型晶體管的基極的集電極/發(fā)射極、以及電連接至第一和第二 NPN雙極型晶體管的集電極的基極。第一 PNP雙極型晶體管和第一 NPN雙極型晶體管被配置成操作作為PNPN硅控整流器。此外，第一 NPN雙極型晶體管、雙向PNP雙極型晶體管和第二 NPN雙極型晶體管被配置成操作作為NPNPN雙向硅控整流器。
[0006]在另一個(gè)實(shí)施例中，提供了一種制造阻斷裝置的方法。所述方法包括:在P型襯底中形成第一 P型阱，在第一 P型阱中形成至少一個(gè)P型有源區(qū)和至少一個(gè)η型有源區(qū)，在P型襯底中形成與第一 P型阱鄰接的第一 η型阱，在第一 η型阱中形成至少一個(gè)P型有源區(qū)和至少一個(gè)η型有源區(qū)，在ρ型襯底中形成第二 ρ型阱，在第二 ρ型阱中形成至少一個(gè)P型有源區(qū)和至少一個(gè)η型有源區(qū)，以及在第一 ρ型阱、第一 η型阱以及第二 ρ型阱的至少一部分下方形成η型隔離層。第一 ρ型阱和第一 η型阱被配置成操作作為阻塞二極管。此外，(I)第一 η型阱的(I)至少一個(gè)ρ型有源區(qū)、第一 η型阱、第一 ρ型阱以及第一 ρ型阱的至少一個(gè)η型有源區(qū)被配置成操作作為PNPN硅控整流器。而且，第一 ρ型阱的至少一個(gè)η型有源區(qū)、第一 P型阱、η型隔離層、第二 ρ型阱以及第二 P型阱的至少一個(gè)η型有源區(qū)被配置成操作作為NPNPN雙向硅控整流器。
【專利附圖】

【附圖說明】
[0007]圖1是電子系統(tǒng)的一個(gè)示例的示意框圖。
[0008]圖2是根據(jù)一個(gè)實(shí)施例的阻斷電壓電路的電路圖。
[0009]圖3Α是根據(jù)一個(gè)實(shí)施例的具有的集成保護(hù)結(jié)構(gòu)的結(jié)隔離阻斷電壓裝置的俯視圖。
[0010]圖3Β是沿圖3Α的線3Β-3Β截取的圖3Α的結(jié)隔離阻斷電壓裝置的截面圖。
[0011]圖3C是沿圖3Α的線3C-3C截取的圖3Β結(jié)隔離阻斷電壓裝置的注釋截面圖。
[0012]圖4Α-4Η是結(jié)隔離阻斷電壓裝置的各種實(shí)施例的截面圖。
[0013]圖5Α是根據(jù)另一實(shí)施例的具有集成保護(hù)結(jié)構(gòu)的結(jié)隔離阻斷電壓裝置的截面圖。
[0014]圖5Β是圖5Α的結(jié)隔離阻斷電壓裝置的一部分的注釋截面圖。
[0015]圖6A-6C是用于IC的接口電路的各種實(shí)施例的電路圖。
[0016]圖7A-7D示出了用于結(jié)隔離阻斷電壓裝置的一個(gè)示例的傳輸線脈沖(TLP)實(shí)驗(yàn)室數(shù)據(jù)的示圖。
【具體實(shí)施方式】
[0017]以下對(duì)具體實(shí)施例的詳細(xì)描述代表了本發(fā)明特定實(shí)施例的各種說明。但是，本發(fā)明可按照權(quán)利要求所限定和覆蓋的多種不同方式來實(shí)現(xiàn)。在說明書中，對(duì)附圖標(biāo)記了參考標(biāo)號(hào)，其中類似的參考標(biāo)號(hào)表示相同或者功能類似的元素。
[0018]本文使用的諸如“上”、“下”、“上方”等之類的術(shù)語指的是附圖所示定位的器件，并且應(yīng)該進(jìn)行相應(yīng)的解釋。還應(yīng)該理解的是，由于半導(dǎo)體器件(例如晶體管)內(nèi)的區(qū)域是通過利用不同雜質(zhì)對(duì)半導(dǎo)體材料的不同部分進(jìn)行摻雜或使雜質(zhì)的濃度不同來進(jìn)行定義的，所以不同區(qū)域之間的具體物理邊界可能不會(huì)實(shí)際存在于完成的器件中，相反，區(qū)域可能從一個(gè)轉(zhuǎn)換成另一個(gè)。附圖所示的一些邊界具有這樣的類型，并且僅僅為了方便讀者而被圖示為突變結(jié)構(gòu)。在上述實(shí)施例中，P型區(qū)域可包括P型半導(dǎo)體材料，例如硼，作為摻雜物。而且，η型區(qū)域可包括η型半導(dǎo)體材料，例如磷，作為摻雜物。技術(shù)人員將構(gòu)想出上述區(qū)域中的摻雜物的各種濃度。
[0019]結(jié)隔離阻斷電壓裝置的概覽
[0020]為了有助于確保電子系統(tǒng)是可靠的，制造商可以在各種組織(例如，電子器件工程聯(lián)合委員會(huì)(JEDEC)、國際電工委員會(huì)(IEC)、汽車工程協(xié)會(huì)(AEC)以及國際標(biāo)準(zhǔn)化組織(ISO))設(shè)置的標(biāo)準(zhǔn)所描述的明確的應(yīng)力條件下測(cè)試電子系統(tǒng)。標(biāo)準(zhǔn)可覆蓋前面討論的寬范圍的瞬間電事件，包括靜電釋放(ESD)事件和/或電磁干擾(EMI)事件。
[0021]通過向IC的焊盤提供保護(hù)裝置而提高了電子電路可靠性。保護(hù)裝置通過在瞬態(tài)信號(hào)的電壓達(dá)到觸發(fā)電壓時(shí)從高阻狀態(tài)轉(zhuǎn)化至低阻狀態(tài)來將焊盤處的電壓電平保持在預(yù)定安全范圍內(nèi)。據(jù)此，保護(hù)裝置可在瞬態(tài)信號(hào)的電壓達(dá)到可導(dǎo)致IC損壞的最常見原因之一的正或負(fù)失效電壓之前分流與瞬態(tài)信號(hào)相關(guān)的電流的至少一部分。
[0022]需要在保護(hù)裝置激活之前向IC內(nèi)的電路提供保護(hù)。例如，保護(hù)裝置可被優(yōu)化成承受在與高電壓接口相關(guān)的焊盤之間出現(xiàn)的ESD和/或EMI應(yīng)力條件，但是可具有有限的接通時(shí)間。如果沒有附加的保護(hù)，諸如阻塞二極管之類的具體接口電路可能被在保護(hù)裝置激活之前出現(xiàn)的瞬態(tài)應(yīng)力條件損壞。由此，阻斷電壓裝置需要能夠比保護(hù)裝置更小且更快，而且包括集成保護(hù)結(jié)構(gòu)，其提供了附加的釋放路徑以在保護(hù)裝置激活之前呈現(xiàn)出對(duì)應(yīng)力條件的保護(hù)，從而保護(hù)阻斷電壓裝置和/或包括阻斷電壓裝置的接口電路以防止超出安全操作條件的過應(yīng)力。
[0023]在【具體實(shí)施方式】中，提供了包括集成保護(hù)結(jié)構(gòu)的結(jié)隔離阻斷電壓裝置。阻斷電壓裝置布置在P型襯底中，并且包括電連接至第一 P阱的陽極終端、電連接至第一 η阱的陰極終端、電連接至第二 P阱的接地終端、以及延伸至第一 P阱、第一 η阱以及第二 ρ阱的至少一部分下方的η型隔離層。第一 ρ阱和第一 η阱操作作為阻塞二極管，其在陽極終端的電壓大于陰極終端的電壓時(shí)可變成正向偏置。此外，在陰極終端的電壓小于陽極終端的電壓時(shí)，阻塞二極管可變成反向偏置并提供相對(duì)高的阻斷電壓(例如，大約70V或更高)。對(duì)于與ESD和/或EMI事件相關(guān)的非常大的反向偏置電壓，集成保護(hù)結(jié)構(gòu)可激活以預(yù)防阻塞二極管產(chǎn)生由于方向擊穿而導(dǎo)致的損壞。在【具體實(shí)施方式】中，集成保護(hù)結(jié)構(gòu)包括與布置在第一η阱中的至少一個(gè)P+區(qū)域、第一 η阱、第一 ρ阱以及布置在第一 ρ阱中的至少一個(gè)N+區(qū)域相關(guān)的PNPN硅控整流器(SCR)。
[0024]阻斷電壓裝置的接地終端可被用來在阻塞二極管與P型襯底之間提供改進(jìn)的隔離，從而增大對(duì)鎖定的穩(wěn)健性。例如，接地終端可被用來在陽極終端與陰極終端之間接收到的ESD和/或EMI事件期間收集注入ρ型襯底的載流子。在【具體實(shí)施方式】中，集成保護(hù)結(jié)構(gòu)進(jìn)一步包括接地終端與陽極終端之間的NPNPN雙向SCR，可被用來保護(hù)阻斷電壓裝置以防止陽極終端與接地終端之間的瞬間電事件。例如，在【具體實(shí)施方式】中，NPNPN雙向SCR與布置在第一 P阱中的至少一個(gè)N+區(qū)域、第一 ρ阱、η型隔離層、第二 ρ阱、和布置在第二 P阱中的至少一個(gè)N+區(qū)域相關(guān)。NPNPN雙向SCR可保護(hù)靈敏結(jié)和裝置以防止在ESD和/或EMI事件期間激活。例如，NPNPN雙向SCR可被用來保護(hù)與η型隔離層和ρ型襯底相關(guān)的寄生二極管和/或與第一 P阱、η型隔離層和ρ型襯底相關(guān)的寄生PNP雙極型晶體管。
[0025]結(jié)隔離阻斷電壓裝置可被用來提高包括阻斷電壓裝置的IC的鎖定穩(wěn)健性。阻斷電壓裝置還可有助于保護(hù)寄生襯底裝置以防止在ESD和/或EMI條件期間損壞，這對(duì)于在結(jié)隔離工藝(例如，結(jié)隔離雙極型-CM0S-DM0S (B⑶)工藝)中實(shí)現(xiàn)接口電路而言是個(gè)全行業(yè)的挑戰(zhàn)。阻斷電壓裝置可被用于各種應(yīng)用，包括局部互聯(lián)網(wǎng)絡(luò)(LIN)接口、控制器局域網(wǎng)絡(luò)(CAN)接 口、FlexRay 接 口、RS-232 接 口、RS-485 接口、和 / 或 A2B 接口。
[0026]圖1是電子系統(tǒng)20的一個(gè)示例的示意框圖。電子系統(tǒng)20包括電路板或卡11和引擎控制單元(ECT) 12。電路板11包括IC1、第一引腳15、第二引腳16和第三引腳17。ICl包括第一至第三焊盤5-7和保護(hù)系統(tǒng)8。
[0027]ICl和E⑶12可彼此電連接，以使得信號(hào)可以在ICl和E⑶12之間傳遞和/或能量可被提供給ICl。例如，ICl的第一至第三焊盤5-7可分別電連接至電路板11的第一至第三引腳15-17，第一至第三引腳15-17可利用例如布線或電纜電連接至E⑶12。在【具體實(shí)施方式】中，電路板11的第一引腳15是電源下端(power-low)引腳，電路板11的第二引腳16是信號(hào)引腳，電路板11的第三引腳17是電源上端(power-high)引腳。然而，其它配置是可行的，例如，其它配置包括采用更多或更少引腳的配置。
[0028]瞬間電事件可在能到達(dá)ICl的電子系統(tǒng)20中。例如，與用于電連接電路板11和ECU12的束線的感性耦合相關(guān)的ESD事件和/或EMI事件可導(dǎo)致瞬間電事件14的產(chǎn)生。瞬間電事件14還可與ICl的人工或機(jī)械處理相關(guān)，例如AEC-Q100規(guī)范定義的ESD事件。瞬間電事件14可產(chǎn)生過電壓或欠電壓條件，并可耗盡高水平的能量，這可能擾亂ICl的功能并潛在地造成永久損壞。就此處的使用而言，“欠電壓條件”是負(fù)幅值的過電壓條件。
[0029]保護(hù)系統(tǒng)8被配置成向ICl提供瞬間電事件保護(hù)，從而提高其中可使用ICl的應(yīng)用的范圍和/或ICl可工作的電氣環(huán)境的惡劣程度。保護(hù)系統(tǒng)8可被用于通過將ICl的焊盤5-7處的電壓電平保持在特定的電壓范圍內(nèi)(該范圍對(duì)于各個(gè)焊盤可能不同)來確保ICl的可靠性。保護(hù)系統(tǒng)8可被配置成使與IC的焊盤上接收的瞬間電事件相關(guān)的電流轉(zhuǎn)移至IC的焊盤的其它節(jié)點(diǎn)，從而提供瞬間電事件保護(hù)。
[0030]例如，電子系統(tǒng)20可表示局部互聯(lián)網(wǎng)絡(luò)(LIN)協(xié)議系統(tǒng)、控制器局域網(wǎng)絡(luò)(CAN)協(xié)議系統(tǒng)、傳輸線系統(tǒng)、工業(yè)控制系統(tǒng)、電源管理系統(tǒng)、微機(jī)電系統(tǒng)(MEMS)傳感器系統(tǒng)、變換器系統(tǒng)、或各種其它系統(tǒng)。在一個(gè)實(shí)施例中，電子系統(tǒng)20是汽車接口系統(tǒng)，ICl是用于汽車的傳感器信號(hào)信令1C。
[0031]圖2是根據(jù)一個(gè)實(shí)施例的阻斷電壓電路30的電路圖。阻斷電壓電路30包括第一或陽極終端A，第二或陰極終端C，和第三或接地終端G。阻斷電壓電路30進(jìn)一步包括阻塞二極管31，第一 PNP雙極型晶體管32，第二或雙向PNP雙極型晶體管33，第一 NPN雙極型晶體管34，第二 NPN雙極型晶體管35，以及第一至第三電阻器41-43。
[0032]第一 NPN雙極型晶體管34包括發(fā)射極，其電連接至陽極終端A、第一電阻器41的第一端、以及阻塞二極管31的陽極。第一 NPN雙極型晶體管34進(jìn)一步包括基極，其電連接至雙向PNP雙極型晶體管33的集電極/發(fā)射極C/E、第一電阻器41的第二端、以及第一 PNP雙極型晶體管32的集電極。第一 NPN雙極型晶體管34進(jìn)一步包括集電極，其電連接至第
一PNP雙極型晶體管32的基極、雙向PNP雙極型晶體管33的基極、第二 NPN雙極型晶體管35的集電極以及第二電阻器42的第一端。第一 PNP雙極型晶體管32進(jìn)一步包括發(fā)射極，其電連接至陰極終端C、阻塞二極管31的陰極以及第二電阻器42的第二端。第二 NPN雙極型晶體管35進(jìn)一步包括發(fā)射極，其電連接至接地終端G以及第三電阻器43的第一端。第
二NPN雙極型晶體管35進(jìn)一步包括基極，其電連接至雙向PNP雙極型晶體管33的發(fā)射極/集電極E/C以及第三電阻器43的第二端。
[0033]雙向PNP雙極型晶體管33雙向操作，而且作為發(fā)射極和集電極的發(fā)射極/集電極E/C和集電極/發(fā)射極C/E的操作可取決于陽極終端A和接地終端G的電壓條件。例如，當(dāng)陽極終端A的電壓大于接地終端G的電壓時(shí)，雙向PNP雙極型晶體管33的集電極/發(fā)射極C/E作為發(fā)射極，而雙向PNP雙極型晶體管33的發(fā)射極/集電極E/C作為集電極。相反，當(dāng)陽極終端A的電壓小于接地終端G的電壓時(shí)，雙向PNP雙極型晶體管33的集電極/發(fā)射極C/E作為集電極，而雙向PNP雙極型晶體管33的發(fā)射極/集電極E/C作為發(fā)射極。
[0034]在陽極終端A和陰極終端C之間的正常操作條件期間，阻斷電壓電路30可類似于高阻斷電壓二極管來操作。例如，當(dāng)陽極終端A的電壓大于陰極終端C的電壓時(shí)，阻塞二極管31可變成正向偏置以向阻斷電壓電路30提供高正向?qū)娏魈幚砟芰Α４送?，?dāng)陽極終端A的電壓小于陰極終端C時(shí)，阻塞二極管31可變成反向偏置以向阻斷電壓電路30提供相對(duì)高的阻斷電壓。
[0035]然而，與傳統(tǒng)阻塞二極管相反，圖示的阻斷電壓電路30包括內(nèi)置的或集成的保護(hù)結(jié)構(gòu)，其可被用來保護(hù)電路以防止過應(yīng)力條件期間的損害。
[0036]例如，為了保護(hù)阻塞二極管31以防止在陽極終端A和陰極終端C之間接收到的ESD和/或EMI事件期間產(chǎn)生反向擊穿，阻斷電壓電路30被配置成包括PNPN硅控整流器(SCR) 46，其包括第一 PNP雙極型晶體管32和第一 NPN雙極型晶體管34。具體地，第一 PNP雙極型晶體管32和第一 NPN雙極型晶體管34被布置成在反饋中交叉耦接的雙極型晶體管，由此使得第一 PNP雙極型晶體管32的集電極電流的增大會(huì)使得第一 NPN雙極型晶體管34的基極電流增大，而且第一 NPN雙極型晶體管34的集電極電流的增大會(huì)使得第一 PNP雙極型晶體管32的基極電流增大。隨著陰極終端C和陽極終端A之間的電壓差在瞬間電事件期間增大，第一 PNP雙極型晶體管32和第一 NPN雙極型晶體管34之間的反饋可以是可重生的，并使得PNPN SCR46進(jìn)入或者轉(zhuǎn)換至低阻抗?fàn)顟B(tài)。據(jù)此，晶體管之間的反饋可將PNPNSCR46保持在低阻抗?fàn)顟B(tài)，只要陰極終端C和陽極終端A之間的電壓差超過PNPN SCR46的正向保持電壓。
[0037]圖示的阻斷電壓電路30進(jìn)一步包括NPNPN雙向SCR47，其包括雙向PNP雙極型晶體管33和第一和第二 NPN雙極型晶體管34，35。NPNPN雙向SCR47可有助于保護(hù)保護(hù)阻斷電壓電路30以防止當(dāng)阻斷電壓電路的陽極終端A相對(duì)于接地終端G收到應(yīng)力時(shí)的損害。例如，第一 NPN雙極型晶體管34和雙向PNP雙極型晶體管33交叉耦接并可被用來保護(hù)阻斷電壓電路30以防止使接地終端G的電壓相對(duì)于陽極終端A的電壓增大的瞬間電事件。此夕卜，第二 NPN雙極型晶體管35和雙向PNP雙極型晶體管33交叉耦接，而且可被用來保護(hù)阻斷電壓電路30以防止使陽極終端A的電壓相對(duì)于接地終端G的電壓增大的瞬間電事件。
[0038]PNPN SCR46和NPNPN雙向SCR47可被配置成具有相對(duì)于某些其他保護(hù)電路的相對(duì)高的保持電壓。采用利用具有高保持電壓的保護(hù)結(jié)構(gòu)的保護(hù)阻塞二極管31可緩解在向IC供電時(shí)的應(yīng)力測(cè)試期間的鎖定危險(xiǎn)。
[0039]可利用阻塞二極管31，例如通過二極管尺寸、幾何形狀和/或摻雜情況的選擇，來控制陽極終端A和陰極終端C之間的阻斷電壓電路的正向傳導(dǎo)特征。此外，通過第一NPN雙極型晶體管34和第一 PNP雙極型晶體管32的增益和傳導(dǎo)強(qiáng)度以及通過選擇第一和第二電阻器41、42的電阻值，可控制陽極終端A和陰極終端C之間的反向傳導(dǎo)特征；第一和第二電阻器41、42分別布置在第一 NPN雙極型晶體管34和第一 PNP雙極型晶體管32的基極-發(fā)射極結(jié)兩端，而且該反向傳導(dǎo)特征在瞬間電事件期間可加速導(dǎo)通。而且，通過第一和第二NPN雙極型晶體管34、35和雙向PNP雙極型晶體管33的增益和傳導(dǎo)強(qiáng)度以及通過第一和第三電阻器41、43的電阻值，可控制陽極終端A和接地終端G之間的正向和反向傳導(dǎo)特征。在【具體實(shí)施方式】中，通過選擇與晶體管有關(guān)的有源區(qū)和阱的尺寸、間隔以及摻雜濃度，可以控制雙極型晶體管的操作特征。由此，可提供阻斷電壓電路30的正向和反向傳導(dǎo)特征的精調(diào)控制，從而使得能夠在精確度接口信令應(yīng)用中實(shí)施阻斷電壓電路30。
[0040]圖3A是根據(jù)一個(gè)實(shí)施例的配置有集成保護(hù)結(jié)構(gòu)的結(jié)隔離阻斷電壓裝置100的俯視圖。圖3B是沿圖3A的線3B-3B截取的圖3A的結(jié)隔離阻斷電壓裝置100的截面圖。圖3C是沿圖3A的線3C-3C截取的圖3B結(jié)隔離阻斷電壓裝置100的注釋截面圖。
[0041]阻斷電壓裝置100形成在ρ型襯底51中，并且包括第一至第三P阱52a_52c、第一至第五P型有源區(qū)或P+區(qū)域53a_53e、第一和第二 η講54a, 54b、第一至第八η型有源區(qū)或N+區(qū)域55a_55h、第一至第六淺ρ型區(qū)域56a_56f、第一至第三淺η型區(qū)域57a_57c、氧化物區(qū)域58、以及η型隔離層59。出于簡(jiǎn)潔的原因，在圖3Α的俯視圖中僅僅圖示了第一和第二η講54a, 54b、第一至第三ρ講52a_52c、第一至第五P+區(qū)域53a_53e和第一至第八N+區(qū)域55a_55h。
[0042]如圖3A所示，第一 η阱54a被構(gòu)建成圍繞并毗連第一 P阱52a的第一環(huán)，由此第一 P講52a成為第一 η講54a中的島。此外,第二 ρ講52b被構(gòu)建成圍繞并紙連第一 η講54a的第二環(huán)。而且，第二 η阱54b被構(gòu)建成圍繞并毗連第二 ρ阱52b的第三環(huán)。此外，第三P阱52c被構(gòu)建成圍繞但不毗連毗連第二 η阱54b的第四環(huán)。第一 P+區(qū)域53a和第一和第六N+區(qū)域55a，55f被形成在第一 ρ阱52a中，其中第一 P+區(qū)域53a布置在第一和第六N+區(qū)域55a，55f之間。第二 P+區(qū)域53b和第二和第三N+區(qū)域55b，55c被形成在第一η阱54a中與第一 ρ阱52a的第一側(cè)鄰接，而且第五P+區(qū)域53e以及第七和第八N+區(qū)域55g, 55h被形成在第一 η講54a中與第一 ρ講52a的與第一側(cè)相對(duì)的第二側(cè)鄰接。如圖3A所示，第二 P+區(qū)域53b被布置在第二和第三N+區(qū)域55b，55c之間，而且第五P+區(qū)域53e被布置在第七和第八N+區(qū)域55g,55h之間。此外，第一、第二和第五P+區(qū)域53a,53b,53e和第一至第三及第六至第八N+區(qū)域55a_55c, 55f_55h已經(jīng)被配置成沿著阻斷電壓裝置100的第一或垂直方向延伸，這可有助于在阻斷電壓裝置100的第二或水平方向引導(dǎo)電流流動(dòng)或傳導(dǎo)。第三P+區(qū)域53c和第四及第五N+區(qū)域55d, 55e被形成為第二 ρ講52b中的環(huán)，其中第三P+區(qū)域53c布置在第四和第五N+區(qū)域55d，55e之間。第四P+區(qū)域53d被形成為第三P阱52c中的環(huán)。
[0043]第一至第三淺ρ型區(qū)域56a_56c被形成分別處在第六N+區(qū)域55f、第一 P+區(qū)域53a和第一 N+區(qū)域55a下方。此外，第四至第六淺ρ型區(qū)域56d_56f被形成分別處在第四N+區(qū)域55d、第三P+區(qū)域53c和第五N+區(qū)域55e下方。而且,第一淺η型區(qū)域57a被形成在第一 η阱54a中并處于第二 N+區(qū)域55b和第一 ρ阱52a之間。此外，第二淺η型區(qū)域57b被形成在第一 η阱54a中并處于第三N+區(qū)域55c和第二 ρ阱52b之間。而且，第三淺η型區(qū)域57c被形成在第二 η阱54b中。此外，η型隔離層59被布置在第一 ρ阱52a、第一η阱54a、第二 ρ阱52b下方，并處于第二 η阱54b的一部分的下方。
[0044]在圖示的配置中，阻斷電壓裝置100直接形成在ρ型襯底51中。然而，此處的指教可應(yīng)用至其它配置，例如其中P型襯底包括摻雜或未摻雜的襯底區(qū)域上方的P型外延層，并且阻斷電壓裝置100被形成在ρ型外延層中的配置。雖然在圖3A-3C中沒有示出，但是P型襯底51還可包括在其中形成的其它裝置或結(jié)構(gòu)。
[0045]第二 η阱54b和η型隔離層59可有助于將第一和第二 P阱52a，52b與ρ型襯底51進(jìn)行電隔離，從而允許P型襯底51和第一和第二 ρ阱52a，52b在不同電勢(shì)下操作。就此處的使用而言，而且本領(lǐng)域技術(shù)人員可以理解的是，術(shù)語“η型隔離層”指的是任意適當(dāng)?shù)摩切透綦x層或結(jié)構(gòu)，例如，包括在掩埋η-層技術(shù)中或在深η阱技術(shù)中使用的η型隔離層或結(jié)構(gòu)。在圖示的配置中，第二 η阱54b被配置成電懸浮，這可有助于擴(kuò)展阻斷電壓裝置的終端可操作的電壓的范圍。
[0046]第三P阱52c和第四P+區(qū)域53d可形成阻斷電壓裝置100的保護(hù)環(huán)或結(jié)構(gòu)。在集成在芯片上時(shí)，保護(hù)環(huán)可被用來消除阻斷電壓裝置100與周圍的半導(dǎo)體組件之間的不期望的寄生路徑的形成。在圖示的配置中，第三P阱52c與第二 η阱54b隔開以通過減少注入P型襯底51的載流子來提高鎖定免疫力。保護(hù)環(huán)可電連接至襯底電壓Vsub，例如，電源下端或接地電源。
[0047]圖示的阻斷電壓裝置100包括氧化物區(qū)域58。氧化物區(qū)域58的形成可涉及在p型襯底51中刻蝕溝槽，利用諸如二氧化硅(SiO2)之類的電介質(zhì)填充溝槽，以及利用諸如化學(xué)機(jī)械平坦化之類的適當(dāng)方法去除多余的電介質(zhì)。在【具體實(shí)施方式】中，氧化物區(qū)域58可以是布置在有源區(qū)之間的淺溝槽(STI)區(qū)域或硅的局部氧化(LOCOS)區(qū)域。
[0048]在一個(gè)實(shí)施例中，第一至第三P阱52a_52c和第一和第二 η阱54a, 54b可具有彼此類似的深度，例如相對(duì)于P型襯底51的表面的介于大約3 μ m和大約5.5 μ m之間的深度。在一些實(shí)施方式中，第一至第五P+區(qū)域53a-53e和第一至第八N+區(qū)域55a_55h的深度比其中形成有源區(qū)的阱的深度小大約10倍至大約25倍。在【具體實(shí)施方式】中，第一至第六淺P型區(qū)域56a-56f的深度比第一至第三P阱52a_52c的深度小大約3.5倍至大約5倍，而且第一至第三淺η型區(qū)域57a-57c的深度比第一和第二 η阱54a，54b的深度小大約2.8倍至大約4.0倍。氧化物區(qū)域58可具有任意合適的深度,例如比第一至第三P阱52a-52c和第一和第二 η阱54a，54b的深度小大約6倍至大約12倍的深度。在【具體實(shí)施方式】中，氧化物區(qū)域58可相對(duì)深于第一至第五P+區(qū)域53a_53e和第一至第八N+區(qū)域55a_55h。
[0049]用于構(gòu)建阻斷電壓裝置100的第一至第三P講52a_52c和第一和第二 η講54a,54b可被輕摻雜，并操作作為阻斷結(jié)和/或提供可有助于實(shí)現(xiàn)目標(biāo)內(nèi)置保護(hù)特征的有效電阻。在【具體實(shí)施方式】中，η阱可具有處于大約IO16施主/cm3至大約IO18施主/cm3的范圍內(nèi)(例如，大約7χ1017施主/cm3)的峰值摻雜濃度。此外，在【具體實(shí)施方式】中，P阱可具有處于大約IO16施主/cm3至大約IO18施主/cm3的范圍內(nèi)(例如，大約9χ1017施主/cm3)峰值摻雜濃度。然而，本領(lǐng)域普通技術(shù)人員將容易確定不同的摻雜水平。
[0050]阻斷電壓裝置100可經(jīng)歷后端處理以形成接觸和金屬化。出于簡(jiǎn)潔的目的，這些細(xì)節(jié)被省略并由注釋的電連接代替。
[0051]如圖3B和3C所示，阻斷電壓裝置100包括接地終端G、陰極終端C和陽極終端A。接地終端G電連接至第三P+區(qū)域53c并電連接至第四和第五N+區(qū)域55d，55e。此外，陰極終端C電連接至第二和第五P+區(qū)域53b，53e，電連接至第二和第三N+區(qū)域55b，55c，而且電連接至第七和第八N+區(qū)域55g，55h。而且，陽極終端A電連接至第一 P+區(qū)域53a而且電連接至第一和第六N+區(qū)域55a，55f。
[0052]在【具體實(shí)施方式】中，接地終端G利用包含一個(gè)或多個(gè)鉗位結(jié)構(gòu)(例如，反并聯(lián)二極管)的電源下端去耦電路電連接至襯底電壓VslB。在接地終端G和對(duì)襯底進(jìn)行偏置的襯底電壓Vsiffi之間加入電源下端去耦電路，可有助于通過在過電壓條件期間減少注入襯底的載流子來預(yù)防鎖定。然而，其它配置也是可行的，包括其中接地終端G直接電連接至襯底電壓Vsub的配置，其中接地終端G開爾文連接至襯底電壓Vsiffi的配置，或者其中接地終端G連接至與IC外部的襯底電壓Vsub相連的專用接地或電源下端焊盤的配置。
[0053]本領(lǐng)域普通技術(shù)人員可以理解的是，圖3A-3C的阻斷電壓裝置100可對(duì)應(yīng)于圖2所示的阻斷電壓電路30的一個(gè)實(shí)施方式。例如，圖3C的阻斷電壓裝置100被注釋成包括圖2所示的電路裝置，例如阻塞二極管31、第一 PNP雙極型晶體管32、第二或雙向PNP雙極型晶體管33、第一 NPN雙極型晶體管34、第二 NPN雙極型晶體管35、和第一至第三電阻器41-43。圖3C的阻斷電壓裝置100也被注釋為包括未在圖2示出的電路裝置，例如第四電阻器81、第三PNP雙極型晶體管82和襯底PNP雙極型晶體管83。
[0054]阻塞二極管31可具有從第一 P阱52a形成的陽極以及從第一 η阱54a形成的陰極。此外，第一 PNP雙極型晶體管32可以是一個(gè)橫向寄生雙極型裝置，其具有從第二 P+區(qū)域53b形成的發(fā)射極、從第一 η講54a形成的基極、以及從第一 P講52a形成的集電極。而且，雙向PNP雙極型晶體管33可以是一個(gè)橫向寄生雙極型裝置，其具有從第二 P阱52b形成的發(fā)射極/集電極E/C、從η型隔離層59形成的基極、以及從第一 P阱52a形成的集電極/發(fā)射極C/E。此外，第三PNP雙極型晶體管82可以是一個(gè)橫向寄生雙極型裝置，其具有從第二 P+區(qū)域53b形成的發(fā)射極、從第一 η阱54a形成的基極、以及從第二 P阱52b形成的集電極。而且，第一 NPN雙極型晶體管34可以是一個(gè)縱向寄生雙極型裝置，其具有從第一和第六N+區(qū)域55a，55f形成的發(fā)射極、從第一 P阱52a形成的基極、以及從η型隔離層59形成的集電極。此外，第二 NPN雙極型晶體管35可以是一個(gè)縱向寄生雙極型裝置，其具有從第四和第五N+區(qū)域55d，55e形成的發(fā)射極、從第二 P阱52b形成的基極、以及從η型隔離層59形成的集電極。
[0055]可從第一 P+區(qū)域53a和第一 NPN雙極型晶體管34的基極之間的第一 P阱52a的電阻形成第一電阻器41。此外，可以從第二 N+區(qū)域55b與第一 PNP雙極型晶體管32的基極之間的第一 η阱54a的電阻來形成第二電阻器42。而且，可以從第三P+區(qū)域53c與第二NPN雙極型晶體管35的基極之間的第二 P阱52b的電阻來形成第三電阻器43。此外，可以從第三N+區(qū)域55c與第三PNP雙極型晶體管82的基極之間的第一 η阱54a的電阻來形成第四電阻器81。
[0056]在陽極終端A和陰極終端C之間的正常操作條件期間，阻斷電壓裝置100可類似于高阻斷電壓二極管進(jìn)行操作。例如，與第一 P阱52a和第一 η阱54a相關(guān)的阻塞二極管31在陽極終端A的電壓大于陰極終端C的電壓時(shí)可變成正向偏置，并且在陽極終端A的電壓小于陰極終端C的電壓時(shí)可變成反向偏置。然而，圖示的阻斷電壓裝置100還包括集成保護(hù)結(jié)構(gòu)，可被用來保護(hù)電路以防止過應(yīng)力條件期間的損害。
[0057]例如，阻斷電壓裝置100包括包含第一 PNP雙極型晶體管32和第一 NPN雙極型晶體管34的PNPN硅控整流器(SCR)。第一 PNP雙極型晶體管32和第一 NPN雙極型晶體管34操作作為交叉耦接的雙極型晶體管對(duì)，可保護(hù)阻塞二極管31以防止陽極終端A和陰極終端C之間接收的ESD和/或EMI事件期間的反向擊穿造成的損害。在圖示的配置中，PNPNSCR與第二 P+區(qū)域53b、第一 η阱54a、第一 p阱52a和第一和第六N+區(qū)域55a，55f相關(guān)。
[0058]此外，阻斷電壓裝置100包括包含雙向PNP雙極型晶體管33和第一和第二 NPN雙極型晶體管34，35的NPNPN雙向SCR。在圖示的配置中，NPNPN雙向SCR與第一和第六N+區(qū)域55a，55f、第一 P阱52a、η型隔離層59、第二 ρ阱52b和第四和第五N+區(qū)域55d，55e相關(guān)。
[0059]NPNPN雙向SCR可有助于預(yù)防ρ型襯底51的寄生裝置在阻斷電壓裝置的陽極終端A相對(duì)于接地終端G受到應(yīng)力時(shí)激活并被損害。例如，襯底PNP雙極型晶體管83可包括從第一 ρ阱52a形成的發(fā)射極、從η型隔離層59形成的基極、以及從ρ型襯底51形成的集電極。NPNPN雙向SCR可被配置成在襯底PNP雙極型晶體管83激活之前在瞬間電事件期間導(dǎo)通，從而預(yù)防襯底PNP雙極型晶體管83受到損害。例如，第一 NPN雙極型晶體管34和雙向PNP雙極型晶體管33操作作為第一交叉耦接的雙極型晶體管對(duì)，其可保護(hù)阻斷電壓裝置100以防止使得接地終端G的電壓相對(duì)于陽極終端A的電壓增大的ESD和/或EMI事件。此外，第二 NPN雙極型晶體管35和雙向PNP雙極型晶體管33操作作為第二交叉耦接的雙極型晶體管對(duì)，其可保護(hù)阻斷電壓裝置100以防止使得陽極終端A的電壓相對(duì)于接地終端G的電壓增大的ESD和/或EMI事件。
[0060]圖示的阻斷電壓裝置100進(jìn)一步包括包含第三PNP雙極型晶體管82和第二 NPN雙極型晶體管35的PNPN SCR0第三PNP雙極型晶體管82和第二 NPN雙極型晶體管35操作作為交叉耦接的雙極型晶體管對(duì)，其可保護(hù)阻斷電壓裝置100以防止陰極終端C和接地終端G之間接收的ESD和/或EMI事件期間的損壞，例如與η型隔離層59和ρ型襯底51之間的結(jié)相關(guān)的損壞。雖然該結(jié)可能在阻斷電壓裝置100被用作阻塞二極管元件時(shí)更不容易被損壞，第三PNP雙極型晶體管82和第二 NPN雙極型晶體管35仍有利于保護(hù)該結(jié)。
[0061]可包含第一至第六淺ρ型區(qū)域56a_56f以提高阻斷電壓裝置100的保護(hù)特征。例如，第一至第六淺P型區(qū)域56a-56f可具有比第一和第二 P阱52a，52b更高的摻雜濃度，因此可被用來增大與其中形成的N+和P+區(qū)域靠近的空穴的濃度。增大這些區(qū)域中的空穴的濃度可提升阻斷電壓裝置100的整體電流處理能力，減小第一和第二 NPN雙極型晶體管34的雙極型電流增益，35，并增大阻斷電壓裝置的保持電壓以避免ESD和/或EMI條件的鎖定。在【具體實(shí)施方式】中，第一、第三、第四和第六淺P型區(qū)域56a, 56c, 56d, 56f被用來控制第一和第二 NPN雙極型晶體管34，35的增益，而且第二和第五淺ρ型區(qū)域56b，56e被分別用來減小第二和第一 P阱52b，52a的電阻。雖然阻斷電壓裝置100被圖示為包含淺ρ型區(qū)域，但是在【具體實(shí)施方式】中，淺P型區(qū)域可省略或者布置成其它方式。例如，在一個(gè)實(shí)施例中，省略第二和第五淺P型區(qū)域56b, 56e。在另一實(shí)施例中，第一至第三淺ρ型區(qū)域56a_56c合起來操作作為第一淺P型結(jié)構(gòu)，而且第四至第六淺P型區(qū)域56d-56f合起來操作作為第二淺P型結(jié)構(gòu)。
[0062]第一至第三淺n型區(qū)域57a_57c可具有相對(duì)于其中形成它們的阱更高的摻雜濃度，因此可被用來減小其中形成它們的η阱的電阻。例如，第三淺η型區(qū)域57c可減小裝置的側(cè)壁η阱電阻。第一和第二淺η型區(qū)域57a，57b可被用來通過增大載流子濃度和裝置的表面附近的電流量來高傳導(dǎo)率并減小與η阱相關(guān)的晶體管和二極管結(jié)構(gòu)的電阻。例如，第一和第二淺η型區(qū)域57a，57b可被用來減小包含第一 PNP雙極型晶體管32和第一 NPN雙極型晶體管34的PNPN SCR結(jié)構(gòu)的導(dǎo)通電阻以及調(diào)節(jié)第一 η阱54a和第一和第二 ρ阱52a，52b之間的阻斷電壓。例如，更靠近阻斷結(jié)地布置淺η型區(qū)域可導(dǎo)致更低的阻斷電壓。雖然阻斷電壓裝置100被圖示為包括淺η型區(qū)域，在【具體實(shí)施方式】中，淺η型區(qū)域可省略或者布置成其它方式。
[0063]在一個(gè)實(shí)施例中，第一至第六淺ρ型區(qū)域56a_56f更淺、更窄，并且具有比第一至第三淺η型區(qū)域57a-57c高的摻雜濃度。然而，其它配置也是可行的，例如與用于制造阻斷電壓裝置100的具體工藝相關(guān)的配置。例如，在其它實(shí)施方式中，第一至第六淺P型區(qū)域56a-56f的深度可大約等于第一至第三淺η型區(qū)域57a-57b的深度。由此，在一些實(shí)施方式中淺P型區(qū)域56a-56f無需更淺、更窄、和/或具有比淺η型區(qū)域57a_57b高的摻雜濃度。
[0064]阻斷電壓裝置100被注釋為示出了上述阱、區(qū)域和層的各種尺寸。在圖3A-3C中，阻斷電壓裝置100是對(duì)稱的。由此，雖然下面參考裝置的左半邊描述了尺寸，但是裝置的右半邊可被配置成具有類似的尺寸。本領(lǐng)域普通技術(shù)人員可以理解的是，此處的指教還可應(yīng)用至非對(duì)稱裝置。例如，通過在非對(duì)稱配置中布置裝置的阱、有源區(qū)、和/或其它結(jié)構(gòu)，可以提供非對(duì)稱結(jié)構(gòu)。
[0065]圖3A所示的第一距離01被用來指示第一 P阱52a的寬度，而且可被用來控制裝置的陽極區(qū)域的寬度。在【具體實(shí)施方式】中，第一距離D1可被選擇為處于大約25 μ m至大約35 μ m的范圍內(nèi)，例如，大約28 μ m。然而,本領(lǐng)域技術(shù)人員可以容易地確定其它尺寸。
[0066]圖3A所示的第二距離D2被用來指示第一 N+區(qū)域55a的邊緣與第二 N+區(qū)域55b的邊緣之間的距離，而且可被選擇來控制第一PNP雙極型晶體管32的傳導(dǎo)強(qiáng)度以及控制阻塞二極管31的傳導(dǎo)特征。在【具體實(shí)施方式】中，第二距離D2可被選擇為處于大約15μπι至大約25 μ m的范圍內(nèi)，例如，大約20 μ m。然而，本領(lǐng)域技術(shù)人員可以容易地確定其它尺寸。
[0067]圖3A所示的第三距離D3被用來指示第一 P阱52a和第二 ρ阱52b之間的距離，而且可被選擇來控制裝置的陰極區(qū)域的寬度。在【具體實(shí)施方式】中，第三距離D3可被選擇為處于大約30 μ m至大約60 μ m的范圍內(nèi)，例如,大約45 μ m。然而,本領(lǐng)域技術(shù)人員可以容易地確定其它尺寸。
[0068]圖3A所示的第四距離D4被用來指示第一 P阱52a和第一 η阱54a中形成的N+和P+區(qū)域的高度。此外，圖3A所示的第五距離D5被用來指示第一 ρ阱52a和第一 η阱54a中形成的N+區(qū)域的寬度，而且圖3A所示的第六距離D6被用來指示第一 ρ阱52a和第一 η阱54a中形成的P+區(qū)域的寬度。第四至第六距離D4-D6可被選擇來控制，例如，與裝置相關(guān)的阻塞二極管電流處理能力并優(yōu)化陽極和陰極終端之間的PNPN SCR的觸發(fā)和保持電壓。在【具體實(shí)施方式】中，第四距離D4可被選擇為處于大約120 μ m至大約180 μ m的范圍內(nèi)，例如，大約150 μ m,第五距離D5可被選擇為處于大約4.0 μ m至大約7.0 μ m的范圍內(nèi)，例如，大約
4.8 μ m，而且第六距離D6可被選擇為處于大約4.0 μ m至大約7.0 μ m的范圍內(nèi)，例如，大約4.8μπι。然而，本領(lǐng)域技術(shù)人員可以容易地確定其它尺寸。此外，在【具體實(shí)施方式】中，第一P阱52a和第一 η阱54a的N+和P+區(qū)域的高度和寬度可被選擇成針對(duì)每個(gè)具體N+和P+區(qū)域具有不同的值。
[0069]圖3A所示的第七距離D7被用來指示第一 η阱54a的高度。在圖示的配置中，陽極終端A和陰極終端C被配置成之間的電流傳導(dǎo)可橫向操作。第七距離D7可被選擇成足夠大以致于能夠預(yù)防與垂直電流相關(guān)的邊緣效應(yīng)。在【具體實(shí)施方式】中，第七距離D7可被選擇為處于大約260 μ m至大約300 μ m的范圍內(nèi)，例如，大約280 μ m。然而，本領(lǐng)域技術(shù)人員可以容易地確定其它尺寸。
[0070]圖3B所示的第八距離D8被用來指示第二淺η型區(qū)域57b的邊緣與第二 ρ阱52b的邊緣之間的距離，而且可有助于控制陰極終端C和接地終端G之間的操作特征。在【具體實(shí)施方式】中，第八距離D8可被選擇為處于大約0.3m至大約1.5m的范圍內(nèi)，例如，大約lm。然而，本領(lǐng)域技術(shù)人員可以容易地確定其它尺寸。
[0071]圖3B所示的第九距離D9被用來指示第一淺η型區(qū)域57a與第一 ρ阱52a的邊緣之間的距離，而且可有助于控制阻塞二極管31的操作特征，例如二極管的阻斷電壓。在【具體實(shí)施方式】中，第九距離D9可被選擇為處于大約0.3m至大約1.5m的范圍內(nèi)，例如，大約lm。然而，本領(lǐng)域技術(shù)人員可以容易地確定其它尺寸。
[0072]雖然圖3A-3C圖示了阻斷電壓裝置的一個(gè)具體配置，其它實(shí)施方式也是可行的，例如多個(gè)陽極/陰極指狀實(shí)施方式、環(huán)形和圓形布局陣列實(shí)施方式，或其適應(yīng)芯片級(jí)布局、接合和封裝限制的他實(shí)施方式。例如，在【具體實(shí)施方式】中，多陽極區(qū)域可被形成為與第一η阱54a相關(guān)的陰極區(qū)域中的島。而且，可按照各種方式實(shí)現(xiàn)阻斷電壓裝置，例如參考圖4A-5B描述和討論的那樣。
[0073]圖4A-4H是結(jié)隔離阻斷電壓裝置的各種實(shí)施例的截面圖。阻斷電壓裝置可被用來提供精調(diào)陽極終端A與陰極終端C之間及陰極終端C和接地終端G之間的正向和方向保護(hù)特征的控制。
[0074]圖4A是根據(jù)一個(gè)實(shí)施例的結(jié)隔離阻斷電壓裝置110的截面圖。圖4A的阻斷電壓裝置110類似于圖3B的阻斷電壓裝置100，除了圖4A的阻斷電壓裝置110不包括第一至第六淺P型區(qū)域56a-56f。在【具體實(shí)施方式】中，可省略第一至第六淺ρ型區(qū)域56a-56f,例如與表面附近足夠高的P阱摻雜濃度相關(guān)的配置，包括分開的深P阱的配置，或者其中不能在具體制造工藝中獲取淺P型區(qū)域的配置。
[0075]圖4B是根據(jù)另一實(shí)施例的結(jié)隔離阻斷電壓裝置120的截面圖。圖4B的阻斷電壓裝置120of類似于圖3B的阻斷電壓裝置100，除了圖4B的阻斷電壓裝置120圖示了其中第一 η阱54a和第一和第二 ρ阱52a, 52b中形成的P+和N+區(qū)域的極性反過來的配置。具體地，圖4B的阻斷電壓裝置120類似于圖3B的阻斷電壓裝置100，除了 P+區(qū)域53a_53c，53e已經(jīng)被N+區(qū)域125a-125c，125e代替，而且N+區(qū)域55a_55h已經(jīng)被P+區(qū)域123a_123h代替。參見圖2和4B，按照這樣的方式配置阻斷電壓裝置120可增大空穴的注入以及裝置中電子的復(fù)合，從而相對(duì)于第一和第二 NPN雙極型晶體管34，35改善第一 PNP雙極型晶體管32和雙向PNP雙極型晶體管33的操作。此外，圖4B的阻斷電壓裝置120還可具有比圖3B的阻斷電壓裝置100更大的PNP發(fā)射極面積，這可減小第一 PNP雙極型晶體管32和雙向PNP雙極型晶體管33的發(fā)射極電阻。相對(duì)裝置的NPN雙極型晶體管的強(qiáng)度增大裝置的PNP雙極型晶體管的強(qiáng)度可有助于將PNPN SCR46的保持電壓以及NPNPN雙向SCR47的正向和方向保持電壓增大至適合具體應(yīng)用使用的水平。
[0076]圖4C是根據(jù)另一實(shí)施例的結(jié)隔離阻斷電壓裝置130的截面圖。圖4C的阻斷電壓裝置130類似于圖3B的阻斷電壓裝置100，除了圖4C的阻斷電壓裝置130圖示了其中第一η阱54a中形成的P+和N+區(qū)域的極性反過來的配置。具體地，圖4C的阻斷電壓裝置130類似于圖3B的阻斷電壓裝置100，除了 P+區(qū)域53b，53e已經(jīng)被N+區(qū)域135b，135e代替，而且 N+ 區(qū)域 55b-55c，55g, 55h 已經(jīng)被 P+ 區(qū)域 133b_133c，133g, 133h 代替。參見圖 2 和 4C，按照這樣的方式配置阻斷電壓裝置130可增大第一 PNP雙極型晶體管32的強(qiáng)度以及第一NPN雙極型晶體管34的強(qiáng)度，從而減小PNPN SCR46的保持電壓。
[0077]圖4D是根據(jù)另一實(shí)施例的結(jié)隔離阻斷電壓裝置140的截面圖。阻斷電壓裝置140of圖4D類似于阻斷電壓裝置IOOof圖3B，除了阻斷電壓裝置140of圖4D圖示了其中第一和第二 P阱52a，52b中形成的P+和N+區(qū)域的極性反過來的配置。具體地，圖4D的阻斷電壓裝置140類似于圖3B的阻斷電壓裝置100，除了 P+區(qū)域53a，53c已經(jīng)被N+區(qū)域145a，145c代替，而且N+區(qū)域55a，55d-55f已經(jīng)被P+區(qū)域143a，143d_143f代替。參見圖2和4A-4D，按照這樣的方式配置阻斷電壓裝置140可相對(duì)于圖4A-4D所示的配置減小雙向PNP雙極型晶體管33的強(qiáng)度以及第一和第二 NPN雙極型晶體管34，35的強(qiáng)度，從而增大NPNPN雙向SCR47的正向和方向保持和觸發(fā)電壓。
[0078]圖4E是根據(jù)另一實(shí)施例的結(jié)隔離阻斷電壓裝置150的截面圖。圖4E的阻斷電壓裝置150類似于圖3B的阻斷電壓裝置100，圖4E的除了阻斷電壓裝置150圖示了其中第一 η阱54a和第二 ρ阱52b中形成的P+和N+區(qū)域的極性反過來的配置。具體地，圖4E的阻斷電壓裝置150類似于圖3B的阻斷電壓裝置100，除了 P+區(qū)域53b-53c，53e已經(jīng)被N+ 區(qū)域 155b-155c，155e 代替，而且 N+ 區(qū)域 55b_55e，55g_55h 已經(jīng)被 P+ 區(qū)域 153b_153e，153g-153h代替。參見圖2和4E，按照這樣的方式配置阻斷電壓裝置150可相對(duì)于第一 NPN雙極型晶體管34的強(qiáng)度增大第一 PNP雙極型晶體管32的強(qiáng)度，并且可相對(duì)于第二 NPN雙極型晶體管35的強(qiáng)度增大雙向PNP雙極型晶體管33的強(qiáng)度，從而增大PNPN SCR46的保持電壓并增大NPNPN雙向SCR47的正向保持電壓。
[0079]圖4F是根據(jù)另一實(shí)施例的結(jié)隔離阻斷電壓裝置160的截面圖。圖4F的阻斷電壓裝置160類似于圖3B的阻斷電壓裝置100，除了圖4F的阻斷電壓裝置160省略了第二 η阱54b、第三淺η型區(qū)域57c和第三ρ阱52c。此外，第二 ρ阱52b已經(jīng)被延伸以使得第三和第四P+區(qū)域53c, 53d和第四和第五N+區(qū)域55d,55e被形成在第二 ρ講52b中。按照這樣的方式配置阻斷電壓裝置160可相對(duì)于圖3A-3C所示的配置稍微減小圖4F的阻斷電壓裝置160的面積，同時(shí)提供類似的保護(hù)特征。然而，在阻斷電壓裝置160被集成在芯片上并與其它電路共享半導(dǎo)體襯底時(shí)，省略第二 η阱54b可增大偏置成不同電勢(shì)的其他無關(guān)η阱被鎖定的可能性。
[0080]圖4G是根據(jù)另一實(shí)施例的結(jié)隔離阻斷電壓裝置170的截面圖。圖4G的阻斷電壓裝置170圖示了阻斷電壓裝置的非對(duì)稱配置的一個(gè)示例。例如，圖4G的阻斷電壓裝置170類似于圖3Β的阻斷電壓裝置100，除了圖4G的阻斷電壓裝置170省略了第五P+區(qū)域53e、第五至第八N+區(qū)域55e-55h和第一和第六淺ρ型區(qū)域56a，56f。此外，不同于將第一 η阱54a配置為圍繞第一 ρ阱52a的第一環(huán)以及將第二 ρ阱52b配置為圍繞第一 η阱54a的第二環(huán)，阻斷電壓裝置170圖示了不同實(shí)施方式。具體地，第一 η阱54a已經(jīng)被布置在第一和第二 P阱52a，52b之間，而且第二 η阱54b已經(jīng)被配置為圍繞第一 η阱54a和第一和第二 ρ阱52a，52b的第一環(huán)。而且，第三ρ阱52c已經(jīng)被配置為圍繞但不毗連第二 η阱54b的第二環(huán)。為了有助于預(yù)防形成第一 P阱52a和ρ型襯底51之間的寄生結(jié)構(gòu)，第二 η阱54b的與第一 ρ講52a鄰接的一部分已經(jīng)被配置成寬于第二 η講54b的與第二 ρ講52b鄰接的一部。圖4G的阻斷電壓裝置170的其它細(xì)節(jié)可類似于之前描述的那樣。
[0081]圖4G的阻斷電壓裝置170圖示了其中裝置的陽極終端A、陰極終端C和接地終端G并排布置的配置。然而，阻斷電壓裝置170的其它配置也是可行的。例如，在【具體實(shí)施方式】中，可按照與參考圖4B-4E描述的方式類似的方式將第一 η講54a和第一和第二 ρ講52a,52b中的裝置的P+和N+區(qū)域的極性反過來。在其它實(shí)施方式中，可省略具體區(qū)域，例如淺η型和/或淺ρ型區(qū)域。而且，在一個(gè)實(shí)施例中，阻斷電壓裝置170被配置成使得裝置的線171左邊的一部分是線171右邊的鏡像和復(fù)制。在該配置中，第一 P阱52a、第一 η阱54a、第二 P阱52b、η阱54b的與第二 ρ阱52b鄰接的左邊部分，以及ρ阱52c鄰接的左邊部分可被配置成以環(huán)形結(jié)構(gòu)圍繞懸浮η阱，由此η阱54b的右邊部分被定義為環(huán)形結(jié)構(gòu)的中心。
[0082]圖4H是根據(jù)一個(gè)實(shí)施例的結(jié)隔離阻斷電壓裝置180的截面圖。圖4H的阻斷電壓裝置180類似于圖3B的阻斷電壓裝置100，除了圖4H的阻斷電壓裝置180不包括第三淺η型區(qū)域57c。雖然包括第三淺η型區(qū)域57c可減小裝置的側(cè)壁η阱電阻，但是在【具體實(shí)施方式】中，可省略第三淺η型區(qū)域57c，例如其中附加的摻雜未被用來減小寄生雙極型增益的配置。
[0083]圖5A是根據(jù)另一實(shí)施例的配置有集成保護(hù)結(jié)構(gòu)結(jié)隔離阻斷電壓裝置200的截面圖。圖5B是圖5A的結(jié)隔離阻斷電壓裝置200的一部分的注釋截面圖。
[0084]阻斷電壓裝置200被形成在ρ型襯底51中，并且包括第一至第三P阱52a_52c、第一至第五P+區(qū)域53a_53e、第一至第三η講54a_54c、第一至第八N+區(qū)域55a_55h、第一至第九淺P型區(qū)域56a-561、第一至第四淺η型區(qū)域57a_57d、氧化物區(qū)域58和η型隔離層59。
[0085]圖5Α-5Β的阻斷電壓裝置200圖示了其中陽極終端A和陰極終端C的順序相對(duì)于圖3A-3C的阻斷電壓裝置100的順序反過來的配置。例如，第一 P阱52a被構(gòu)建成圍繞并毗連第一 η講54a的第一環(huán)，由此第一 η講54a是第一 ρ講52a中的島。此外,第三η講54c被構(gòu)建成圍繞并毗連第一 P阱52a的第二環(huán)，可被用來提供陰極終端C和接地終端G之間的電隔離。而且，第二 P阱52b被構(gòu)建成圍繞并毗連第三η阱54c的第三環(huán)。此外，第二 η阱54b被構(gòu)建成圍繞并毗連第二 ρ阱52b的第四環(huán)。而且，第三ρ阱52c被構(gòu)建成圍繞但是不毗連第二 η阱54b的第五環(huán)。
[0086]按照與之前參考圖3A-3C描述的方法類似的方法，第一至第四P+區(qū)域53a_53d、第一至第六N+區(qū)域55a-55f、第一至第六淺ρ型區(qū)域56a_56f和第一至第三淺η型區(qū)域57a-57c被形成在第一至第三ρ阱52a_52c和第一和第二 η阱54a，54b中。然而，與圖3A-3B的阻斷電壓裝置100(其中第五P+區(qū)域53e和第七和第八N+區(qū)域55g，55h被形成在第一 η講54a中)相反,在圖不的配置中，第五P+區(qū)域53e和第七和第八N+區(qū)域55g, 55h被分別形成在第一 P講52a中。此外,第七至第九淺ρ型區(qū)域56g-56i被形成在第七N+區(qū)域55g、第五P+區(qū)域53e和第八N+區(qū)域55h下方。而且，第四淺η型區(qū)域57d被形成在第三η阱54c中。此外,η型隔離層59被布置在第一 ρ講52a、第一 η講54a、第二 ρ講52b、第三η講54c下方，并且在第二 η阱54b的一部分下方。
[0087]圖5A-5B的阻斷電壓裝置200可對(duì)應(yīng)于圖2所示的阻斷電壓電路30的另一實(shí)施方式。例如，圖5B已經(jīng)被注釋為包括圖2所示的電路裝置，例如阻塞二極管31、第一 PNP雙極型晶體管32、第二或雙向PNP雙極型晶體管33、第一 NPN雙極型晶體管34、第二 NPN雙極型晶體管35和第一至第三電阻器41-43。
[0088]圖5A-5B的阻斷電壓裝置200圖示了其中陽極終端A和陰極終端C的順序已經(jīng)相對(duì)于圖3A-3C的阻斷電壓裝置100反過來的配置。為了有利于將陽極終端A與接地終端G電隔離，在第一和第二 P阱52a，52b之間包含了第三η阱54c。阻斷電壓裝置200中包含第三η阱54c可相對(duì)于圖3A-3C所示的阻斷電壓裝置100增大裝置的尺寸。阻斷電壓裝置200的其他細(xì)節(jié)可以類似于之前描述的那樣。[0089]在上述實(shí)施例中，包括裝置可包括具有η型或ρ型施主的層、區(qū)域和/或阱。在其它實(shí)施例中，阻斷電壓裝置的所有層、區(qū)域和阱的摻雜類型可以與上述實(shí)施例中描述和示出的那些相反，而且同樣的原理和優(yōu)勢(shì)可應(yīng)用至其它實(shí)施例。例如，可利用η型襯底來形成圖3Α-5Β的阻斷電壓裝置的互補(bǔ)形式。在該實(shí)施例中，η型隔離層被ρ型隔離層代替，而且阻斷電壓裝置的η阱和ρ阱可分別被ρ阱和η阱代替。此外，η型有源區(qū)和ρ型有源區(qū)可分別被P型有源區(qū)和η型有源區(qū)代替。
[0090]圖6A-6C是用于IC的接口電路的各種實(shí)施例的電路圖。接口電路圖示了其中可使用此處描述的阻斷電壓裝置的各種配置。然而，阻斷電壓裝置可用于其它布置和實(shí)施方式。
[0091]圖6Α是用于IC的接口電路300的一個(gè)示例的電路圖。接口電路300包括η型雙擴(kuò)散金屬氧化物半導(dǎo)體(NDMOS)晶體管301、ρ型雙擴(kuò)散金屬氧化物半導(dǎo)體(PDMOS)晶體管302、第一阻斷電壓裝置303、第二阻斷電壓裝置304、第一接口控制電路305、第二接口控制電路306、第一電阻器307、第二電阻器308、保護(hù)裝置或鉗位器309、以及焊盤310。例如，接口電路300可被用作用于FLEXRAY的驅(qū)動(dòng)器電路或高端和低端LIN接口。
[0092]NDMOS晶體管301包括與至第一電源V1 (例如，接地或電源下端)電連接的源極和體區(qū)。NDMOS晶體管301進(jìn)一步包括與第一接口控制電路305的輸出電連接的柵極。NDMOS晶體管301進(jìn)一步包括與第一阻斷電壓裝置303的陰極終端電連接的漏極。第一阻斷電壓裝置303進(jìn)一步包括與第一電源V1電連接的接地終端以及與第一電阻器307的第一端電連接的陽極終端。第一電阻器307進(jìn)一步包括與第二電阻器308的第一端、保護(hù)鉗位器309的第一終端、和焊盤310電連接的第二端。保護(hù)鉗位器309進(jìn)一步包括與第一電源V1電連接的第二終端。第二電阻器308進(jìn)一步包括與PDMOS晶體管302的漏極電連接的第二端。PDMOS晶體管302進(jìn)一步包括與第二接口控制電路306的輸出電連接的柵極以及與第二阻斷電壓裝置304的陰極終端電連接的源極和體區(qū)。第二阻斷電壓裝置304進(jìn)一步包括與第一電源V1電連接的接地終端以及與第二電源V2 (例如，電源上端)電連接的陽極終端。
[0093]第一和第二接口控制電路305，306可被用來控制焊盤310的電壓電平。例如，NDMOS和PDMOS晶體管301，302包括分別與第一和第二接口控制電路305，306的輸出電連接的柵極。在【具體實(shí)施方式】中，NDMOS晶體管301的柵極被控制成對(duì)應(yīng)于期望灌電流的電壓電平，和/或PDMOS晶體管302的柵極控制成對(duì)應(yīng)于期望源極電流的電壓電平，由此控制焊盤310的電壓電平。
[0094]第一和第二阻斷電壓裝置303，304可有助于擴(kuò)展焊盤310的操作電壓范圍。例如，焊盤310上的信令條件可包括正的或負(fù)的電壓信令電平，而且第一和第二阻斷電壓裝置303，304可被用來在焊盤310的電壓下降至第一電源V1的電壓電平以下或上升至電壓電平of第二電源V2的電壓電平以上時(shí)預(yù)防NDMOS和PDMOS晶體管301，302的體區(qū)變成正
向偏置。
[0095]第一和第二電阻器307，308可有助于在焊盤310時(shí)接收到的瞬間電事件期間預(yù)防電流分別流經(jīng)NDMOS和PDMOS晶體管301，302。在一些實(shí)施方式中，第一電阻器307的電阻被選擇成處于大約O Ω (省略)和大約10 Ω的范圍內(nèi)，第二電阻器308的電阻被選擇成處于大約0Ω (省略)和10Ω的范圍內(nèi)。然而，本領(lǐng)域普通技術(shù)人員將容易確定其它適當(dāng)電阻值，例如與信號(hào)處理整理性和/或最小噪聲限制相關(guān)的電阻值。雖然第一和第二電阻器307，308可有助于預(yù)防電流流經(jīng)接口的敏感電路，第一和第二電阻器307，308還可降低信號(hào)質(zhì)量。由此，在【具體實(shí)施方式】中，可省略第一和第二電阻器307,308中的一個(gè)或者兩者。
[0096]當(dāng)在焊盤310上接收到瞬間電事件時(shí)，焊盤310的電壓可增大，直到到達(dá)保護(hù)鉗位器309的觸發(fā)電壓。然而，在【具體實(shí)施方式】中，在保護(hù)鉗位器309激活之前焊盤310上的電壓可能過沖。如之前描述的那樣，第一和第二阻斷電壓裝置303，304可包括可在保護(hù)鉗位器309激活之前預(yù)防接口電路的敏感部分被損壞的集成保護(hù)結(jié)構(gòu)。第一和第二阻斷電壓裝置303，304的其它細(xì)節(jié)可以如之前描述的那樣。
[0097]圖6B是IC的接口電路320的另一示例的電路圖。接口電路320包括NDMOS晶體管301、第一阻斷電壓裝置303、第一接口控制電路305、第一電阻器307和焊盤310。例如，接口電路320可被用作用于下側(cè)LIN接口的驅(qū)動(dòng)器電路。接口電路320的其它細(xì)節(jié)可以類似于之前描述的那樣。
[0098]圖6C是IC的接口電路330的另一示例的電路圖。接口電路330包括NDMOS晶體管301、PDMOS晶體管302、第一和第二阻斷電壓裝置303，304、第一和第二接口控制電路305，306、第一和第二電阻器307，308、第一和第二保護(hù)鉗位器309a，309b、和第一和第二焊盤310a，3IOb。例如，接口電路330可被用作用于CAN接口的驅(qū)動(dòng)器電路。
[0099]圖6C的接口電路330可類似于圖6A的接口電路300。然而，與圖6A的接口電路300 (其中NDMOS和PDMOS晶體管301，302已經(jīng)被配置成驅(qū)動(dòng)焊盤310)相反，圖6C的接口電路330圖示了差分配置，其中NDMOS和PDMOS晶體管301，302已經(jīng)被配置成分別驅(qū)動(dòng)第一和第二焊盤310a，310b。此外，分開的保護(hù)鉗位器309a，309b已經(jīng)分別被連接在第一電源V1和第一和第二焊盤310a，310b之間。接口電路330的其它細(xì)節(jié)可以類似于之前描述的那樣。
[0100]圖7A-7D示出了用于結(jié)隔離阻斷電壓裝置的傳輸線脈沖(TLP)實(shí)驗(yàn)室數(shù)據(jù)的一個(gè)示例的示圖。示圖對(duì)應(yīng)于與圖3A-3C的阻斷電壓裝置100 —個(gè)實(shí)施方式相關(guān)的數(shù)據(jù)。
[0101]圖7A是針對(duì)陽極終端A和陰極終端C之間的正向偏置測(cè)試的圖3A-3C的阻斷電壓裝置100的一個(gè)實(shí)施例的TLP電流-電壓特征的示圖401。如示圖401所示，阻斷電壓裝置在該偏置條件下可類似于阻塞二極管操作。圖7B是針對(duì)陰極終端C和陽極終端A之間的反向偏置測(cè)試的圖3A-3C的阻斷電壓裝置100的一個(gè)實(shí)施例的TLP電流-電壓特征的示圖402。如圖7B所示，阻斷電壓裝置可具有比大約70V相對(duì)高的阻斷電壓。此外，隨著電壓的幅值進(jìn)一步增大，裝置的PNPN SCR可激活并向裝置提供保護(hù)。
[0102]圖7C是針對(duì)陽極終端A和接地終端G之間的正襯底應(yīng)力條件測(cè)試的，圖3A-3C的阻斷電壓裝置100的一個(gè)實(shí)施例的TLP電流-電壓特征的示圖403。此外，圖7D是針對(duì)陽極終端A和接地終端G之間的負(fù)襯底應(yīng)力條件測(cè)試的，圖3A-3C的阻斷電壓裝置100的一個(gè)實(shí)施例的TLP電流-電壓特征的示圖404。如圖7C和7D所示，阻斷電壓裝置包括NPNPN雙向SCR，其可提供保護(hù)以防止陽極和接地終端之間的過電壓和欠電壓條件。
[0103]如圖7A-7D所示，圖示的阻斷電壓裝置的實(shí)施例已經(jīng)被配置成具有高電流處理能力，超過對(duì)于各種應(yīng)力條件的9安培TLP。對(duì)于各種應(yīng)力條件,在實(shí)施每個(gè)應(yīng)力電壓之后驗(yàn)證泄漏電流數(shù)據(jù)以確定高電壓阻斷結(jié)的完整性，直到達(dá)到附圖所示的最大電流。技術(shù)人員可以理解的是，每個(gè)脈沖之后的泄漏電流值的相對(duì)小的變化可表示IC的完整性。相反，泄漏電流中的激烈變化可表示IC損壞。[0104]應(yīng)用
[0105]采用上述方案的裝置可實(shí)施在各種在惡劣的電氣環(huán)境中工作的高性能電子裝置和接口應(yīng)用中。電子裝置的示例可包括但不限于消費(fèi)電子產(chǎn)品、消費(fèi)電子產(chǎn)品的部分、電子測(cè)試設(shè)備、高穩(wěn)健性工業(yè)及汽車應(yīng)用等。電子裝置的示例還可包括光網(wǎng)或其它通信網(wǎng)絡(luò)的電路。消費(fèi)電子產(chǎn)品可包括但不限于移動(dòng)電話、引擎控制單元、車輛引擎管理控制器、傳輸控制器、安全帶控制器、防鎖死剎車系統(tǒng)控制器、攝像錄像機(jī)、相機(jī)、數(shù)碼相機(jī)、編寫存儲(chǔ)芯片、清洗器、干燥器、清洗器/干燥器、復(fù)印機(jī)、傳真機(jī)、掃描器、多功能外圍設(shè)備等。而且，電子裝置可包括未完工的產(chǎn)品，包括用于工業(yè)、醫(yī)療和汽車應(yīng)用的產(chǎn)品。
[0106]前述說明以及權(quán)利要求可表示被“連接”或“耦接”在一起的元素或特征。就此處的使用而言，除非相反地明確說明，否則“連接”指的是一個(gè)元素/特征直接或間接連接至另一元素/特征，并且并非必須是機(jī)械的。類似地，除非相反地明確說明，否則“耦接”指的是一個(gè)元素/特征直接或間接耦接至另一元素/特征，并且并非必須是機(jī)械的。因此，雖然附圖所示的各種方案描繪了元素和組件的示例配置，但是其它的插入元素、裝置、特征或組件可出現(xiàn)在實(shí)際實(shí)施例中(假設(shè)所示電路的功能不會(huì)受到不利的影響)。
[0107]雖然已經(jīng)針對(duì)具體實(shí)施例描述了本發(fā)明，但是對(duì)于本領(lǐng)域普通技術(shù)人員而言顯而易見的其它實(shí)施例，包括不提供前述所有特征和優(yōu)勢(shì)的實(shí)施例，也包含在本發(fā)明的范圍內(nèi)。而且，上述各種實(shí)施例可組合以提供進(jìn)一步的實(shí)施例。而且，一個(gè)實(shí)施例中示出的具體特征也可并入其它實(shí)施例。從而，本發(fā)明的范圍僅僅由所附權(quán)利要求所限定。
【權(quán)利要求】
1.一種設(shè)備，包括: P型襯底； 布置在P型襯底中的第一 P型阱，其中第一 P型阱包括電連接至第一終端的至少一個(gè)P型有源區(qū)和至少一個(gè)η型有源區(qū)； 布置在P型襯底中的與第一 P型阱鄰接的第一 η型阱，其中第一 η型阱包括電連接至第二終端的至少一個(gè)P型有源區(qū)和至少一個(gè)η型有源區(qū)； 布置在P型襯底中的第二 P型阱，其中第二 P型阱包括電連接至第三終端的至少一個(gè)P型有源區(qū)和至少一個(gè)η型有源區(qū)；以及 處于第一 P型阱、第一 η型阱以及第二 P型阱的至少一部分下方的η型隔離層， 其中第一 P型阱和第一 η型阱被配置成操作作為阻塞二極管， 其中第一 η型阱的至少一個(gè)P型有源區(qū)、第一 η型阱、第一 P型阱以及第一 P型阱的至少一個(gè)η型有源區(qū)被配置成操作作為PNPN硅控整流器，以及 其中第一 P型阱的至少一個(gè)η型有源區(qū)、第一 P型阱、η型隔離層、第二 P型阱和第二 P型阱的至少一個(gè)η型有源區(qū)被配置成操作作為NPNPN雙向硅控整流器。
2.根據(jù)權(quán)利要求1所述的設(shè)備，其中第一η型阱被配置成圍繞第一 P型阱，而且其中第二 P型阱被配置成圍繞第一 η型阱。
3.根據(jù)權(quán)利要求2所述的設(shè)備，進(jìn)一步包括被配置成圍繞第二P型阱的第二 η型阱，其中η型隔離層延伸至第一 P型阱、第一 η型阱、第二 P型阱以及第二 η型阱的至少一部分下方。
4.根據(jù)權(quán)利要求3所述的設(shè)備，進(jìn)一步包括被配置成圍繞第二η型阱的第三P型阱，其中第三P型阱不毗連第二 η型阱，而且其中第三P型阱包括電連接至襯底電壓的P型有源區(qū)。
5.根據(jù)權(quán)利要求3所述的設(shè)備，進(jìn)一步包括第一淺η型區(qū)域和第二淺η型區(qū)域，其中第一淺η型區(qū)域布置在第一 η型阱中并處于第一 P型阱與第一 η型阱的至少一個(gè)η型有源區(qū)之間，而且其中第二淺η型區(qū)域布置在第一 η型阱中并處于第二 P型阱與第一 η型阱的至少一個(gè)η型有源區(qū)之間。
6.根據(jù)權(quán)利要求5所述的設(shè)備，其中第一P型阱的至少一個(gè)η型有源區(qū)包括第一 η型有源區(qū)和第二 η型有源區(qū)，而且其中第一 P型阱的至少一個(gè)P型有源區(qū)包括布置在第一和第二 η型有源區(qū)之間的第一 P型有源區(qū)。
7.根據(jù)權(quán)利要求6所述的設(shè)備，其中第一η型阱的至少一個(gè)η型有源區(qū)包括第三η型有源區(qū)和第四η型有源區(qū)，而且其中第一 η型阱的至少一個(gè)P型有源區(qū)包括布置在第三和第四η型有源區(qū)之間的第二 P型有源區(qū)。
8.根據(jù)權(quán)利要求7所述的設(shè)備，其中第二P型阱的至少一個(gè)η型有源區(qū)包括第五η型有源區(qū)和第六η型有源區(qū)，而且其中第二 P型阱的至少一個(gè)P型有源區(qū)包括布置在第五和第六η型有源區(qū)之間的第三P型有源區(qū)。
9.根據(jù)權(quán)利要求8所述的設(shè)備，進(jìn)一步包括第一η型有源區(qū)下方的第一淺P型區(qū)域、第一P型有源區(qū)下方的第二淺P型區(qū)域、第二 η型有源區(qū)下方的第三淺P型區(qū)域、第五η型有源區(qū)下方的第四淺P型區(qū)域、第三P型有源區(qū)下方的第五淺P型區(qū)域、以及第六η型有源區(qū)下方的第六淺P型區(qū)域。
10.根據(jù)權(quán)利要求9所述的設(shè)備，其中相對(duì)于第一和第二淺η型區(qū)域，第一至第六淺P型區(qū)域更淺、更窄并具有更高的摻雜濃度。
11.根據(jù)權(quán)利要求5所述的設(shè)備，其中第一P型阱的至少一個(gè)P型有源區(qū)包括第一 P型有源區(qū)和第二 P型有源區(qū)，而且其中第一 P型阱的至少一個(gè)η型有源區(qū)包括布置在第一和第二 P型有源區(qū)之間的第一 η型有源區(qū)。
12.根據(jù)權(quán)利要求6所述的設(shè)備，其中第一η型阱的至少一個(gè)P型有源區(qū)包括第三P型有源區(qū)和第四P型有源區(qū)，而且其中第一 η型阱的至少一個(gè)η型有源區(qū)包括布置在第三and第四P型有源區(qū)之間的第二 η型有源區(qū)。
13.根據(jù)權(quán)利要求7所述的設(shè)備，其中第二P型阱的至少一個(gè)P型有源區(qū)包括第五P型有源區(qū)和第六P型有源區(qū)，而且其中第二 P型阱的至少一個(gè)η型有源區(qū)包括布置在第五和第六P型有源區(qū)之間的第三η型有源區(qū)。
14.根據(jù)權(quán)利要求1所述的設(shè)備，其中第一終端是陽極終端，第二終端是陰極終端，而且第三終端是接地終端。
15.根據(jù)權(quán)利要求1所述的設(shè)備，進(jìn)一步包括第二η型阱和第三η型阱，其中第一 P型阱被配置成圍繞第一 η型阱，其中第三η型阱被配置成圍繞第一 P型阱，其中第二 P型阱被配置成圍繞第三η型阱，其中第二 η型阱被配置成圍繞第二 P型阱，而且其中η型隔離層延伸至第一 η型阱、第一 P型阱、第三η型阱、第二 P型阱以及第二 η型阱的至少一部分下方。
16.根據(jù)權(quán)利要求1所述的設(shè)備，其中NPNPN雙向硅控整流器被配置成保護(hù)寄生PNP雙極型晶體管，寄生PNP雙極型晶體管具有與第一 P型阱相關(guān)的發(fā)射極、與η型隔離層相關(guān)的基極、以及與P型襯底相關(guān)的集電極。
17.—種設(shè)備,包括: 阻塞二極管，包括電連接至第一終端的陽極以及電連接至第二終端的陰極； 第一 PNP雙極型晶體管，包括電連接至第二終端的發(fā)射極、基極以及集電極； 第一 NPN雙極型晶體管，包括電連接至第一終端的發(fā)射極、電連接至第一 PNP雙極型晶體管的集電極的基極、以及電連接至第一 PNP雙極型晶體管的基極的集電極； 第二 NPN雙極型晶體管，包括電連接至第三終端的發(fā)射極、基極以及集電極；以及雙向PNP雙極型晶體管，包括電連接至第二 NPN雙極型晶體管的基極的發(fā)射極/集電極、電連接至第一 NPN雙極型晶體管的基極的集電極/發(fā)射極、以及電連接至第一和第二NPN雙極型晶體管的集電極的基極， 其中第一 PNP雙極型晶體管和第一 NPN雙極型晶體管被配置成操作作為PNPN硅控整流器，以及 其中第一 NPN雙極型晶體管、雙向PNP雙極型晶體管和第二 NPN雙極型晶體管被配置成操作作為NPNPN雙向硅控整流器。
18.根據(jù)權(quán)利要求17所述的設(shè)備，進(jìn)一步包括: 第一電阻器，其電連接在第一終端與第一 NPN雙極型晶體管的基極之間； 第二電阻器，其電連接在第二終端與第一 PNP雙極型晶體管的基極之間；以及 第三電阻器，其電連接在第三終端與第二 NPN雙極型晶體管的基極之間。
19.根據(jù)權(quán)利要求17所述的設(shè)備，進(jìn)一步包括: 電連接至第一終端的焊盤；接口控制電路；以及 η型雙擴(kuò)散金屬氧化物半導(dǎo)體(NDMOS)晶體管，包括電連接至第一電源的源極和體區(qū)、電連接至接口控制電路的輸出的柵極、以及電連接至第二終端的漏極。
20.根據(jù)權(quán)利要求17所述的設(shè)備，進(jìn)一步包括: 焊盤； 接口控制電路； P型雙擴(kuò)散金屬氧化物半導(dǎo)體(PDMOS)晶體管，包括電連接至第二終端的源極和體區(qū)、電連接至電連接至接口控制電路的輸出的柵極、以及電連接至焊盤的漏極。
21.一種制造阻斷裝置的方法，所述方法包括: 在P型襯底中形成第一P型阱； 在第一 P型阱中形成至少一個(gè)P型有源區(qū)和至少一個(gè)η型有源區(qū)； 在P型襯底中形成與第一 P型阱鄰接的第一 η型阱； 在第一 η型阱中形成至少一個(gè)P型有源區(qū)和至少一個(gè)η型有源區(qū)； 在P型襯底中形成第二 P型阱； 在第二 P型阱中形成至少一個(gè)P型有源區(qū)和至少一個(gè)η型有源區(qū)； 在第一 P型阱、第一 η型阱以及第二 P型阱的至少一部分下方形成η型隔離層， 其中第一 P型阱和第一 η型阱被配置成操作作為阻塞二極管， 其中第一 η型阱的至少一個(gè)P型有源區(qū)、第一 η型阱、第一 P型阱以及第一 P型阱的至少一個(gè)η型有源區(qū)被配置成操作作為PNPN硅控整流器，以及 其中第一 P型阱的至少一個(gè)η型有源區(qū)、第一 P型阱、η型隔離層、第二 P型阱以及第二 P型阱的至少一個(gè)η型有源區(qū)被配置成操作作為NPNPN雙向硅控整流器。
22.根據(jù)權(quán)利要求21所述的方法，其中第一η型阱被配置成圍繞第一 P型阱，而且其中第二 P型阱被配置成圍繞第一 η型阱。
23.根據(jù)權(quán)利要求22所述的方法，進(jìn)一步包括在P型襯底中形成第二η型阱，其中第二 η型阱圍繞第二 P型阱，而且其中η型隔離層延伸至第一 P型阱、第一 η型阱，第二 ρ型阱以及第二 η型阱的至少一部分下方。
24.根據(jù)權(quán)利要求23所述的方法，進(jìn)一步包括形成第一淺η型區(qū)域和第二淺η型區(qū)域，其中第一淺η型區(qū)域被布置在第一 η型阱中且介于第一 ρ型阱與第一 η型阱的至少一個(gè)η型有源區(qū)之間，而且其中第二淺η型區(qū)域被布置在第一 η型阱中且介于第二 ρ型阱與第一η型阱的至少一個(gè)η型有源區(qū)之間。
【文檔編號(hào)】H01L21/82GK103839941SQ201310581244
【公開日】2014年6月4日 申請(qǐng)日期:2013年11月19日 優(yōu)先權(quán)日:2012年11月20日
【發(fā)明者】D·J·克拉克, J·A·塞爾瑟多, B·B·莫阿尼, 羅娟, S·穆奈尼, K·K·赫弗南, J·特沃米伊, S·D·赫弗南, G·P·考斯格拉維 申請(qǐng)人:美國亞德諾半導(dǎo)體公司