主輔柵分立控制u形溝道無摻雜場(chǎng)效應(yīng)晶體管的制作方法
【專利摘要】本發(fā)明涉及一種具有優(yōu)秀開關(guān)特性的高集成度高遷移率低泄漏電流的主輔柵分立控制U形溝道無摻雜場(chǎng)效應(yīng)晶體管，利用近源主控柵電極、近漏輔控柵電極這兩個(gè)彼此獨(dú)立控制的柵電極的共同作用，比普通摻雜型有結(jié)和無結(jié)場(chǎng)效應(yīng)晶體管在避免摻雜工藝導(dǎo)致器件遷移率下降的前提下，一方面保持近漏輔控柵電極處于高電位，在避免了近漏極一側(cè)的溝道區(qū)域一側(cè)發(fā)生明顯的隧穿效應(yīng)而產(chǎn)生泄漏電流的同時(shí)，促使U形溝道區(qū)域臨近漏電極一側(cè)處于低阻狀態(tài)，另一方面通過調(diào)節(jié)近源主控柵電極的電位來改變?cè)措姌O一側(cè)肖特基勢(shì)壘的厚度，進(jìn)而改變?cè)措姌O一側(cè)的阻值以實(shí)現(xiàn)器件的關(guān)斷和開啟。所采用的U形溝道在不增加芯片面積的前提下有效提高了高集成度晶體管的開關(guān)特性。
【專利說明】主輔柵分立控制U形溝道無摻雜場(chǎng)效應(yīng)晶體管

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于超大規(guī)模集成電路制造領(lǐng)域，具體涉及一種適用于超高集成度集成電路制造的主輔柵分立控制U形溝道無摻雜場(chǎng)效應(yīng)晶體管結(jié)構(gòu)。

【背景技術(shù)】
[0002]集成電路的基本單元MOSFETs晶體管隨著尺寸的不斷減小，需要在幾個(gè)納米的距離內(nèi)實(shí)現(xiàn)多個(gè)數(shù)量級(jí)的濃度差來形成極陡的源極和漏極PN結(jié)，這樣的濃度梯度對(duì)于摻雜和熱處理工藝有極高的要求。一種解決此問題的方法是通過在SOI晶圓上制成的無結(jié)場(chǎng)效應(yīng)晶體管。無結(jié)場(chǎng)效應(yīng)晶體管采用多子導(dǎo)通，通過離子注入使器件的源區(qū)、漏區(qū)和溝道區(qū)形成相同類型、相同濃度的雜質(zhì)分布，由于硅薄膜很薄，以N型器件為例，當(dāng)柵電極處于低電位時(shí)，溝道區(qū)的絕大多數(shù)電子在柵電場(chǎng)的作用下被耗盡，從而使器件的溝道處于高阻狀態(tài)。隨著柵電極電位的逐漸升高，溝道區(qū)的多子耗盡隨之逐漸解除，并在界面處形成電子積累，從而使器件的溝道處于低阻狀態(tài)。因此，這種無需在幾個(gè)納米的距離內(nèi)實(shí)現(xiàn)多個(gè)數(shù)量級(jí)的濃度差來形成極陡的源極和漏極PN結(jié)，但同樣可以實(shí)現(xiàn)傳統(tǒng)MOSFETs晶體管的開關(guān)功能。然而，這種無結(jié)場(chǎng)效應(yīng)晶體管的劣勢(shì)在于:
1.為降低源漏電阻，無結(jié)場(chǎng)效應(yīng)晶體管需要很高的摻雜濃度，但過高的摻雜濃度會(huì)導(dǎo)致器件溝道區(qū)遷移率的明顯下降，同時(shí)，雜質(zhì)隨機(jī)散射會(huì)導(dǎo)致器件的可靠性受到嚴(yán)重影響。因此器件的源漏電阻和器件的溝道遷移率之間存在的固有的矛盾關(guān)系。
[0003]2.同傳統(tǒng)MOSFETs晶體管相類似，當(dāng)柵電極處于反向偏壓時(shí)，正偏的漏電極電壓和反偏的柵電極電壓之間所形成的高電勢(shì)差使得臨近兩個(gè)電極的硅薄膜區(qū)域附近形成強(qiáng)電場(chǎng)，這會(huì)導(dǎo)致硅薄膜局部能帶的顯著彎曲，使能帶間的隧穿效應(yīng)增強(qiáng)，進(jìn)而導(dǎo)致泄漏電流的產(chǎn)生。
[0004]此外，基于平面結(jié)構(gòu)的有結(jié)和無結(jié)晶體管面臨著水平溝道長(zhǎng)度物理極限的挑戰(zhàn)，對(duì)于十幾個(gè)或幾個(gè)納米長(zhǎng)的溝道，柵電極對(duì)溝道開關(guān)的控制力會(huì)明顯減弱，從而導(dǎo)致器件短溝道效應(yīng)的增強(qiáng)，使得器件難以實(shí)現(xiàn)良好的開關(guān)功能。


【發(fā)明內(nèi)容】

[0005]發(fā)明目的
為提高基于硅技術(shù)的無結(jié)場(chǎng)效應(yīng)晶體管的遷移率，降低普通有結(jié)和無結(jié)場(chǎng)效應(yīng)晶體管的泄漏電流以及改善納米級(jí)短溝道長(zhǎng)度場(chǎng)效應(yīng)晶體管的開關(guān)功能，本發(fā)明提供一種主輔柵分立控制U形溝道無摻雜場(chǎng)效應(yīng)晶體管的具體結(jié)構(gòu)。
[0006]技術(shù)方案
本發(fā)明是通過以下技術(shù)方案來實(shí)現(xiàn)的:
一種主輔柵分立控制U形溝道無摻雜場(chǎng)效應(yīng)晶體管，包括SOI晶圓的硅襯底，SOI晶圓的硅襯底上方為SOI晶圓的絕緣層；其特征在于:S0I晶圓的絕緣層上方為單晶硅凹槽，單晶硅凹槽的凹槽內(nèi)有對(duì)單晶硅凹槽、近源主控柵電極和近漏輔控柵電極之間起相互絕緣作用的柵極絕緣層，單晶硅凹槽兩端上方分別為源電極和漏電極，相鄰的單晶硅凹槽及源電極和漏電極之間通過絕緣介質(zhì)層隔離。
[0007]近源主控柵電極和近漏輔控柵電極這兩個(gè)電極為彼此獨(dú)立控制的電極，且通過柵極絕緣層及絕緣介質(zhì)層實(shí)現(xiàn)彼此絕緣，其中近源主控柵電極位于單晶硅凹槽內(nèi)臨近源電極的一側(cè)，對(duì)于單晶硅凹槽的位于源電極下方的垂直和水平溝道部分的電場(chǎng)、電勢(shì)及載流子分布起控制作用，近漏輔控柵電極位于單晶硅凹槽內(nèi)臨近漏電極的一側(cè)，對(duì)于單晶硅凹槽的位于漏電極下方的垂直和水平溝道部分的電場(chǎng)、電勢(shì)及載流子分布起控制作用，近源主控柵電極和近漏輔控柵電極這兩個(gè)電極彼此呈相互平行的關(guān)系。
[0008]所選用的用于形成單晶硅凹槽的SOI晶圓為無摻雜或雜質(zhì)濃度低于116CnT3的SOI晶圓。
[0009]源電極和漏電極分別與單晶硅凹槽的兩端上表面接觸并形成肖特基勢(shì)壘。
[0010]柵極絕緣層是通過對(duì)單晶硅凹槽的內(nèi)部通過淀積工藝生成的具有高介電常數(shù)的絕緣材料介質(zhì)層，所述的具有高介電常數(shù)的絕緣材料介質(zhì)層為二氧化鉿、四氮化三硅或三氧化二鋁。
[0011]優(yōu)點(diǎn)及效果
本發(fā)明具有如下優(yōu)點(diǎn)及有益效果:
1.高遷移率:
由于本發(fā)明所提出的單晶硅凹槽部分，即器件的溝道部分所采用的材料為無摻雜或雜質(zhì)濃度低于116CnT3的單晶硅，這使得器件對(duì)比于普通摻雜型有結(jié)或無結(jié)場(chǎng)效應(yīng)晶體管具有更高的遷移率。
[0012]2.低泄漏電流:
由于本發(fā)明采用近源主控柵電極和近漏輔控柵電極這兩個(gè)彼此獨(dú)立控制的柵電極，當(dāng)器件工作時(shí)，將近漏輔控柵電極始終保持在高電位，這樣可以顯著漏電極與單晶硅凹槽之間形成的肖特基勢(shì)壘的厚度，使大量電子通過隧穿效應(yīng)越過勢(shì)壘，在單晶硅凹槽臨近漏電極的一側(cè)與柵極絕緣層的界面處形成電子積累，這樣便使單晶硅凹槽臨近漏電極的一側(cè)在器件工作時(shí)處于低阻狀態(tài)。將近源主控柵電極作為器件的實(shí)際的開關(guān)控制電極，當(dāng)近源主控柵電極處于低電位時(shí)，單晶硅凹槽和源電極之間所形成的肖特基勢(shì)壘寬度很厚，因此從源電極一端不會(huì)有大量電子通過隧穿效應(yīng)越過單晶硅凹槽和源電極之間所形成的肖特基勢(shì)壘，這使得單晶硅凹槽臨近源電極的一側(cè)為高阻狀態(tài)，由于單晶硅凹槽的臨近漏電極的一側(cè)與臨近源電極的一側(cè)之間是串聯(lián)關(guān)系，因此器件整體依然具有極高的阻值。
[0013]同時(shí)，保持在高電位的近漏輔控柵電極與漏電極之間不形成明顯的電勢(shì)差，這使單晶硅凹槽在該區(qū)域附近不會(huì)形成明顯的能帶彎曲，因此對(duì)比于普通摻雜型有結(jié)或無結(jié)場(chǎng)效應(yīng)晶體管，本發(fā)明所提出的主輔柵分立控制U形溝道無摻雜場(chǎng)效應(yīng)晶體管不會(huì)發(fā)生明顯的帶間隧穿效應(yīng)，因此有效地避免了泄漏電流的產(chǎn)生。
[0014]綜上，通過近源主控柵電極和近漏輔控柵電極的共同作用，對(duì)比于普通有結(jié)和無結(jié)型場(chǎng)效應(yīng)晶體管，本發(fā)明所提出的主輔柵分立控制U形溝道無摻雜場(chǎng)效應(yīng)晶體管具有低泄漏電流的優(yōu)點(diǎn)。
[0015]3.高集成度及優(yōu)秀的開關(guān)特性:
本發(fā)明采用單晶硅凹槽作為器件溝道部分，其有效溝道長(zhǎng)度為凹槽兩側(cè)的垂直溝道部分的高度與水平溝道長(zhǎng)度之和，且垂直溝道部分位于源電極和漏電極的下方，因此對(duì)比于普通平面結(jié)構(gòu)，在不多占用芯片面積的前提下具有更長(zhǎng)的溝道長(zhǎng)度，因此適合于高集成度制造，同時(shí)也減緩了平面結(jié)構(gòu)下短溝道效應(yīng)所導(dǎo)致器件開關(guān)特性的惡化。

【專利附圖】

【附圖說明】
[0016]圖1為本發(fā)明主輔柵分立控制U形溝道無摻雜場(chǎng)效應(yīng)晶體管在SOI襯底上形成的二維結(jié)構(gòu)示意圖；
圖2至圖7為本發(fā)明主輔柵分立控制U形溝道無摻雜場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)單元及其陣列的制備方法的一個(gè)具體實(shí)例的工藝流程圖，
圖2是步驟一示意圖，
圖3是步驟二不意圖，
圖4是步驟二不意圖，
圖5是步驟四示意圖，
圖6是步驟五示意圖，
圖7是步驟六不意圖。
[0017]附圖標(biāo)記說:
1、源電極；2、漏電極；3、近源主控柵電極；4、近漏輔控柵電極；5、柵極絕緣層；6、絕緣介質(zhì)層；7、單晶硅凹槽；8、S0I晶圓的絕緣層；9、S0I晶圓的硅襯底。

【具體實(shí)施方式】
[0018]下面結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步的說明:
本發(fā)明提供一種主輔柵分立控制U形溝道無摻雜場(chǎng)效應(yīng)晶體管，通過采用無摻雜或低摻雜的單晶硅凹槽7作為器件的溝道部分，使得器件對(duì)比于普通摻雜型有結(jié)或無結(jié)晶體管具有更高的遷移率。當(dāng)器件工作時(shí)，漏電極2和源電極I之間正向偏置，通過采用近源主控柵電極3和近漏輔控柵電極4這兩個(gè)彼此獨(dú)立控制的柵電極來控制器件的開關(guān)。當(dāng)器件工作時(shí)，將近漏輔控柵電極4始終保持在高電位，這樣可以顯著漏電極2與單晶硅凹槽7之間形成的肖特基勢(shì)壘的厚度，使大量電子通過隧穿效應(yīng)越過勢(shì)壘，在單晶硅凹槽7臨近漏電極2的一側(cè)與柵極絕緣層5的界面處形成電子積累，這樣便使單晶硅凹槽7臨近漏電極2的一側(cè)在器件工作時(shí)處于低阻狀態(tài)，相當(dāng)于普通摻雜型有結(jié)或無結(jié)場(chǎng)效應(yīng)晶體管的漏區(qū)；而近源主控柵電極3則為器件開啟和關(guān)斷的實(shí)際控制柵電極，當(dāng)近源主控柵電極3處于低電位時(shí)，單晶硅凹槽7與源電極I之間所形成的肖特基勢(shì)壘厚度很厚，因此不會(huì)有大量電子通過隧穿效應(yīng)越過單晶硅凹槽7與源電極I之間所形成的肖特基勢(shì)壘而形成電流，這種較厚的肖特基勢(shì)壘可以對(duì)器件起到很好的阻斷作用，即使單晶硅凹槽7在漏電極2的一端始終處于低阻狀態(tài)，由于單晶硅凹槽7臨近漏電極2的一側(cè)與臨近源電極I的一側(cè)二者之間是串聯(lián)關(guān)系，因此器件整體依然處于高阻的關(guān)斷狀態(tài)；隨著近源主控柵電極3電位的逐漸上升，單晶硅凹槽7與源電極I所形成的肖特基勢(shì)壘的厚度不斷減薄，隧穿效應(yīng)也不斷增強(qiáng)，當(dāng)近源主控柵電極3處于較高電位時(shí)，單晶硅凹槽7與源電極I所形成的肖特基勢(shì)壘的厚度與單晶硅凹槽7與漏電極2所形成的肖特基勢(shì)壘的厚度相當(dāng)，兩側(cè)均有大量電子通過隧穿效應(yīng)通過肖特基勢(shì)壘，因此在單晶硅凹槽7與柵極絕緣層5的界面處形成U形載流子溝道，若此時(shí)漏電極2與源電極I之間存在電勢(shì)差，則會(huì)有明顯電流流過器件。
[0019]同時(shí)，對(duì)比于普通摻雜型有結(jié)和無結(jié)晶體管，一直保持在高電位的近漏輔控柵電極4與漏電極2之間不形成明顯的電勢(shì)差，這使單晶硅凹槽7在臨近漏電極2的附近不會(huì)形成明顯的能帶彎曲，因此本發(fā)明所提出的主輔柵分立控制U形溝道無摻雜場(chǎng)效應(yīng)晶體管不會(huì)發(fā)生明顯的帶間隧穿效應(yīng)，因此有效地解決了普通摻雜型有結(jié)和無結(jié)晶體管，當(dāng)柵電極反偏，漏電壓正偏時(shí)會(huì)產(chǎn)生大量泄漏電流的問題。
[0020]此外，本發(fā)明采用單晶硅凹槽7作為器件溝道部分，其有效溝道長(zhǎng)度為凹槽兩側(cè)的垂直溝道部分的高度與水平溝道長(zhǎng)度之和，且兩側(cè)的垂直溝道部分位于源電極I和漏電極2的下方，因此對(duì)比于普通平面結(jié)構(gòu)，在不多占用芯片面積的前提下，該器件具有更長(zhǎng)的溝道長(zhǎng)度，因此適合于高集成度制造，同時(shí)也減緩了平面結(jié)構(gòu)下短溝道效應(yīng)所導(dǎo)致器件開關(guān)特性的惡化。
[0021]本發(fā)明通過上述【具體實(shí)施方式】實(shí)現(xiàn)具有高集成度、良好開關(guān)特效、高遷移率和低泄漏電流的主輔柵分立控制U形溝道無摻雜場(chǎng)效應(yīng)晶體管。
[0022]為達(dá)到本發(fā)明所述的器件功能，本發(fā)明所提出的這種主輔柵分立控制U形溝道無摻雜場(chǎng)效應(yīng)晶體管，其核心結(jié)構(gòu)特征為:
1.為實(shí)現(xiàn)器件的基本功能及降低泄漏電流，所述的主輔柵分立控制U形溝道無摻雜場(chǎng)效應(yīng)晶體管，其核心結(jié)構(gòu)特征為:近源主控柵電極3和近漏輔控柵電極4這兩個(gè)電極為彼此獨(dú)立控制的電極，且通過柵極絕緣層5及絕緣介質(zhì)層6實(shí)現(xiàn)彼此絕緣，其中近源主控柵電極3位于單晶硅凹槽7內(nèi)臨近源電極I的一側(cè)，對(duì)于單晶硅凹槽7的位于源電極I下方的垂直和水平溝道部分的電場(chǎng)、電勢(shì)及載流子分布起控制作用，近漏輔控柵電極4位于單晶硅凹槽7內(nèi)臨近漏電極2的一側(cè)，對(duì)于單晶硅凹槽7的位于漏電極2下方的垂直和水平溝道部分的電場(chǎng)、電勢(shì)及載流子分布起控制作用，近源主控柵電極3和近漏輔控柵電極4這兩個(gè)電極彼此呈相互平行的關(guān)系。
[0023]2.為實(shí)現(xiàn)器件的基本功能，所述的主輔柵分立控制U形溝道無摻雜場(chǎng)效應(yīng)晶體管，其核心結(jié)構(gòu)特征為:源電極I和漏電極2分別與單晶硅凹槽7的兩端上表面接觸并形成肖特基勢(shì)壘.。
[0024]3.為使器件具有高遷移率，所述的主輔柵分立控制U形溝道無摻雜場(chǎng)效應(yīng)晶體管，其核心結(jié)構(gòu)特征為:所選用的用于形成單晶硅凹槽(7)的SOI晶圓為無摻雜或雜質(zhì)濃度低于116CnT3的SOI晶圓。
[0025]4.為提高近源主控柵電極3和近漏輔控柵電極4對(duì)器件溝道的控制能力，所述的主輔柵分立控制U形溝道無摻雜場(chǎng)效應(yīng)晶體管，其核心結(jié)構(gòu)特征為:柵極絕緣層5通過對(duì)單晶硅凹槽7的內(nèi)部通過淀積工藝生成的具有高介電常數(shù)的絕緣材料介質(zhì)層，所述的具有高介電常數(shù)的絕緣材料介質(zhì)層為二氧化鉿、四氮化三硅或三氧化二鋁。
[0026]5.使器件在高集成度下具有優(yōu)秀的開關(guān)特性，所述的主輔柵分立控制U形溝道無摻雜場(chǎng)效應(yīng)晶體管，其核心結(jié)構(gòu)特征為:采用單晶硅凹槽7作為器件的溝道部分，利用單晶硅凹槽7兩側(cè)的垂直溝道部分，且兩條垂直溝道分別位于源電極I和漏電極2的下方，對(duì)比于普通平面結(jié)構(gòu)，在不占用額外的芯片面積的前提下，增加了器件的有效溝道長(zhǎng)度，因此有助于器件克服短溝道效應(yīng)的影響，使器件在高集成度下具有優(yōu)秀的開關(guān)特性。
[0027]本發(fā)明所提出的這種高集成度高遷移率源漏柵輔控型無結(jié)晶體管的單元及陣列的具體制造工藝步驟如下:
步驟一、提供一個(gè)無摻雜或摻雜濃度低于116CnT3的SOI晶圓，SOI晶圓的下方為SOI晶圓的娃襯底9, SOI晶圓上方為用于形成單晶娃凹槽7的單晶娃薄I旲，_■者之間為SOI晶圓的絕緣層8，通過光刻、刻蝕等工藝在所提供的SOI晶圓的絕緣層8上形成一系列如圖2所示的長(zhǎng)方體狀的用于形成單晶硅凹槽7的單晶硅孤島陣列；
步驟二、如圖3所示，在單晶硅孤島陣列上方通過淀積絕緣介質(zhì)后，拋平表面形成絕緣介質(zhì)層6，作為器件單元之間隔離用；
步驟三、如圖4所示，通過刻蝕工藝，將單晶硅孤島陣列的每一個(gè)單元通過刻蝕工藝形成單晶硅凹槽7 ;
步驟四、如圖5所示，在上述步驟基礎(chǔ)上在晶圓表面淀積具有高介電常數(shù)的絕緣介質(zhì)用于形成柵極絕緣層5，拋平表面后再通過刻蝕出用于形成近源主控柵電極3和近漏輔控柵電極4的凹槽；
步驟五、如圖6所示，在上述步驟的基礎(chǔ)上在晶圓表面淀積金屬或多晶硅，拋平表面后分別形成近源主控柵電極3和近漏輔控柵電極4 ；
步驟六、如圖7所示，在上述步驟基礎(chǔ)上在晶圓表面淀積絕緣介質(zhì)，拋平表面進(jìn)一步生成絕緣介質(zhì)層6，并通過刻蝕工藝刻蝕掉單晶硅凹槽7兩端上表面的絕緣介質(zhì)層6以生成源、漏通孔，并分別在源、漏通孔中注入金屬與單晶硅凹槽7的兩端上表面形成肖特基接觸，以此生成源電極I和漏電極2。
【權(quán)利要求】
1.一種主輔柵分立控制U形溝道無摻雜場(chǎng)效應(yīng)晶體管，包括SOI晶圓的硅襯底(9)，SOI晶圓的硅襯底(9)上方為SOI晶圓的絕緣層(8);其特征在于:S0I晶圓的絕緣層(8)上方為單晶硅凹槽(7)，單晶硅凹槽(7)的凹槽內(nèi)有對(duì)單晶硅凹槽(7)、近源主控柵電極(3)和近漏輔控柵電極(4)之間起相互絕緣作用的柵極絕緣層(5)，單晶硅凹槽(7)兩端上方分別為源電極(I)和漏電極(2)，相鄰的單晶硅凹槽(7)及源電極(I)和漏電極(2)之間通過絕緣介質(zhì)層(6)隔離。
2.根據(jù)權(quán)利要求1所述的主輔柵分立控制U形溝道無摻雜場(chǎng)效應(yīng)晶體管，其特征在于:近源主控柵電極(3 )和近漏輔控柵電極(4)這兩個(gè)電極為彼此獨(dú)立控制的電極，且通過柵極絕緣層(5)及絕緣介質(zhì)層(6)實(shí)現(xiàn)彼此絕緣，其中近源主控柵電極(3)位于單晶硅凹槽(7)內(nèi)臨近源電極(I)的一側(cè)，近漏輔控柵電極(4)位于單晶硅凹槽(7)內(nèi)臨近漏電極(2)的一側(cè)，近源主控柵電極(3)和近漏輔控柵電極(4)這兩個(gè)電極彼此呈相互平行的關(guān)系。
3.根據(jù)權(quán)利要求1所述的主輔柵分立控制U形溝道無摻雜場(chǎng)效應(yīng)晶體管，其特征在于:所選用的用于形成單晶硅凹槽(7)的SOI晶圓為無摻雜或雜質(zhì)濃度低于116CnT3的SOI晶圓。
4.根據(jù)權(quán)利要求1所述的主輔柵分立控制U形溝道無摻雜場(chǎng)效應(yīng)晶體管，其特征在于:源電極(I)和漏電極(2)分別與單晶硅凹槽(7)的兩端上表面接觸并形成肖特基勢(shì)壘。
5.根據(jù)權(quán)利要求1所述的主輔柵分立控制U形溝道無摻雜場(chǎng)效應(yīng)晶體管，其特征在于:柵極絕緣層(5)是通過對(duì)單晶硅凹槽(7)的內(nèi)部通過淀積工藝生成的具有高介電常數(shù)的絕緣材料介質(zhì)層，所述的具有高介電常數(shù)的絕緣材料介質(zhì)層為二氧化鉿、四氮化三硅或三氧化二招。
【文檔編號(hào)】H01L29/16GK104282750SQ201310590299
【公開日】2015年1月14日 申請(qǐng)日期:2013年11月20日 優(yōu)先權(quán)日:2013年11月20日
【發(fā)明者】靳曉詩, 劉溪, 揣榮巖 申請(qǐng)人:沈陽工業(yè)大學(xué)